CN102487271B - 振荡电路、无线通信装置及半导体集成电路 - Google Patents

Abstract

一种振荡电路，具备：第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时使上述第2电压上升；以及时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号。

Description

振荡电路、无线通信装置及半导体集成电路

本申请基于2010年12月6日提出申请的日本专利申请第2010-271543号并主张其优先权，这里通过参考而合并其全部内容。

技术领域

本发明涉及振荡电路、无线通信装置及半导体集成电路。

背景技术

为了使同步电路正常动作，需要生成频率稳定的时钟信号。在使用了晶体振荡器的振荡电路的情况下，虽然能够生成稳定的时钟信号，但是不能生成那么高的频率的时钟信号。另一方面，在由半导体集成电路形成的振荡电路的情况下，虽然能够生成较高的频率的时钟信号，但时钟信号的频率因为各元件的制造偏差及温度特性而容易变得不稳定。

发明内容

本发明的目的是提供一种能够生成稳定的时钟信号的振荡电路和使用该振荡电路的无线通信装置及半导体集成电路。

根据一技术方案，振荡电路具备：第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时使上述第1电压上升；第2电压控制电路，同步于上述第2比较结果变化的定时使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时使上述第2电压上升；以及时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号。

根据本发明的技术方案，能够提供一种可生成稳定的时钟信号的振荡电路和使用该振荡电路的无线通信装置及半导体集成电路。

附图说明

图1是有关第1实施方式的振荡电路的电路图。

图2是图1的振荡电路的各信号的电压波形图。

图3是省略了电压控制电路1、2内的开关而描绘信号Q为高、信号/Q为低的情况下的振荡电路的电路图。

图4是省略电压控制电路1、2内的开关而描绘信号Q为低、信号/Q为高的情况下的振荡电路的电路图。

图5是比较电路3、4的延迟时间Δt1变动的情况下的信号X1、Q1的电压波形图。

图6是有关第2实施方式的SR闩锁5a的电路图。

图7是图6的SR闩锁5a的输入输出信号的电压波形图。

图8是具有图6的SR闩锁5a的振荡电路的各信号的电压波形图。

图9是有关第3实施方式的振荡电路的电路图。

图10是表示源跟随器的内部结构的一例的电路图。

图11是有关第4实施方式的振荡电路的电路图。

图12是表示图11的振荡电路的比较电路31～33、41～43的输出信号Y1～Y6的电压波形的一例的图。

图13是作为图1的变形例的振荡电路的电路图。

图14是无线通信装置10的概略框图。

图15是半导体集成电路20的概略框图。

具体实施方式

以下，参照附图对振荡电路的实施方式具体地说明。

(第1实施方式)

图1是有关第1实施方式的振荡电路的电路图。图1的振荡电路具备电压控制电路1、2、比较电路3、4、和SR闩锁(时钟生成电路)5。

电压控制电路1具有电流源I1、开关SW11～SW51、电容器C11、C12、运算放大器(差动放大器)A1、和电压源VS11、VS21。电流源I1、开关SW1、电容器C11、C21、开关SW21及电压源V11纵接连接在电源端子与接地端子之间。开关S31与开关S21及电压源V11并联连接。在运算放大器A1的正输入端子上连接着电容器C11、C21的连接节点(以下称作节点N1)，在负输入端子上连接着电压源VS21。此外，运算放大器A1的输出端子经由开关SW41连接在开关SW11与电容器C11的连接节点上。开关SW51连接在运算放大器A1的正输入端子与负输入端子之间。并且，从开关SW11与电容器C11的连接节点输出电压控制电路1的输出信号X1。

电流源I1是例如在栅极上被施加规定的偏压的pMOS晶体管(p-typeMetal Oxide Semiconductor Field Effect Transistor)。此外，各开关例如是CMOS开关。另外，在本说明书中，将在附图中添加在标号之上的横杠在符标号之前添加“/”而表示。在各开关的附近添加了“Q”的表示当信号Q为高时接通、为低时断开，添加了“/Q”的表示当信号/Q为高时接通、为低时断开。

比较电路3将信号X1的电压(第1电压)与电压源VS3生成的阈值电压(第1阈值电压)V1比较，分别在前者较大的情况下输出高、在后者较大的情况下输出低而作为信号(第1比较结果)Y1。

电压控制电路2及比较电路4与电压控制电路1及比较电路3分别是相同的。即，比较电路4将电压控制电路2的输出信号X2的电压(第2电压)与阈值电压(第2阈值电压)V1比较，输出信号(第2比较结果)Y2。

另外，假设电流源I1、I2都生成恒流I、电容器C11、C21的电容都是C1、电容器C21、C22的电容都是C2。进而，电压源VS11、VS12都生成恒压V2，电压源V21、V22都生成恒压V0。另外，恒压V0只要是为使运算放大器A1、A2动作而适合的电压就可以，没有特别限制，例如设定为电源电压的1/2。

SR闩锁5同步于信号Y1、Y2变化的定时而将从输出端子Q、/Q输出的信号Q、/Q输出。更具体地讲，同步于输入到输入端子S中的信号Y1的上升，将信号Q设定为高，同步于输入到输入端子R中的信号Y2的下降，将信号Q设定为低。此外，信号/Q是信号Q的倒置信号(反転信号)。例如可以使用信号Q作为时钟信号。

图2是图1的振荡电路的各信号的电压波形图。首先，假设信号Q为高、信号/Q为低。图3是将该情况下的振荡电路省略电压控制电路1、2内的开关而描绘的电路图。通过电压控制电路2内的电流源I2将电容器C12充电，信号X2的电压逐渐上升。其斜率是I/C1。

如果在时刻t0信号X2的电压达到阈值电压V1，则比较电路4在经过了延迟时间Δt1的时刻t1，将信号Y2设定为高。进而，SR闩锁5在经过了延迟时间Δt2的时刻t2，分别将信号Q设定为低、将/Q设定为高。另外，延迟时间Δt1、Δt2因为温度特性等而不一定为恒定。

这里，如果设信号Q、/Q刚刚倒置之前的信号X2的电压为Vx，则分别储存在图3的电容C12、C22的节点N2侧的电极中的电荷Q12、Q22用以下的(1)、(2)式表示。

Q12＝C1*(V0-Vx)    …(1)

Q22＝C2*V0         …(2)

图4是将在时刻t2信号Q变低、信号/Q变高的情况下的振荡电路省略电压控制电路1、2内的开关而描绘的电路图。设信号Q、/Q刚刚倒置之后的信号X2的电压为Vx’。此时，运算放大器A2控制信号X2的电压，以使连接在运算放大器A2的负输入端子上的节点N2的电压与正输入端子的电压V0相等。结果，分别储存在电容C12、C22的节点N2侧的电极中的电荷Q12’、Q22’用以下的(3)、(4)式表示。

Q12’＝C1*(V0-Vx’)        …(3)

Q22’＝C2*(V0-V2)          …(4)

在图3到图4中，在储存在电容C12、C22的节点N2侧的各电极中的电荷的总量中没有变化，所以以下的(5)式成立。

Q12+Q22＝Q12’+Q22’    …(5)

由上述(1)～(5)式可得到以下的(6)式。

Vx’＝Vx-V2*(C2/C1)        …(6)

即，以时刻t2为边界，信号X2的电压下降电压差ΔV＝V2*(C2/C1)。结果，信号X2的电压变得比阈值电压V1低。因此，比较电路4在从时刻t2经过了延迟时间Δt3的时刻t3将信号Y2设定为低。由于图1的开关SW12断开，所以信号X2的电压不变化，如后述那样，如果在时刻t6将信号Q设定为高则再次开始上升。

上述电压差ΔV仅由电压V2及电容C1、C2决定，不依赖于比较电路4及SR闩锁5的延迟时间Δt1～Δt3。换言之，即使延迟时间Δt1、Δt2有偏差，电压差ΔV也是一定的。

另一方面，由于在时刻t2信号/Q被设定为高，所以通过图4的电压控制电路1内的电流源I1，信号X1的电压以斜率I/C1开始上升。以下，通过与电压控制电路2同样的动作，在时刻t6信号Q被设定为高、/Q被设定为低，并且信号X1的电压下降电压差ΔV＝V2*(C2/C1)。

从在时刻t2信号Q被设定为低、到在时刻t6被设定为高的时间相当于时钟信号的周期T的1/2。该时间是信号X1以斜率I/C1上升电位差ΔV所需要的时间。由此，时钟信号的周期T用以下的(7)式表示。

T＝2*V2*C2/I    …(7)

这里，作为一例，如果设为V2＝2.5V、C2＝5pF、I＝5μA，则能够得到T＝10^-6s、即1MHz的高频率的时钟信号。并且，由上述(7)式可知，由于时钟信号的频率不依赖于比较电路3、4及SR闩锁5的延迟时间Δt1～Δt3，所以频率稳定。

图5是比较电路3、4的延迟时间Δt1变动的情况下的信号X1、Q1的电压波形图。如该图所示，即使因某种干扰或噪声而暂时地变为比通常的延迟时间Δt1短的延迟时间Δt1’或长的延迟时间Δt1”，由于信号X1减少一定的电压差ΔV，所以也对时钟信号的平均的频率没有影响而能得到稳定的时钟信号。

这样，在第1实施方式中，同步于信号Q、/Q的倒置，使信号X1、X2的电压减小不依赖于比较电路3、4及SR闩锁5的延迟时间Δt1～Δt3的电压差ΔV。因此，能够不受延迟时间Δt1～Δt3的影响而生成频率稳定的时钟信号。

另外，输入到比较电路3、4中的阈值电压也可以不同。此外，在电压控制电路1、2中，电容器C11及电容器C12的电容等也可以相互不同。在此情况下，图2的时刻t2的信号X2的电压下降与时刻t6的信号X1的电压下降不同。此外，也可以与SR闩锁5独立地设置同步于信号Y1、Y2的至少一方变化的定时而相位变化的时钟生成电路。

(第2实施方式)

在上述第1实施方式中，SR闩锁5生成的信号Q、/Q大致同时相位倒置。相对于此，以下说明的第2实施方式是在信号Q的相位倒置后，信号/Q的相位倒置的形态。

图6是有关第2实施方式的SR闩锁5a的电路图。SR闩锁5a具有两个NOR电路51、52。NOR电路51被输入信号S、Q，输出信号/Q。NOR电路52被输入信号R、/Q，输出信号Q。

图7是图6的SR闩锁5a的输入输出信号的电压波形图。首先，假设信号S、R、Q为低、/Q为高。如果在时刻t10信号S上升而被设定为高，则在经过了延迟时间的时刻t11，NOR电路51将信号/Q设定为低。如果信号/Q被设定为低，则在经过了延迟时间的时刻t12，NOR电路52将信号Q设定为高。然后，即使信号S被设定为低，信号Q、/Q也不变化。

接着，如果在时刻t13信号R上升而被设定为高，则在经过了延迟时间的时刻t14，NOR电路52将信号Q设定为低。如果信号Q被设定为低，则在经过了延迟时间的时刻t15，NOR电路51将信号/Q设定为高。然后，即使信号R被设定为低，信号Q、/Q也不变化。

如以上说明，信号Q、/Q不会被同时设定为高。这意味着当图1的信号Q为高时接通的开关(SW21、SW41等)与当信号/Q为高时接通的开关(SW11、SW31、SW51等)不同时接通。由此，能够防止图1的振荡电路误动作。

图8是具有图6的SR闩锁5a的振荡电路的各信号的电压波形图。以下，以与图2的不同点为中心进行说明。

在时刻t20以前，信号Q是高、/Q是低，所以图1的电压控制电路1内的开关SW21、SW41及电压控制电路2内的开关SW12、SW32、SW52接通。如果在时刻t20信号X2的电压达到阈值电压V1，则比较电路4在时刻t21将信号Y2设定为高。接着，SR闩锁5a首先在时刻t22将信号Q设定为低。由此，图1的全部开关断开，信号X2的电压上升停止。

并且，在时刻t23，SR闩锁5a将信号/Q设定为高。结果，图1的电压控制电路1内的开关SW11、SW31、SW51及电压控制电路2内的SW12、SW22、SW42接通。由此，信号X2的电压减小电压差ΔV，并且信号X1的电压开始上升。即，在时刻t22，电压控制电路2使信号X2的电压上升停止，然后，在时刻t23，电压控制电路1使信号X1的电压上升。

这样，在第2实施方式中，SR闩锁5a生成信号Q、/Q，以使当信号Q为高时接通的开关与当信号/Q为高时接通的开关不同时接通。因此，能够防止电压控制电路1、2的误动作，能够生成更稳定的时钟信号。

(第3实施方式)

第3实施方式是使用源跟随器对运算放大器A1、A2及比较器3、4供给电压的。

图9是有关第3实施方式的振荡电路的电路图。与图1的振荡电路的差异是对电压控制电路1a、2a内的运算放大器A1、A2及比较器3、4分别经由源跟随器SF11、SF12、SF21、SF22、SF3(第1阈值电压生成电路)、SF4(第2阈值电压生成电路)供给电压这一点。

图10是表示源跟随器的内部结构的一例的电路图。源跟随器具有电流源I3、和与电流源I3级联连接、栅极及漏极连接在接地端子上的pMOS晶体管Q1，从这些连接节点得到比接地电压高pMOS晶体管Q1的阈值电压量左右的输出电压。

如果使用以接地电压为输入的源跟随器，则即使在运算放大器A1、A2或比较电路3、4等的电路的输出电压较大地变化的情况下，源跟随器的输出电压也几乎不变动。因此，电压差ΔV、及比较电路3、4的阈值电压V1也稳定，结果能够生成稳定的时钟信号。

另外，比较电路3、4的阈值电压V1必须是比电压差ΔV高的电压。因此，需要使用阈值电压比电压差ΔV高的pMOS晶体管Q1来构成源跟随器。在上述的数值例中，由于是电压差ΔV＝0.5，所以只要使用例如阈值电压为0.7V的pMOS晶体管就可以。

(第4实施方式)

第4实施方式的振荡电路是具备3个以上电压控制电路的结构。

图11是有关第4实施方式的振荡电路的电路图。图11的振荡电路具备3个电压控制电路11～13、与其分别对应的比较电路31～33、41～43及SR闩锁51～53、和基于各比较电路的输出信号Y1～Y6而生成时钟信号的时钟生成电路6。

图12是表示图11的振荡电路的比较电路31～33、41～43的输出信号Y1～Y6的电压波形的一例的图。如该图所示，生成相位各相差120度的信号Y1、Y3、Y5。此外，信号Y2、Y4、Y6分别与信号Y1、Y3、Y5相位偏移180度。

时钟信号生成电路6生成例如同步于信号Y1的上升而相位变化的周期T1的第1时钟信号。此外，时钟信号生成电路6能够生成同步于信号Y1、Y2的上升而相位变化的、周期T2＝T1/2、即将第1时钟信号进行2分频后的第2时钟信号。此外，时钟信号生成电路6能够生成同步于信号Y1、Y3、Y5的上升而相位变化的、周期T3＝T1/3、即将第1时钟信号进行3分频后的第3时钟信号。进而，时钟信号生成电路6能够生成同步于信号Y1、Y5的上升而相位变化的、周期T2＝2*T1/3、即将第1时钟信号进行3/2分频后的第4时钟信号。除此以外，时钟信号生成电路6还能够简单地生成同步于任意的信号Y1～Y6的各种频率的时钟信号。

图12是具备3个电压控制电路的振荡电路的例子，但当然也可以具备4个以上的电压控制电路，在此情况下，能够生成更多的频率的时钟信号。

这样，在第4实施方式中，在振荡电路内设置3个以上的电压控制电路。因此，能够简单地生成频率不同的时钟信号。

图1等的振荡电路不过是一例，能够进行各种变形。例如，也可以将MOS晶体管的至少一部分使用双极性晶体管或Bi-CMOS等的其他半导体元件构成。此外，也可以使晶体管的导电型相反、对应于它而构成使电源端子与接地端子的连接位置相反的振荡电路。在此情况下基本的动作原理也是相同的。

例如，图13是作为图1的变形例的振荡电路的电路图。图13的振荡电路也与图1电路结构不同，但还是如果信号X1、X2的电压超过阈值电压V1，则信号X1、X2的电压减小一定的电压差ΔV。

有关各实施方式的振荡电路既可以将电路整体形成在同一个半导体基板上，也可以将电路的一部分形成在别的半导体基板上。此外，振荡电路也可以使用分离的零件安装到印刷基板等上。

上述各实施方式的振荡电路例如可以在无线通信装置中使用。图14是无线通信装置10的概略框图。无线通信装置10具备振荡电路11、计数器12、比较器13、处理器14和收发器15。

振荡电路11是在上述各实施方式中说明过的振荡电路，生成时钟信号。计数器12计数时钟信号的脉冲数。比较器13将计数值与预先由处理器14设定的基准值比较，如果计数值超过基准值，则生成中断信号。

处理器14同步于中断信号而从低耗电模式起动，使收发器15从低耗电模式起动。并且，处理器14使收发器15动作，确认电磁波状态及连接状态。然后，处理器14设定下个起动时间，处理器14及收发器再次成为低耗电模式。收发器与外部的设备收发信号。

无线通信装置11也可以并不一定总是动作，可以通过进行包括低耗电模式的间歇动作来削减耗电。但是，为了可靠地对来自通信目的地的设备的通信请求进行响应，需要维持与通信目的地的设备的连接状态。

本实施方式的振荡电路由于能够生成频率稳定的时钟信号、与其同步进行间歇处理，所以能够定期地确认电磁波状态及连接状态，能够维持与通信目的地的设备的连接状态。

能够在触摸面板或鼠标等的输入输出设备中使用无线通信装置11。

此外，也可以将振荡电路用于生成一般的半导体集成电路上的数字电路的时钟信号。图15是半导体集成电路20的概略框图。半导体集成电路20具备振荡电路21、PLL电路22和数字电路23。

振荡电路11是在上述各实施方式中说明过的振荡电路，生成基准信号。PLL电路22生成同步于基准信号的时钟信号。数字电路23同步于时钟信号而动作。

由于振荡电路能够形成在半导体基板上，所以不需要在外部设置用来生成基准信号的晶体振荡器。

以上叙述了一些实施方式，但这些实施方式只是例示而并不意味着限定本发明的范围。事实上，这里叙述的新的方法和系统可以通过各种形态实施，进而，在不脱离本发明的主旨的范围内能够对这里叙述的方法和系统的形态进行各种省略、替代及变更。权利要求书和其等同物涵盖这些落入本发明的技术范围和主旨内的形态或变更。

Claims (18)

1.一种振荡电路，其特征在于，具备：

第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；

第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；

第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；

第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时而使上述第2电压上升；以及

时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的时钟信号，

上述第1电压控制电路具备：

级联连接在电源端子与接地端子之间的第1电流源、第1开关、第1电容器、第2电容器、第2开关及第1电压源；

第3开关，与上述第2开关及上述第1电压源并联连接；

第2电压源；

第4开关；

第1差动放大器，在第1输入端子上连接上述第1及第2电容器的连接节点，在第2输入端子上连接上述第2电压源，输出端子经由上述第4开关连接在上述第1开关与上述第1电容器的连接节点上；以及

第5开关，连接在上述第1差动放大器的上述第1及第2输入端子间；

从上述第1开关与上述第1电容器的连接节点输出上述第1电压。

2.如权利要求1所述的振荡电路，其特征在于，

上述第1及第2电压值是不依赖于上述第1及第2比较电路的延迟时间及上述时钟生成电路的延迟时间的值，

上述第1及第2电压值根据上述第1电压源和上述第1及第2电容器的值决定。

3.如权利要求1所述的振荡电路，其特征在于，

在上述第1电压控制电路使上述第1电压的上升停止后，上述第2电压控制电路使上述第2电压上升；

在上述第2电压控制电路使上述第2电压的上升停止后，上述第1电压控制电路使上述第1电压上升。

4.如权利要求1所述的振荡电路，其特征在于，

具备基于接地电压而分别生成上述第1及第2阈值电压的第1及第2阈值电压生成电路。

5.如权利要求4所述的振荡电路，其特征在于，

上述第1及第2阈值电压生成电路分别具有：

电流源；以及

MOS晶体管，栅极及漏极被供给上述接地电压，源极被从上述电流源供给电流；

从上述MOS晶体管的源极生成上述第1或第2阈值电压。

6.如权利要求5所述的振荡电路，其特征在于，

上述第1阈值电压生成电路内的上述MOS晶体管的阈值电压比上述第1电压值高；

上述第2阈值电压生成电路内的上述MOS晶体管的阈值电压比上述第2电压值高。

7.如权利要求1所述的振荡电路，其特征在于，

上述第2及第4开关相互在大致相同的定时接通；

上述第1、第3及第5开关相互在大致相同的定时、并且在上述第2开关断开的定时接通。

8.如权利要求1所述的振荡电路，其特征在于，

上述第2电压控制电路具备：

级联连接在电源端子与接地端子之间的第2电流源、第6开关、第3电容器、第4电容器、第7开关及第3电压源；

第8开关，与上述第7开关及上述第3电压源并联连接；

第4电压源；

第9开关；

第2差动放大器，在第3输入端子上连接上述第3及第4电容器的连接节点，在第4输入端子上连接上述第4电压源，输出端子经由上述第9开关连接在上述第6开关与上述第3电容器的连接节点上；以及

第10开关，连接在上述第2差动放大器的上述第3及第4输入端子间；

从上述第6开关与上述第3电容器的连接节点输出上述第2电压。

9.如权利要求8所述的振荡电路，其特征在于，

上述第2电压值根据上述第3电压源和上述第3及第4电容器的值决定。

10.如权利要求8所述的振荡电路，其特征在于，

上述第7及第9开关相互在大致相同的定时接通；

上述第6、第8及第10开关相互在大致相同的定时、并且在上述第7开关断开的定时接通。

11.一种无线通信装置，其特征在于，具备：

收发器，收发信号；

振荡电路，生成时钟信号；

计数器，计数上述时钟信号的脉冲数；

比较器，将上述计数器的计数值与预先设定的基准值比较，生成中断信号；以及

处理器，同步于上述中断信号而从低耗电模式起动，控制上述收发器；

上述振荡电路具有：

第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；

第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；

第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；

第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时而使上述第2电压上升；以及

时钟生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的上述时钟信号，

上述第1电压控制电路具备：

级联连接在电源端子与接地端子之间的第1电流源、第1开关、第1电容器、第2电容器、第2开关及第1电压源；

第3开关，与上述第2开关及上述第1电压源并联连接；

第2电压源；

第4开关；

第1差动放大器，在第1输入端子上连接上述第1及第2电容器的连接节点，在第2输入端子上连接上述第2电压源，输出端子经由上述第4开关连接在上述第1开关与上述第1电容器的连接节点上；以及

第5开关，连接在上述第1差动放大器的上述第1及第2输入端子间；

从上述第1开关与上述第1电容器的连接节点输出上述第1电压。

12.如权利要求11所述的无线通信装置，其特征在于，

上述第1及第2电压值是不依赖于上述第1及第2比较电路的延迟时间及上述时钟生成电路的延迟时间的值，

上述第1及第2电压值根据上述第1电压源和上述第1及第2电容器的值决定。

13.如权利要求11所述的无线通信装置，其特征在于，

在上述第1电压控制电路使上述第1电压的上升停止后，上述第2电压控制电路使上述第2电压上升；

在上述第2电压控制电路使上述第2电压的上升停止后，上述第1电压控制电路使上述第1电压上升。

14.如权利要求11所述的无线通信装置，其特征在于，

具备基于接地电压而分别生成上述第1及第2阈值电压的第1及第2阈值电压生成电路。

15.如权利要求14所述的无线通信装置，其特征在于，

上述第1及第2阈值电压生成电路分别具有：

电流源；以及

MOS晶体管，栅极及漏极被供给上述接地电压，源极被从上述电流源供给电流；

从上述MOS晶体管的源极生成上述第1或第2阈值电压。

16.如权利要求15所述的无线通信装置，其特征在于，

上述第1阈值电压生成电路内的上述MOS晶体管的阈值电压比上述第1电压值高；

上述第2阈值电压生成电路内的上述MOS晶体管的阈值电压比上述第2电压值高。

17.一种半导体装置，其特征在于，具备：

振荡电路，生成基准信号；以及

数字电路，同步于上述基准信号而动作；

上述振荡电路具有：

第1比较电路，将第1电压与第1阈值电压比较，生成第1比较结果；

第2比较电路，将第2电压与第2阈值电压比较，生成第2比较结果；

第1电压控制电路，同步于上述第1比较结果变化的定时而使上述第1电压减小第1电压值，然后，同步于上述第2比较结果变化的定时而使上述第1电压上升；

第2电压控制电路，同步于上述第2比较结果变化的定时而使上述第2电压减小第2电压值，然后，同步于上述第1比较结果变化的定时而使上述第2电压上升；以及

基准信号生成电路，生成同步于上述第1及第2比较结果的至少一个变化的定时而相位变化的上述基准信号，

上述第1电压控制电路具备：

级联连接在电源端子与接地端子之间的第1电流源、第1开关、第1电容器、第2电容器、第2开关及第1电压源；

第3开关，与上述第2开关及上述第1电压源并联连接；

第2电压源；

第4开关；

第1差动放大器，在第1输入端子上连接上述第1及第2电容器的连接节点，在第2输入端子上连接上述第2电压源，输出端子经由上述第4开关连接在上述第1开关与上述第1电容器的连接节点上；以及

第5开关，连接在上述第1差动放大器的上述第1及第2输入端子间；

从上述第1开关与上述第1电容器的连接节点输出上述第1电压。

18.如权利要求17所述的半导体装置，其特征在于，

具备同步于上述基准信号而生成时钟信号的PLL电路；

上述数字电路同步于上述时钟信号而动作。