CN102483645B - 用于存储器和逻辑的具有独立功率特性的功率岛 - Google Patents

用于存储器和逻辑的具有独立功率特性的功率岛 Download PDF

Info

Publication number
CN102483645B
CN102483645B CN201080024173.7A CN201080024173A CN102483645B CN 102483645 B CN102483645 B CN 102483645B CN 201080024173 A CN201080024173 A CN 201080024173A CN 102483645 B CN102483645 B CN 102483645B
Authority
CN
China
Prior art keywords
power
characteristic
island
voltage
power characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080024173.7A
Other languages
English (en)
Other versions
CN102483645A (zh
Inventor
大卫·罗斯·伊旺艾
何塞德耶稣·皮内达德干维兹
彼得·克拉普罗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vlsi Technology Co Ltd
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42711710&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102483645(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102483645A publication Critical patent/CN102483645A/zh
Application granted granted Critical
Publication of CN102483645B publication Critical patent/CN102483645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

所述功率岛的实施例包括：第一段、第二段和电源线。第一段包括硬件设备，所述硬件设备按照表示至少第一电压的第一功率特性工作。第二段包括可缩放逻辑，所述可缩放逻辑按照表示至少第二电压的第二功率特性工作。所述可缩放逻辑的第二功率特性与所述硬件设备的第一功率特性不同。电源线接收外部电源信号VDD，并且将所述外部电源信号导引至所述第一段和所述第二段。所述第二段改变外部电源信号的至少一个功率特性，以根据第二功率特性操作所述可缩放逻辑。也描述了设备的其他实施例。

Description

用于存储器和逻辑的具有独立功率特性的功率岛
背景技术
片上系统(SoC)是组合以在单个集成电路上形成计算机的硬件和软件的集成设计。实现SoC的一个好处是将各种类型的功能集成到单个芯片上的能力，而不是将实现独立功能的多个芯片互相连接。例如，SoC可以用于移动电话，将数字、模拟和射频功能集成到单个芯片上。这种类型的集成可以节省大量空间，并且允许将器件制造得更小并且更强大。
在SoC内，对不同的硬件和软件部件(也称作IP块和模块)进行组合以实现特定的功能。设计SoC的一种复杂性是一些部件可以设计为按照不同的功率要求来工作，包括不同的电压和/或不同的工作频率。此外，在一些情况下能够独立地控制不同组的部件是有用的，例如当不要求部件的全部功能时将特定的部件设置为休眠模式。
由于通过操作SoC内的所有部件消耗了大量的功率，许多SoC设计者关心功率效率技术。一种功率管理设计方法将具有类似功率要求的部件组合成组，将其称作是功率岛或者在一些示例中称作是电压岛。功率岛内的所有部件典型地具有与其他功率岛的功率特性相比独特的类似功率特性。使用功率岛，每一组内的部件可以独立地接通或关断。通过在器件操作不要求功率岛的时间期间关断供给功率岛的功率，可以减小器件的总功耗。然后，当再次需要所述功率岛的部件时，可以再次接通对于所述功率岛的功率。这样，通过抑制暂时不使用的部件的泄露电流，可以显著地增加便携电子设备的电池寿命。
尽管使用功率岛实现动态电压和频率缩放(DVFS)的传统SoC实现方式可以节省大量的功率，在使用传统功率岛设计可以节省的功率量方面仍然存在限制。具体地，岛上的一些存储器部件不能缩放到与逻辑部件相同的程度，并且因此功率岛的存储器部件可以限制可能缩放的逻辑的范围。更具体地，内部存储器典型地具有非常窄的电压范围，而逻辑部件典型地具有较宽的电压范围。因此，存储器的较窄电压范围限制了可以施加至相同功率岛中的逻辑部件的电压范围。因此，限制逻辑缩放量的存储器部件也限制了通过DVFS节省功率的能力。
与限制逻辑的电压范围以匹配存储器的电压范围的实施例相反，一些传统实施例可以使用针对较宽电压范围而设计的存储器。然而，针对较宽电压范围设计存储器阻止了最优的存储器设计，并且通常导致具有较差功率和/或速度性能的存储器。同样，针对较宽电压范围而设计的存储器通常使用较大的存储器单元，这增加了功率岛的尺寸。
发明内容
描述了设备的实施例。在一个实施例中，所述设备是用于片上系统(SoC)的功率岛。所述功率岛的实施例包括：第一段、第二段和电源线。第一段包括硬件设备，所述硬件设备按照表示至少第一电压的第一功率特性工作。第二段包括可缩放逻辑，所述可缩放逻辑按照表示至少第二电压的第二功率特性工作。所述可缩放逻辑的第二功率特性与所述硬件设备的第一功率特性不同。电源线接收外部电源信号VDD，并且将所述外部电源信号导引至所述第一段和所述第二段。所述第二段改变外部电源信号的至少一个功率特性，以根据第二功率特性操作所述可缩放逻辑。也描述了设备的其他实施例。
也描述了系统的实施例。在一个实施例中，所述系统是SoC。SoC的实施例包括多个功率控制和多个功率岛。每一个功率岛与相应的功率控制相耦合。每一个功率控制提供具有电源电压的唯一电源信号VDD。每一个功率岛从相应的功率控制接收单独的唯一电源信号。每一个功率岛包括第一段和第二段。第一段包括按照第一功率特性工作的第一模块。第一功率特性包括来自相应功率控制的唯一电源信号的电源电压。第二段包括按照至少部分地不同于第一段的第一功率特性的第二功率特性工作的第二模块。也描述了系统的其他实施例。
也描述了方法的实施例。在一个实施例中，所述方法是一种制造用于SoC的功率岛的方法。所述方法的实施例包括将存储器件与功率岛的电源线相耦合。所述电源线从外部功率控制接收外部电源信号VDD，以根据第一功率特性操作所述存储器件。所述方法也包括将电源转换器与功率岛的电源线相耦合。所述电源转换器改变外部电源信号的至少一个功率特性，以根据至少部分地不同于第一功率特性的第二功率特性向功率岛上的逻辑模块提供内部电源信号VDDi。也描述了方法的其他实施例。
根据结合附图并且作为本发明原理的示例说明的以下详细描述，本发明实施例的其他方面和优点将变得清楚明白。
附图说明
图1描述了具有片上系统(SoC)和电源集成电路(IC)的一个电路实施例的示意性方框图。
图2描述了图1的SoC的功率岛的另一个实施例的示意性方框图。
图3描述了图1的SoC的功率岛的另一个实施例的示意性方框图。
图4描述了针对图3的功率岛的一个实施例的工作电压电平的示意性电压图。
图5描述了用于控制图4的功率岛的系统的一个实施例的示意性方框图。
图6描述了用于控制多个功率岛的系统的一个实施例的示意性方框图。
图7描述了制造用于SoC的功率岛的方法的一个实施例的流程图。
贯穿说明书，类似的参考数字可以用于表示类似的部件。
具体实施方式
应该理解，如这里通常描述并且在附图中说明的实施例的部件可以按照多种不同的结构排列和设计。因此，如附图中所表示的各种实施例的以下详细描述并非旨在限制本发明公开的范围，而只是表示各种实施例。尽管在附图中展示了实施例的各个方面，除非另有声明，附图不必按比例绘制。
在不脱离本发明的精神和实质特性的情况下可以按照其他特定的形式实现本发明。认为所述实施例在所有方面都只是说明性而不是限制性的。因此，本发明的范围由所附权利要求而不是所述详细描述来表示。落在权利要求等价物的意思和范围之内的所有变化均包含在其范围之内。
贯穿该说明书对于特征、优点或类似语言的参考并非暗示利用本发明可以实现的所有特征和优点应该在本发明的任意单独实施例中。相反，指代所述特性和优点的语言应该理解为意味着结合实施例描述的特定特征、优或特性将包括在本发明的至少一个实施例中。因此，贯穿该说明书对于特征和优点以及类似语言的讨论不一定但是可以指代相同的实施例，但是也不必一定是相同的实施例。
另外，可以在一个或多个实施例中按照任意合适的方式对所述特征、优点和特性进行组合。本领域普通技术人员按照这里的描述应该理解，可以在不包括具体实施例的一个或多个特定特征或优点的情况下实践本发明。在其他示例中，可以在特定的实施例中存在本发明的所有实施例中都不存在的附加特征和优点。
至于整个说明书中的“一个实施例”、“实施例”或类似语言意味着在本发明的至少一个实施例中包括了结合所示实施例描述的具体特征、结构或者特性。因此，在整个说明书的短语“在一个实施例中”、“在实施例中”或类似语言不一定但是可以涉及相同的实施例。
尽管这里描述了许多实施例，所述实施例的至少一些涉及片上系统(SoC)的实现。通常，SoC的实施例包括至少一个功率岛，所述功率岛具有多个部件。每一个部件按照特定的功率特性工作，包括电源电压和工作频率。替代地，一些部件能够在功率特性范围内工作。在特定的实施例中，所述功率岛的一些部件按照第一组功率特性工作，而所述功率岛的其他部件按照第二组功率特性工作。换句话说，相同功率岛的不同部件可以按照不同的电源电压和/或工作频率工作。作为一个示例，功率岛的一个实施例使用从外部信号源提供的电源信号操作存储器件(例如，随机存取存储器(RAM))，而使用从外部电源信号得出的但是不同于外部电源信号的可调电压来操作功率岛上的逻辑。因此，通过外部信号直接向存储器件供电，而从外部信号得出的不同内部信号来馈给逻辑。因此在一些实施例中，例如因为开关阈值对于RAM和逻辑而言是绝对电源电压的一半，RAM和逻辑不需要电平移位器(尽管处于不同的电压)。一半电源电压的开关阈值是分别在逻辑的头部和尾部处的对称电压降和电压升的结果。没有这种情况下，逻辑电平转换将是麻烦的。
为了进行参考，应该注意的是不同部件的功率要求可以基于部件工作的频率而变化。尽管理想电源是直流(DC)电压，电源电压典型地按照动态方式(将其称作频率)改变。因此，电源电压变化以匹配对于每一个部件所要求的功率。下面参考附图描述各种实施例的另外细节。
图1描述了电路100的一个实施例的示意性方框图，所述电路100包括SoC 102和电源集成电路(IC)104。通常，电源IC 104向SoC 102的各种部件提供功率。尽管示出和描述了电路100具有特定的部件和功能，电路100的其他实施例可以包括更少或更多的部件以实现更少或更多的功能。
所示电源IC 104包括多个DC/DC功率控制108。在一个实施例中，DC/DC功率控制108实现为DC-DC转换器，所述DC-DC转换器产生具有特定电源电压的电源信号。在一个实施例中，DC/DC功率控制108每一个均产生具有特定电源电压的唯一电源信号(VDD)。例如，图1所示的三个DC/DC功率控制108描述为产生三个不同的电源信号：VDD1、VDD2和VDD3。在其他实施例中，不同的DC/DC功率控制108可以产生具有相同或类似电源电压的电源信号。同样在一些实施例中，单独的DC/DC功率控制108可以向SoC 102上的多个部件供电。
电源IC 104也包括功率控制器110。在一个实施例中，功率控制器110与每一个DC/DC功率控制108相耦合。功率控制器110控制每一个DC/DC功率控制108什么时候向SoC 102提供相应的电源信号。此外，所述功率控制器110可以控制由每一个DC/DC功率控制108产生的电源信号的电源电压。在一些实施例中，所述功率控制器110可以随时间改变由DC/DC功率控制108之一产生的电源信号的电源电压。
所示SoC 102包括几个单独的功率岛106。每一个功率岛106可以为了专用于每一个功率岛106的部件的工作而具有分离的功率特性或者要求。例如，每一个功率岛106可以对于单独的岛的不同工作频率下的电源电压具有特定的要求。在所示实施例中，三个功率岛106的每一个从电源IC 104的相应DC/DC功率控制108接收分离的电源信号(例如VDD1、VDD2或VDD3)。同样，每一个功率岛106与参考信号VSS相连。尽管所示的功率岛106与相同参考信号VSS的分离节点相连，SoC 102的其他实施例可以实现两个或更多个截然不同的参考源。替代地，多个功率岛106可以与单独参考信号VSS的相同节点相连。
在所述实施例中，功率岛106之一包括存储器段112和逻辑段114。存储器段112和逻辑段114两者均与来自电源IC 104的DC/DC功率控制108之一的相同电源线116相连。通过这一公共电源线116，功率岛106的存储器段112和逻辑段114两者都接收相同的电源信号。因此，将相同的电源电压提供给功率岛106的存储器段112和逻辑段114两者。
在一个实施例中，或者单独地或者与其他功率要求组合地，存储器段112按照第一组功率特性工作，包括对于特定工作频率的特定电源电压。相反，逻辑段114的至少一部分按照第二组功率特性工作，所述第二组功率特性至少部分地不同于存储器段112的第一功率特性。例如，逻辑段114可以按照与存储器段112的电源电压不同的电源电压工作。作为另一个示例，逻辑段114可以按照与存储器段112的工作频率不同的工作频率而工作。其他实施例可以具有其他截然不同的功率特性。
尽管在图1中所示的功率岛106的段特别设计为存储器段112和逻辑段114，功率岛106的其他实施例可以实现其他的段或者部件，可以将其看作是其他类型的硬件、部件、模块、块等等。因此，这里对于存储器段112和逻辑段的指代应该理解为是表示特定类型段的示例，尽管功率岛106的其他实施例可以实现其他类型的段。
逻辑段114的一些实施例是可缩放逻辑，所述可缩放逻辑根据电压电平缩放逻辑段114的性能。作为示例，可缩放逻辑在较高的电压电平下更快并且耗费更多的功率，但是也可以在较低的电压电平下执行地更慢并且耗费更少的功率。此外，尽管这里将逻辑段114的一些实施例描述为可缩放逻辑，逻辑段114的其他实施例可以包括其他类型的逻辑。
如上所述，电源线116向功率岛106的存储器段112和逻辑段114两者提供相同的电源电压。然而在一些实施例中，逻辑段114包括改变外部电源信号VDD的至少一个功率特性的功能，以根据第二功率特性操作所述可缩放逻辑。另外在一些实施例中，所述存储器段112的第一功率特性是可变化的，以在第一功率特性范围内操作存储器段112，并且逻辑段114的第二功率特性是与第一功率特性无关地独立可变的，以在第二功率特性范围内操作逻辑段114的至少一部分。例如，所述存储器件112的第一功率特性可以从功率岛106外部来外部地控制(例如通过DC/DC功率控制108之一)，并且逻辑段114的第二功率特性可以从功率岛106的内部来内部地控制，如下所述。此外在一些实施例中，作为同时降低电源和升高地电势的结果，具有较低电源电压的段的开关阈值处于与另一个段相同的开关阈值电压。
图2示出了图1的SoC 102的功率岛106的另一个实施例的示意性方框图。所示功率岛106包括存储器段112、逻辑段114、公共电源线116和转换控制器120。更具体地，存储器段112包括存储器件122。同样，逻辑段114包括电源转换器124、可缩放逻辑126和参考功率转换器128。尽管示出并且描述了功率岛106具有确定的部件和功能，功率岛106的其他实施例可以包括更少或更多的部件来实现更少或更多的功能。
在一个实施例中，在功率岛106中使用的存储器件122是自持的缓冲器，与常用于逻辑块内部来缓冲数据的先入先出(FIFO)块类似。存储器件122的另一个示例是视频线缓冲器或帧缓冲器。其他实施例可以实现其他类型的存储器件122。
在一个实施例中，在对视频帧进行缓冲的视频解码器的场景下，可缩放逻辑126用于解码操作，而存储器件122用于缓冲所述线路。在另一个示例中，可以实现具有读取缓冲器的磁盘驱动器，其中在存储器件122中实现缓冲器本身，而在相同功率岛106内的可缩放逻辑126中实现控制逻辑、纠错、预读取和其他功能。
在一个实施例中，电源转换器124耦合在功率岛106的电源线116和可缩放逻辑126之间。电源转换器124可以将外部电源信号VDD的电源电压从第一功率特性转换为第二功率特性。例如，所述电源电压转换器124可以产生内部电源信号VDDi，所述内部电源信号具有与外部电源信号VDD的电源电压不同的电源电压。类似地，耦合在功率岛106的参考线和可缩放逻辑126之间的参考功率转换器128将参考信号VSS的参考电压从第一功率特性转换为第二功率特性。例如，参考电压转换器128可以产生内部参考电压VSSi，所述内部参考电压具有与参考信号VSS的相应功率特性不同的参考电压或者另一个功率特性。因此，电源转换器124和参考功率转换器128通过更改在VDD和VSS处提供的功率来将第一功率要求转换为第二功率要求。可选地，所述电源转换器124和参考功率转换器128也更改提供给可缩放逻辑126的频率。
在一个实施例中，转换控制器120与电源转换器124和参考功率转换器128的每一个相耦合。通常，转换控制器120控制电源转换器124和参考功率转换器128分别在什么时候以及如何改变电源信号和参考信号的功率特性。尽管将转换控制器120示出为位于具有存储器段112和逻辑段114的功率岛106上，功率岛106的其他实施例可以排除转换控制器120，在这样的情况下功率岛106外部的另一个部件或装置可以控制电源转换器124和参考功率转换器128的操作。
图3示出了图1的SoC 102的功率岛106的另一个实施例的示意性方框图。具体地，图3所示的功率岛106与图2所示的上述功率岛106实质上类似。然而，图3的功率岛106特别地包括静态RAM(SRAM)作为存储器段112的存储器件122。同样，逻辑段114包括开关作为特定类型的功率转换器。具体地，图2的电源转换器124在图3中实现为VDD开关，并且图2的参考功率转换器128在图3中实现为VSS开关。因此，图2的转换控制器120在图3中实现为开关控制器。
在一个实施例中，VDD开关124和VSS开关128包括增加的阻抗，所述增加的阻抗引起相应的电压下降，并且根据第一和第二功率特性来改变电源电压和参考电压。
这增加了功率岛106内部的各种部件之间的通信。作为一个示例，如果功率岛是1.0V，那么其中互补金属氧化物半导体(CMOS)逻辑典型地开关的中点将是约0.5V。大于0.5V的信号表示1，而小于0.5V的信号表示0。在一个实施例中，如果两个开关(VDD和VSS)都下降0.2V，那么高电压和低电压将分别是0.8V和0.2V。这一新范围的中点仍然是0.5V，因此大于0.5V的信号仍然表示1，而小于0.5V的信号仍然表示0。通过保持共同的开关点，对于多种电压设置维持了可缩放逻辑126和存储器件122(例如RAM)之间的通信，并且因为不必需要电平变换器，也简化了不同电压的岛之间的通信。
在一个实施例中，开关控制器120控制VDD开关124和VSS开关128，以根据可缩放逻辑126的第二功率特性来改变唯一的电源信号VDD和参考信号VSS。这样，开关控制器120可以从功率岛106内部来改变逻辑段114的第二功率特性。
图4描述了对于图3的功率岛106的一个实施例的工作电压电平的示意性电压图130。所示功率岛106包括存储器件122(例如RAM)、逻辑126和描述为可变电阻器的开关124和128。所示功率岛106也包括耦合在存储器件122和可缩放逻辑126之间的数据总线132。存储器件122右侧的电压电平与存储器件122的工作电压相对应，而可缩放逻辑126左侧的电压电平与可缩放逻辑126的工作电压相对应。作为一个示例，在写入操作期间，可缩放逻辑126可以用0.2V和0.8V之间的电压驱动存储器件122。因为存储器件122具有0.5V的电压阈值，这可以工作。在另一个实施例中，存储器件122利用0.0V和0.8V的电压驱动可缩放逻辑126。因为可缩放逻辑126也具有0.5V的电压阈值，这也可以工作。
图5描述了用于控制图4的功率岛106的系统140的一个实施例的示意性方框图。所示系统140包括功率岛106、DC/DC功率控制108和功率控制模块142。
图6描述了用于控制多个功率岛106的系统150的一个实施例的示意性方框图。在所示实施例中，单独的DC/DC功率控制108与多个功率岛106相耦合。这样，DC/DC功率控制108可以向多个功率岛106提供相同或不同的电源信号。
图7描述了用于制造SoC 102的功率岛106的方法160的一个实施例的流程图。尽管结合图1的SoC 102的功率岛106描述所述方法160，可以利用其他类型的功率岛和/或SoC实现来实现方法160的实施例。
在块162，存储器件122与功率岛106的电源线116相耦合。如前所述，电源线116从外部功率控制108接收外部电源信号VDD。功率岛106使用电源信号VDD以根据第一功率特性操作存储器件122。在块164，电源转换器124与功率岛106的电源线116相耦合。电源转换器124配置用于改变外部电源信号VDD的至少一个功率特性，以根据至少部分地不同于第一功率特性的第二功率特性来产生内部电源信号VDDi。
在块166，逻辑模块126与电源转换器124相耦合。逻辑模块126接收内部电源信号VDDi，并且根据第二功率特性工作。在块168，参考功率转换器128与逻辑模块126相耦合。参考功率转换器128改变参考信号VSS的至少一个功率特性，以根据第二功率特性产生内部参考信号VSSi。在块168，转换控制器120与电源转换器124和参考功率转换器128相耦合。如前所述，转换控制器120控制电源转换器124和参考功率转换器128，以根据第二功率特性分别产生内部电源信号VDDi和内部参考信号VSSi。所述方法160然后结束。
在以上描述中提供了各种实施例的特定细节。然而可以在少于所有这些特定细节的情况下实践一些实施例。在其他示例中，为了简明和清楚起见，不再更加详细地描述除了实现本发明各种实施例之外的确定方法、程序、部件、结构和/或功能。
尽管这里按照具体顺序示出和描述了所述方法的操作，可以更改每一个方法的操作顺序，使得可以按照相反的顺序执行确定的操作，或者使得可以至少部分地与其他操作同时执行确定的操作。在另一个实施例中，可以按照间歇方式和/或交替方式实现不同操作的指令或者子操作。
尽管已经描述和说明了本发明的特定实施例，本发明并不局限于这里所述和所示的特定形式或部件结构。本发明的范围由所附权利要求及其等价物限定。

Claims (20)

1.一种用于片上系统SoC的功率岛，所述功率岛包括：
包括硬件设备的第一段，所述第一段按照表示至少第一电压的第一功率特性操作所述硬件设备；
包括可缩放逻辑的第二段，所述第二段按照表示至少第二电压的第二功率特性操作所述可缩放逻辑，其中所述可缩放逻辑的第二功率特性与所述硬件设备的第一功率特性不同；
电源线，用于接收外部电源信号（VDD），并且用于将所述外部电源信号导引至所述第一段和所述第二段两者，其中所述第二段配置用于改变外部电源信号的至少一个功率特性，以根据第二功率特性操作所述可缩放逻辑；
所述第二段包括耦合在功率岛的电源线和可缩放逻辑之间的电源转换器，其中所述电源转换器配置用于将外部电源信号的电源电压从第一功率特性转换为第二功率特性；以及
与所述电源转换器耦合的转换控制器，其中所述转换控制器配置用于控制电源转换器，以根据可缩放逻辑的第二功率特性改变外部电源信号。
2.根据权利要求1所述的功率岛，其中所述硬件设备的第一功率特性变化用于在第一范围的功率特性内操作所述硬件设备，以及所述可缩放逻辑的第二功率特性与第一功率特性无关地独立变化，以在第二范围的功率特性内操作所述可缩放逻辑。
3.根据权利要求2所述的功率岛，其中从所述功率岛外部来外部地控制所述硬件设备的第一功率特性，并且从所述功率岛内部来内部地控制所述可缩放逻辑的第二功率特性。
4.根据权利要求1所述的功率岛，还包括用于接收参考信号（VSS）的参考线，其中所述第二段包括耦合在功率岛的参考线和可缩放逻辑之间的参考功率转换器，其中所述参考转换器配置用于将参考信号的参考电压从第一功率特性转换为第二功率特性；所述转换控制器与参考功率转换器相耦合，其中所述转换控制器配置用于控制参考功率转换器，以根据可缩放逻辑的第二功率特性改变参考信号。
5.根据权利要求4所述的功率岛，其中所述转换控制器配置用于从功率岛外部变换可缩放逻辑的第二功率特性。
6.根据权利要求4所述的功率岛，其中：
所述电源转换器包括具有第一增加阻抗的VDD开关，以引起第一电压降，并且将外部电源信号的电源电压减小到第二功率特性的第二电压；以及
参考功率转换器包括具有第二增加阻抗的VSS开关，以引起第二电压降，并且与第二功率特性一致地改变参考电压。
7.根据权利要求6所述的功率岛，其中所述转换控制器包括与VDD开关和VSS开关耦合的开关控制器，其中所述开关控制器配置用于控制VDD开关和VSS开关，以根据可缩放逻辑的第二功率特性改变外部电源信号和参考信号。
8.根据权利要求1所述的功率岛，其中所述硬件设备包括存储器件。
9.根据权利要求8所述的功率岛，其中所述存储器件包括静态随机存取存储器（SRAM）设备。
10.根据权利要求1所述的功率岛，其中具有较低电源电压的第一段或第二段的开关阈值具有与其他段相同的开关阈值电压。
11.根据权利要求10所述的功率岛，其中作为同时降低电源并且升高地电势的结果，具有较低电源电压的第一段或第二段的开关阈值具有与其他段相同的开关阈值电压。
12.一种片上系统SoC，包括：
多个功率控制，其中每一个功率控制配置为提供具有电源电压的唯一电源信号（VDD）；以及
与所述多个功率控制相耦合的多个功率岛，其中每一个功率岛与相应的功率控制相耦合，以从相应的功率控制接收单独的唯一电源信号，其中每一个功率岛包括：
包括第一模块的第一段，所述第一段按照第一功率特性工作，其中所述第一功率特性包括来自相应功率控制的唯一电源信号的电源电压；以及
包括第二模块的第二段，所述第二段按照与第一段的第一功率特性至少部分不同的第二功率特性工作；所述第二段进一步包括：
耦合在相应功率控制和第二模块之间的电源转换器，其中所述电源转换器配置用于将唯一电源信号（VDD）从第一功率特性转换为第二功率特性；
耦合在第二模块和参考信号（VSS）之间的参考功率转换器，其中所述参考功率转换器配置用于将参考电压从第一功率特性转换为第二功率特性；以及
与电源转换器及参考功率转换器相耦合的转换控制器，其中所述转换控制器配置用于控制电源转换器和参考功率转换器，以根据第二模块的第二功率特性改变唯一电源信号（VDD）和参考信号（VSS）。
13.根据权利要求12所述的SoC，其中每一个功率岛还包括单独的电源线，用于从相应的功率控制接收唯一的电源信号，其中所述电源线与第一段和第二段两者都耦合，以将所述唯一的电源信号导引至所述第一段和所述第二段两者。
14.根据权利要求12所述的SoC，其中所述转换控制器配置用于从功率岛外部的设备来控制电源转换器和参考功率转换器。
15.根据权利要求13所述的SoC，其中：
所述第一模块包括存储器件，用于根据第一功率特性工作；以及
所述第二模块包括可缩放逻辑，用于根据第二功率特性工作，其中所述第二功率特性的第二电压小于所述第一功率特性的第一电压。
16.根据权利要求15所述的SoC，其中所述第二段还包括：
耦合在电源线和可缩放逻辑之间的VDD开关，其中VDD开关包括第一增加阻抗，以引起第一电压降，并且将第一功率特性的第一电压减小为第二功率特性的第二电压；以及
耦合在参考电压（VSS）和可缩放逻辑之间的VSS开关，其中所述VSS开关包括第二增加阻抗，以引起第二电压降，并且与第二功率特性一致地改变参考电压。
17.根据权利要求16所述的SoC，其中所述转换控制器包括与VDD开关和VSS开关耦合的开关控制器，其中所述开关控制器配置用于控制VDD开关和VSS开关，以根据可缩放逻辑的第二功率特性改变唯一的电源信号和参考信号。
18.根据权利要求17所述的SoC，还包括与多个功率控制相耦合的功率控制器，其中所述功率控制器配置用于控制每一个功率控制什么时候向相应的功率岛提供相应的唯一电源信号，其中：
所述功率控制器还配置用于从功率岛外部改变所述第一段的第一功率特性；以及
所述开关控制器还配置用于从功率岛内部改变所述第二段的第二功率特性。
19.一种制造用于片上系统SoC的功率岛的方法，所述方法包括：
将存储器件与功率岛的电源线相耦合，其中所述电源线配置用于从外部功率控制接收外部电源信号（VDD），以根据第一功率特性操作所述存储器件；
将电源转换器与功率岛的电源线相耦合，其中所述电源转换器配置用于改变外部电源信号的至少一个功率特性，以根据至少部分地不同于第一功率特性的第二功率特性向功率岛上的逻辑模块提供内部电源信号（VDDi）；以及
将转换控制器耦合到电源转换器，其中所述转换控制器配置用于控制电源转换器，以根据第二功率特性产生内部电源信号（VDDi）。
20.根据权利要求19所述的方法，还包括：
将逻辑模块与电源转换器相耦合，其中所述逻辑模块配置用于按照第二功率特性工作；
将参考功率转换器与逻辑模块相耦合，其中所述参考功率转换器配置用于改变参考信号VSS的至少一个功率特性，以根据第二功率特性产生内部参考信号（VSSi）；以及
将转换控制器与参考功率转换器相连，其中所述转换控制器配置用于控制参考功率转换器，以根据第二功率特性产生内部参考信号（VSSi）。
CN201080024173.7A 2009-06-05 2010-06-07 用于存储器和逻辑的具有独立功率特性的功率岛 Active CN102483645B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/479,517 2009-06-05
US12/479,517 US8004922B2 (en) 2009-06-05 2009-06-05 Power island with independent power characteristics for memory and logic
PCT/IB2010/052513 WO2010140141A1 (en) 2009-06-05 2010-06-07 Power island with independent power characteristics for memory and logic

Publications (2)

Publication Number Publication Date
CN102483645A CN102483645A (zh) 2012-05-30
CN102483645B true CN102483645B (zh) 2014-06-18

Family

ID=42711710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080024173.7A Active CN102483645B (zh) 2009-06-05 2010-06-07 用于存储器和逻辑的具有独立功率特性的功率岛

Country Status (4)

Country Link
US (1) US8004922B2 (zh)
EP (2) EP2438497B1 (zh)
CN (1) CN102483645B (zh)
WO (1) WO2010140141A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2341431A1 (en) 2004-03-13 2011-07-06 Adaptive Computing Enterprises, Inc. System and method of providing a self-optimizing reservation in space of compute resources
US8782654B2 (en) 2004-03-13 2014-07-15 Adaptive Computing Enterprises, Inc. Co-allocating a reservation spanning different compute resources types
US20070266388A1 (en) 2004-06-18 2007-11-15 Cluster Resources, Inc. System and method for providing advanced reservations in a compute environment
US8176490B1 (en) 2004-08-20 2012-05-08 Adaptive Computing Enterprises, Inc. System and method of interfacing a workload manager and scheduler with an identity manager
CA2586763C (en) 2004-11-08 2013-12-17 Cluster Resources, Inc. System and method of providing system jobs within a compute environment
US8863143B2 (en) 2006-03-16 2014-10-14 Adaptive Computing Enterprises, Inc. System and method for managing a hybrid compute environment
US9231886B2 (en) 2005-03-16 2016-01-05 Adaptive Computing Enterprises, Inc. Simple integration of an on-demand compute environment
EP1872249B1 (en) 2005-04-07 2016-12-07 Adaptive Computing Enterprises, Inc. On-demand access to compute resources
US8041773B2 (en) 2007-09-24 2011-10-18 The Research Foundation Of State University Of New York Automatic clustering for self-organizing grids
JP5317900B2 (ja) 2009-09-14 2013-10-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US8599863B2 (en) 2009-10-30 2013-12-03 Calxeda, Inc. System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US9054990B2 (en) 2009-10-30 2015-06-09 Iii Holdings 2, Llc System and method for data center security enhancements leveraging server SOCs or server fabrics
US9069929B2 (en) 2011-10-31 2015-06-30 Iii Holdings 2, Llc Arbitrating usage of serial port in node card of scalable and modular servers
US9876735B2 (en) 2009-10-30 2018-01-23 Iii Holdings 2, Llc Performance and power optimized computer system architectures and methods leveraging power optimized tree fabric interconnect
US20110103391A1 (en) 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US9077654B2 (en) 2009-10-30 2015-07-07 Iii Holdings 2, Llc System and method for data center security enhancements leveraging managed server SOCs
US20130107444A1 (en) 2011-10-28 2013-05-02 Calxeda, Inc. System and method for flexible storage and networking provisioning in large scalable processor installations
US9465771B2 (en) * 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US11720290B2 (en) 2009-10-30 2023-08-08 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9648102B1 (en) 2012-12-27 2017-05-09 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9311269B2 (en) 2009-10-30 2016-04-12 Iii Holdings 2, Llc Network proxy for high-performance, low-power data center interconnect fabric
US9680770B2 (en) 2009-10-30 2017-06-13 Iii Holdings 2, Llc System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US10877695B2 (en) 2009-10-30 2020-12-29 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
CN104008076B (zh) * 2013-02-25 2018-04-10 中兴通讯股份有限公司 一种支持dvfs的总线数据信号传输的方法及装置
US9335809B2 (en) * 2013-03-15 2016-05-10 Seagate Technology Llc Volatile memory storing system data during low power mode operation and monitoring the voltage supplied to the memory during low power mode
US8988140B2 (en) * 2013-06-28 2015-03-24 International Business Machines Corporation Real-time adaptive voltage control of logic blocks
JP2015069333A (ja) * 2013-09-27 2015-04-13 富士通セミコンダクター株式会社 設計方法及び設計プログラム
KR102275497B1 (ko) * 2014-10-20 2021-07-09 삼성전자주식회사 전원 경로 제어기를 포함하는 시스템 온 칩 및 전자 기기
CN106774807A (zh) * 2016-12-21 2017-05-31 深圳市博巨兴实业发展有限公司 一种基于mcu的视频识别soc低功耗控制方法
US10629533B2 (en) * 2018-03-13 2020-04-21 Toshiba Memory Corporation Power island segmentation for selective bond-out
GB201810638D0 (en) * 2018-06-28 2018-08-15 Nordic Semiconductor Asa Power-management in a system on chip
CN110300447B (zh) * 2019-06-28 2021-07-16 联想(北京)有限公司 一种控制方法和设备
US11961554B2 (en) * 2020-01-31 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Shared power footer circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598726A (zh) * 2003-04-30 2005-03-23 费希尔-罗斯蒙德系统公司 具有功率岛区的本征安全现场维护仪器
US7120061B2 (en) * 2004-04-01 2006-10-10 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
CN1969457A (zh) * 2004-02-19 2007-05-23 莫赛德技术公司 低漏电及数据保持电路
US7436687B2 (en) * 2005-03-23 2008-10-14 International Business Machines Corporation Intelligent direct current power supplies

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527835B2 (ja) * 1990-07-31 1996-08-28 三菱電機株式会社 半導体装置
KR930008854A (ko) 1991-10-16 1993-05-22 김광호 반도체 메모리의 내부전압공급장치
US5778237A (en) * 1995-01-10 1998-07-07 Hitachi, Ltd. Data processor and single-chip microcomputer with changing clock frequency and operating voltage
EP3321769A1 (en) 2003-05-07 2018-05-16 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
KR101035077B1 (ko) * 2004-02-20 2011-05-19 삼성전자주식회사 다이나믹 전압 스케일링에 따라 전력 소비 감소가 가능한반도체 시스템
WO2005119532A2 (en) 2004-06-04 2005-12-15 The Regents Of The University Of California Low-power fpga circuits and methods
TWI301276B (en) * 2006-06-16 2008-09-21 A Data Technology Co Ltd Non-volatile storage apparatus and method for controlling the same
US7542329B2 (en) * 2006-07-19 2009-06-02 International Business Machines Corporation Virtual power rails for integrated circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1598726A (zh) * 2003-04-30 2005-03-23 费希尔-罗斯蒙德系统公司 具有功率岛区的本征安全现场维护仪器
CN1969457A (zh) * 2004-02-19 2007-05-23 莫赛德技术公司 低漏电及数据保持电路
US7120061B2 (en) * 2004-04-01 2006-10-10 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
US7436687B2 (en) * 2005-03-23 2008-10-14 International Business Machines Corporation Intelligent direct current power supplies

Also Published As

Publication number Publication date
WO2010140141A1 (en) 2010-12-09
EP2438497A1 (en) 2012-04-11
EP3531237A1 (en) 2019-08-28
US20100308897A1 (en) 2010-12-09
US8004922B2 (en) 2011-08-23
EP2438497B1 (en) 2019-03-06
CN102483645A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102483645B (zh) 用于存储器和逻辑的具有独立功率特性的功率岛
CN110544495B (zh) 电压控制装置及存储器系统
JP4819870B2 (ja) 半導体装置
CN101569101B (zh) Cmos电路和半导体器件
US7649405B2 (en) Leakage current control circuit with a single low voltage power supply and method thereof
KR101962606B1 (ko) 전력의 게이트 제어를 통한 집적 회로
CN107924223B (zh) 用于集成电路电网效率的功率多路复用器
EP1684430A1 (en) Buffer circuit and integrated circuit
US20100127751A1 (en) Level shifter adaptive for use in a power-saving operation mode
TW201703430A (zh) 電子電路
US6759873B2 (en) Reverse biasing logic circuit
KR20120127176A (ko) 반도체 디바이스
JP2004005571A (ja) メモリシステム及びメモリ装置
TWI462430B (zh) 電源管理系統
CN102323844A (zh) 宽输出范围的转换系统
CN110149045B (zh) 一种高能效开关电容电源转换器
JP4435553B2 (ja) 半導体装置
JP5902136B2 (ja) 電池監視装置および電池監視システム
CN219574672U (zh) 低功耗系统、微控制器及芯片
CN101267201B (zh) 电平调整器
US20160126954A1 (en) Methods and apparatuses for sub-threhold clock tree design for optimal power
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
CN106297677B (zh) 源极驱动电路及电泳显示器
CN202433796U (zh) 一种基于系统总线的系统芯片片内电源转换控制电路
CN207603436U (zh) 一种用于电机驱动芯片的超低待机功耗电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170517

Address after: Delaware

Patentee after: VLSI Technology Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV