CN102471877A - 成膜装置以及成膜方法 - Google Patents

成膜装置以及成膜方法 Download PDF

Info

Publication number
CN102471877A
CN102471877A CN2010800261675A CN201080026167A CN102471877A CN 102471877 A CN102471877 A CN 102471877A CN 2010800261675 A CN2010800261675 A CN 2010800261675A CN 201080026167 A CN201080026167 A CN 201080026167A CN 102471877 A CN102471877 A CN 102471877A
Authority
CN
China
Prior art keywords
generation portion
target
film
magnetic field
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800261675A
Other languages
English (en)
Inventor
小平周司
吉浜知之
镰田恒吉
堀田和正
滨口纯一
中西茂雄
丰田聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102471877A publication Critical patent/CN102471877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

该成膜装置(1)包括：腔室(2)，具有内部空间，在所述内部空间中，以具有成膜面的被处理体(W)与具有溅射面(3a)的靶(3)相对置的方式配置有所述被处理体(W)与所述靶(3)这两者；排气部，对所述腔室(2)内进行减压；第一磁场产生部(4)，在露出所述溅射面(3a)的所述内部空间中产生磁场；直流电源(9)，向所述靶(3)施加负的直流电压；气体导入部(11)，向所述腔室(2)内导入溅射气体；第二磁场产生部(13)，具有第一产生部(13u)和第二产生部(13d)，以满足关系式Id＜Iu的方式向所述第一产生部(13u)和所述第二产生部(13d)施加电流，产生垂直磁场以使垂直的磁力线在所述溅射面(3a)的整个面与所述被处理体(W)的所述成膜面的整个面之间以规定的间隔通过，所述第一产生部(13u)被施加用Iu定义的电流值并被配置在离所述靶(3)近的位置，所述第二产生部(13d)被施加用Id定义的电流值并被配置在离所述被处理体近的位置。

Description

成膜装置以及成膜方法
技术领域
本发明涉及用于在被处理体的表面形成覆膜的成膜装置以及成膜方法，特别是涉及使用了溅射法的DC磁控方式的成膜装置以及成膜方法，该溅射法是薄膜形成方法的一种。
本申请基于2009年7月17日申请的特愿2009-169447号主张优先权，在此援用其内容。
背景技术
以往，在例如半导体设备的制作过程中的成膜工序中，利用使用了溅射法的成膜装置(以下称为“溅射装置”)。
在这种用途的溅射装置中，伴随着近年来布线图案的微细化，强烈要求在应处理的基板的整个面上，对于那种深度与宽度之比超过3的高深宽比的微细孔，能够以良好的被覆性来形成覆膜，即强烈要求覆盖程度(カバレッジ)的提高。
一般而言，在上述的溅射装置中，例如在靶的后方(在靶上与溅射面相反的一侧)配置有磁铁组合体，该磁铁组合体由极性交互不同的多个磁铁构成。由该磁铁组合体在靶的前方(露出溅射面的空间)产生隧道状的磁场，通过在靶的前方捕捉电离的电子以及因溅射而产生的二次电子，从而提高靶的前方的电子密度，以使等离子体密度提高。
在这种溅射装置中，靶中受到上述磁场影响的区域被优先溅射。因此，从提高放电的稳定性或者靶的使用效率等观点来看，当上述区域位于例如靶的中央附近时，溅射时靶的侵蚀量在靶的中央附近处增多。
在这种情况下，从靶中溅射出的靶材粒子(例如金属粒子，以下称为“溅射粒子”)以相对于基板的垂直方向倾斜的角度入射，并附着在基板的外周部。
其结果是，在将溅射装置用于上述用途的成膜工序时，特别是在基板的外周部中形成非对称的覆盖程度，这个问题历来已为人所知。即，存在如下问题：在基板的外周部形成的微细孔的截面中，在微细孔的底部和一侧的侧壁之间形成的覆膜的形状与在该底部和另一侧的侧壁之间形成的覆膜的形状不同。
为了解决这种问题，例如在专利文献1中已知一种溅射装置，也就是具有多个阴极单元的装置，该溅射装置的真空腔室内，在载置基板的工作台的上方，与工作台的表面大致平行地配置有第一溅射靶，进而在工作台的斜上方，配置有朝向相对于工作台表面倾斜的方向的第二溅射靶。
然而，如果像上述专利文献1所记载的那样在真空腔室内配置多个阴极单元，则装置结构变得复杂，而且会需要与靶的数量相应的溅射电源或磁铁组合体......等等，存在部件件数增加从而成本增加的问题。更进一步地，还存在靶的使用效率也变得低劣从而制造成本增加的问题。
专利文献1：日本特开2008-47661号公报
发明内容
本发明是为了解决上述问题而产生的，目的在于提供一种对于在基板上形成的高深宽比的孔、槽或者微细图案，能够以高被覆性形成覆膜，并且即使在基板外周部中也能够确保与基板的中央部相同水平的被覆性的成膜装置以及成膜方法。
本发明的第一方式的成膜装置包括：
腔室，具有内部空间，在所述内部空间中，以具有成膜面的被处理体与具有溅射面的靶(覆膜的母材)相对置的方式配置(收纳)有所述被处理体与所述靶这两者；排气部，对所述腔室内进行减压；第一磁场产生部，在露出所述溅射面的所述内部空间(溅射面的前方)中产生磁场；直流电源，向所述靶施加负的直流电压；气体导入部，向所述腔室内导入溅射气体；以及第二磁场产生部，具有第一产生部和第二产生部，以满足关系式Id＜Iu的方式向所述第一产生部和所述第二产生部施加电流，产生垂直磁场而使垂直的磁力线在所述溅射面的整个面与所述被处理体的所述成膜面的整个面之间以规定的间隔通过，所述第一产生部被施加用Iu定义的电流值并被配置在离所述靶近的位置(靶附近)，所述第二产生部被施加用Id定义的电流值并被配置在离所述被处理体近的位置(被处理体附近)。
在本发明的第一方式的成膜装置中，优选所述Iu与所述Id满足关系式1＜Iu/Id≤3。
本发明的第二方式的成膜方法为，准备成膜装置，所述成膜装置包括：腔室，具有内部空间，在所述内部空间中，以具有成膜面的被处理体与具有溅射面的靶相对置的方式配置有所述被处理体与所述靶这两者；排气部，对所述腔室内进行减压；第一磁场产生部，在露出所述溅射面的所述内部空间中产生磁场；直流电源，向所述靶施加负的直流电压；气体导入部，向所述腔室内导入溅射气体；以及第二磁场产生部，具有第一产生部和第二产生部，产生垂直磁场而使垂直的磁力线在所述溅射面的整个面与所述被处理体的所述成膜面的整个面之间以规定的间隔通过，所述第一产生部配置在离所述靶近的位置，所述第二产生部配置在离所述被处理体近的位置，向所述第一产生部施加用Iu定义的电流值，向所述第二产生部施加用Id定义的电流值，控制向所述第一产生部和所述第二产生部施加的所述电流值，以满足关系式Id＜Iu。
在本发明的第二方式的成膜方法中，优选地，控制向所述第一产生部及第二产生部供给的电流值，以使所述Iu与所述Id满足关系式1＜Iu/Id≤3。
根据本发明，由于产生垂直磁场而使垂直的磁力线在靶的整个面与被处理体的整个面之间通过，所以因溅射而从靶的溅射面飞散出的具有正电荷的溅射粒子的方向会因上述垂直磁场而改变。据此，溅射粒子相对于被处理体大致垂直地入射并附着。
其结果是，通过在半导体设备的制作过程中的成膜工序中使用本发明的成膜装置，从而对于高深宽比的孔、槽或者微细图案，能够以高被覆性形成覆膜。进而，能够以与被处理体的中央部中的被覆性相同水平的被覆性，在被处理体的外周部形成覆膜。而且，在处理体的外周部中形成非对称的覆盖程度的问题得以解决。即，在基板的外周部形成的微细孔的截面中，在微细孔的底部和一侧的侧壁之间形成的覆膜的形状与在该底部和另一侧的侧壁之间形成的覆膜的形状不同的问题得以解决。
在本发明中，在第二磁场产生部中，将向在离靶近的位置配置的第一产生部施加的电流值(第一电流)定义为Iu，将向在离被处理体近的位置配置的第二产生部施加的电流值(第二电流)定义为Id时，以满足关系式Id＜Iu的方式，向第二磁场产生部施加电流。据此，在离靶近的位置处的磁通密度会大于在离被处理体近的位置处的磁通密度，在离靶近的位置处飞散的溅射粒子被有效地向被处理体诱导。因此，对于在基板上形成的高深宽比的孔、槽或者微细图案，能够以高被覆性形成覆膜。
附图说明
图1是示意性地示出本发明所涉及的成膜装置的结构的剖视图。
图2A是示出在本发明所涉及的成膜装置中产生垂直磁场后的状态的示意图。
图2B是示出在本发明所涉及的成膜装置中产生垂直磁场后的状态的示意图。
图3是示意性地示出在基板上成膜的高深宽比的微细孔及槽的结构的剖视图。
图4是示出向上线圈和下线圈各自供给的电流值与对在侧壁形成的覆膜的被覆性进行评价后的结果之间的关系的图。
图5是示出向上线圈和下线圈各自供给的电流值与对微细孔的最小开口进行评价后的结果之间的关系的图。
具体实施方式
下面，根据附图对本发明所涉及的成膜装置以及成膜方法的实施方式进行说明。
另外，在以下说明所使用的各附图中，为了将各结构要素设为可在附图上识别的程度的大小，适当使各结构要素的尺寸和比率与实际有所不同。
如图1所示，成膜装置1是DC磁控溅射方式的成膜装置，包括能够生成真空气氛的真空腔室2(腔室)。
在真空腔室2的顶部，安装有阴极单元C。
此外，在以下的说明中，将离真空腔室2的顶部近的位置称为“上”，将离真空腔室2的底部近的位置称为“下”。
阴极单元C包括靶3，靶3被安装于保持器5。
进而，阴极单元C包括第一磁场产生部4，该第一磁场产生部4在露出靶3的溅射面(下表面)3a的空间(溅射面3a的前方)中产生隧道状的磁场。
靶3由按照在应处理的基板W(被处理体)上形成的薄膜的组成而适当选择的材料，例如Cu、Ti、Al或Ta构成。
靶3的形状是采用公知的方法被制作为规定的形状(例如，在俯视图中为圆形)，以与应处理的基板W的形状相对应，且使溅射面3a的面积大于基板W的表面积。
另外，靶3与具有公知结构的DC电源9(溅射电源、直流电源)电连接，并被施加规定的负电位。
第一磁场产生部4配置在与保持器5中配置有靶3(溅射面3a)的位置相反的位置(上侧，靶3或者保持器5的背面侧)。
第一磁场产生部4由与靶3平行配置的轭4a及在轭4a的下表面设置的磁铁4b、4c构成。
磁铁4b、4c被配置为，使磁铁4b、4c的被配置于离靶3近的位置的前端的极性交互不同。
磁铁4b、4c的形状或个数从提高放电的稳定性或靶的使用效率等观点出发，按照在露出溅射面3a的空间(靶3的前方)中形成的磁场(磁场的形状或者分布)来适当选择。
作为磁铁4b、4c的形状，例如还可以采用薄片形状、棒状或者适当组合了这些形状之后的形状。
另外，还可在第一磁场产生部4设置移动机构，通过移动机构，第一磁场产生部4可在靶3的背面侧往复运动或者旋转运动。
在真空腔室2的底部，以与靶3对置的方式配置有工作台10。
在工作台10上搭载基板W，由工作台10来确定基板W的位置，并保持基板W。
另外，在真空腔室2的侧壁，连接有用于导入氩气等溅射气体的气体管11(气体导入部)的一端，气体管11的另一端经由质量流量控制器(未图示)与气体源连通。
进而，在真空腔室2中，连接有在由涡轮分子泵或旋转泵等构成的真空排气部12(排气部)中通过的排气管12a。
图3是示出使用成膜装置1来形成覆膜的基板的一部分，并示意性地示出在基板上成膜的高深宽比的微细孔及槽的结构的剖视图。在图3中，符号H是高深宽比的微细孔，符号L是在基板上形成的薄膜。在应进行成膜处理的基板W中，在Si晶片表面形成硅氧化物膜(绝缘膜)I之后，在该硅氧化物膜中，通过形成图案来形成高深宽比的微细孔H。
可是，在现有的成膜方法中，当对靶3进行溅射时，靶3之中受到由第一磁场产生部4产生的磁场影响的区域被优先溅射，通过该溅射，作为靶材粒子的溅射粒子飞散。此时，在靶中，在如上述那样受到磁场影响的区域中产生侵蚀。而且，从靶中飞散出来的溅射粒子以相对于基板W的垂直方向倾斜的角度入射到基板W的外周部，并附着在基板W上。
在根据这种现有的成膜方法，通过对靶3进行溅射从而在基板W上形成由Al或Cu构成的晶种层或者由Ti或Ta构成的势垒金属层等薄膜L时，会产生在位于基板W外周部的微细孔中形成非对称的覆盖程度的问题。即，溅射粒子以相对于基板W的垂直方向倾斜的角度入射并附着到基板W的外周部，从而，在基板的外周部形成的微细孔的截面中，在微细孔的底部和一侧的侧壁之间形成的覆膜的形状与在该底部和另一侧的侧壁之间形成的覆膜的形状不同。
与此相对，在本实施方式的成膜装置1中，如图2A所示，设置有第二磁场产生部13，该第二磁场产生部13在靶3的溅射面3a的整个面与基板W的整个面之间产生垂直的磁力线M。第二磁场产生部13包含在离靶3近的位置配置的上线圈13u(第一产生部)以及在离基板W近的位置配置的下线圈13d(第二产生部)。上线圈13u与下线圈13d围绕着连接靶3与基板W的中心之间的基准轴CL而设置在真空腔室2的外侧壁。上线圈13u与下线圈13d在真空腔室2的上下方向上以规定的间隔隔开。
上线圈13u具有在真空腔室2的外侧壁设置的环状的线圈支撑体14，通过在线圈支撑体14上卷绕导线15而构成。另外，用于向上线圈13u供给电力(通电)的电源装置16与上线圈13u连接。下线圈13d具有在真空腔室2的外侧壁设置的环状的线圈支撑体14，通过在线圈支撑体14上卷绕导线15而构成。另外，用于向下线圈13d供给电力(通电)的电源装置16与下线圈13d连接(参照图1、2A、2B)。
线圈的个数、导线15的直径或导线15的匝数例如按照靶3的尺寸、靶3与基板W之间的距离、电源装置16的额定电流值或欲产生的磁场的强度(高斯)来适当设定。
电源装置16具有包括控制电路(未图示)的公知结构，该控制电路能够任意地变更向上线圈13u及下线圈13d各自供给的电流值以及电流方向。在本实施方式中，通过通电使上线圈13u及下线圈13d各自产生磁场，向上线圈13u及下线圈13d各自供给的电流值以及电流方向被选择为，使合成这些磁场后的合成磁场在真空腔室2的内部空间内形成垂直的磁场(例如，线圈电流为15A，内部空间中的垂直磁场为100高斯)。
另外，在本实施方式中，针对为了任意地变更向上线圈13u及下线圈13d各自供给的电流值以及电流方向，而在上线圈13u及下线圈13d各自设置有单独的电源装置16的结构进行了说明。本发明并不限定于该结构。当以相同的电流值以及相同的电流方向，向各线圈13u、13d供给电力时，也可以采用由一个电源装置向各线圈13u、13d供给电力的结构。
另外，本实施方式的成膜装置1能够控制向线圈13u、13d所施加的电流，以使向上线圈13u施加的电流值与向下线圈13d施加的电流值不同。
图2A及图2B是示出在靶3的整个面与基板W的整个面之间通过的垂直的磁力线M(M1、M2)的图。
在图2A及图2B中，磁力线M1、M2用箭头示出，但该箭头是为了便于说明而示出的，并不限定磁场的方向。即，磁力线M1、M2包含从磁铁的N极朝向S极的方向以及从磁铁的S极朝向N极的方向这两者。
图2A示出向上线圈13u施加的电流值与向下线圈13d施加的电流值相同时的磁力线M1。
通过向各线圈施加相同的电流值，从而控制电流值使得在离靶3近的位置产生的磁通密度(靶3附近的磁通密度)与在离基板W近的位置产生的磁通密度(基板W附近的磁通密度)一样。另一方面，图2B示出向上线圈13u施加的电流值与向下线圈13d施加的电流值不同时的磁力线M2。
即，在图2B中，向在离靶3近的位置配置的上线圈13u施加与向在离基板W近的位置配置的下线圈13d施加的电流(Id)相比更大的电流(Iu)。据此，真空腔室2内的磁场被控制为，使靶3附近的磁通密度大于基板W附近的磁通密度。
另外，在电流(Id)与电流(Iu)之间的关系上，以满足关系式1＜Iu/Id≤3的方式来控制真空腔室2内的磁场。即，Iu的大小为Id的大小的3倍以上。
在如上述那样构成的成膜装置1中，当在对靶3进行溅射时从靶3中飞散出来的溅射粒子具有正电荷时，根据从靶3朝向基板W的垂直磁场，溅射粒子飞散的方向发生变化。据此，在基板W的整个面上，溅射粒子相对于基板W大致垂直地入射并附着。
特别是，如图2B所示，通过向上线圈13u施加与向下线圈13d供给的电流相比更大的电流，从而在基板W的整个面上，能够在高深宽比的微细孔及槽H处以良好的被覆性形成规定的薄膜L。此外，在基板W的外周部中形成非对称的覆盖程度的问题得以解决。即，在基板W的外周部形成的微细孔的截面中，在微细孔的底部和一侧的侧壁之间形成的覆膜的形状与在该底部和另一侧的侧壁之间形成的覆膜的形状不同的问题得以解决。据此，在微细孔内的表面(露出面)形成的覆膜的厚度的均匀性(面内均匀性)得到提高。
在这种本实施方式的成膜装置1中，用于确定靶3中优先被溅射的区域的第一磁场产生部4保持不变，由第二磁场产生部13的各线圈13u、13d所生成的磁场改变了溅射粒子飞散的方向。据此，不会使靶3的利用效率降低，而且不采用像上述现有技术那样使用多个阴极单元的结构，能够降低成膜装置的制作成本或成膜装置的运行成本。
另外，在成膜装置1中，由于只是在真空腔室2的外侧设置了上线圈13u及下线圈13d，因此与诸如为了使用多个阴极单元而变更装置结构的情况相比，本实施方式的装置结构极为简单，通过改造现有的装置，能够实现本实施方式的装置。
下面，对于使用了上述成膜装置1的成膜方法以及根据该方法形成的覆膜进行说明。
首先，作为欲形成覆膜的基板W，准备Si晶片。在该Si晶片的表面形成有硅氧化物膜I，在该硅氧化物膜I上，采用公知方法并通过形成图案而预先形成有布线用的微细孔及槽H。
其次，对于通过使用成膜装置1来进行的溅射而在Si晶片上形成作为晶种层的Cu膜L的情况进行说明。
首先，使真空排气部12动作以进行减压，使得真空腔室2内的压力成为规定的真空度(例如，10-5Pa左右)。
其次，在工作台10上搭载基板W(Si晶片)，与此同时，使电源装置16动作以向上线圈13u及下线圈13d通电，从而在靶3的整个面与基板W的整个面之间产生垂直的磁力线M。
然后，当真空腔室2内的压力达到规定值以后，向真空腔室2内以规定的流量导入氩气等(溅射气体)，同时由DC电源9向靶3施加(功率输入)规定的负电位。
据此，在真空腔室2内生成等离子体气氛。
此时，通过由第一磁场产生部4产生的磁场，在露出溅射面3a的空间(前方空间)中捕捉电离的电子以及因溅射而产生的二次电子，从而在露出溅射面3a的空间中产生等离子体。
等离子体中的氩离子等稀有气体离子与溅射面3a碰撞，据此，溅射面3a被溅射，Cu原子或Cu离子从溅射面3a朝向基板W飞散。
此时，特别是，具有正电荷的Cu飞散的方向因垂直磁场而被改变为沿基板W的垂直方向，从而在基板W的整个面上，溅射粒子相对于基板W大致垂直地入射并附着。据此，在基板W的整个面上，以良好的被覆性在微细孔及槽H处形成覆膜。
此外，在本实施方式中，对于向上线圈13u及下线圈13d通电以产生垂直磁场的装置进行了说明，但只要是能够在靶3的整个面与基板W的整个面之间产生垂直的磁力线M的装置，本发明就不限定装置结构。例如，也可以通过在真空腔室的内侧或外侧适当配置公知的烧结磁铁，从而在真空腔室内形成垂直磁场。
实施例
下面，对本发明的成膜装置以及成膜方法的实施例进行说明。
在本实施例中，使用如图1所示的成膜装置1，在基板W上形成了Cu膜。
具体而言，准备了在φ300mm的Si晶片表面的整体上形成有硅氧化物膜，且在该硅氧化物膜上采用公知方法并通过形成图案而形成有微细槽(宽度40nm、深度140nm)的基板W。另外，作为靶，使用了Cu的组成比为99％且溅射面的直径被制作为φ400mm的靶。将靶与基板之间的距离设定为400mm，并且将上线圈13u的下端和靶3之间的距离以及下线圈13d的上端和基板W之间的距离分别设定为50mm。
进而，作为成膜条件，使用Ar作为溅射气体，以15sccm的流量将该气体导入到真空腔室内。另外，将向靶供给的输入功率设定为18kW(电流30A)。作为向各线圈13u、13d供给的电流值，施加了负极性的电流值以在真空腔室内产生朝下的垂直磁场。另外，为了确认通过使电流值变化而引起的被覆性的变化，使向线圈13u、13d供给的电流值中的每一个在-5A～-40A之间变化。而且，将溅射时间设定为10秒，在形成有微细槽的基板W上形成了Cu膜。此外，在以下的说明以及图4、5中所示出的电流值使用绝对值来表示。
如上述那样使向各线圈13u、13d供给的电流值变化而在基板W上形成Cu膜，并对形成的Cu膜进行了评价。
评价标准(评价项目)为：在微细槽的侧壁形成的Cu膜的被覆性；形成Cu膜后的微细槽的最小开口；以及底部覆盖程度(在微细槽的底部形成的Cu膜的膜厚与在微细孔的周围的面上形成的Cu膜的膜厚之比)。图3是示意性地示出形成Cu膜后的高深宽比的微细槽的剖视图。
首先，对在基板W的外周部中，在微细槽的侧壁形成的Cu膜的被覆性进行了评价。
图4示出在使向各线圈13u、13d施加的电流值变化时，观察在微细槽的侧壁形成的Cu膜，对被覆性进行评价后的结果。
在图4中，横轴表示向下线圈供给的电流值，纵轴表示向上线圈供给的电流值。
在图4中，“◎”表示在微细槽的侧壁形成的Cu膜的被覆率为60％以上，得到了足够的膜厚，即表示得到了良好的评价结果。另外，“○”表示在微细槽的侧壁形成的Cu膜的被覆率为40％～60％。另外，“△”表示在微细槽的侧壁形成的Cu膜的被覆率为20％～40％。另外，“×”表示在微细槽的侧壁形成的Cu膜的被覆率为20％以下。
根据该结果可知，在向线圈13u、13d的任意一方供给的电流值为25A以上，或者向线圈13u、13d双方供给的电流值为15A以上时，能够在微细槽的侧壁形成具有足够膜厚的Cu膜。
另外可知，在向两个线圈供给的电流值为15A以上时，特别是，在向两个线圈供给的电流值为25A时，Cu膜形成后的状态良好，关于在微细槽的侧壁形成的Cu膜的被覆性，电流值越高越能获得高被覆性。
其次，对形成Cu膜后的微细槽的最小开口进行了评价。
所谓最小开口是指形成Cu膜后的微细孔H的开口部的直径D(参照图3)。
图5示出在使向各线圈13u、13d施加的电流值变化时，对形成Cu膜后的最小开口D进行评价后的结果。
在图5中，横轴表示向下线圈供给的电流值，纵轴表示向上线圈供给的电流值。
在图5中，“◎”表示得到了直径为30nm以上的足够的最小开口，即表示得到了良好的评价结果。此外，“○”表示得到了直径为20nm以上的最小开口。“△”表示最小开口的直径为10nm以下。“×”表示没有形成开口。
根据该结果可知，如果向下线圈13d供给的电流值为15A以下，则形成满足标准的最小开口，即直径为30nm以上的足够的最小开口D。特别是，在向下线圈13d供给的电流值为5A时，得到了良好的结果。
另外，如图5所示，可知在向下线圈13d供给的电流(Id)与向上线圈13u供给的电流(Iu)之间的关系上，当电流被控制为满足关系式1＜Iu/Id≤3时，得到了良好的评价结果。
接着，根据在微细槽的底部形成的Cu膜的膜厚与在微细孔的周围的面上形成的Cu膜的膜厚，计算并评价了底部覆盖程度。
在该评价中，附带如下条件而计算出了底部覆盖程度：对Cu凝聚的评价以及对微细槽的最小开口的评价均满足标准，特别是，在对Cu凝聚的评价中得到了良好结果。
在向上线圈及下线圈各自供给的电流值为15A和15A的条件以及为25A和15A的条件下，Cu凝聚以及最小开口的结果均良好。因此，对于根据这些条件所形成的微细槽的底部的Cu膜的膜厚与微细孔的周围的面上的Cu膜，计算出底部覆盖程度。
分别对图3示出的在微细孔的周围的面上形成的膜的厚度Ta与在微细孔的底面形成的膜的厚度Tb进行测量，计算出厚度Tb除以厚度Ta后的值，即底部覆盖程度(Tb/Ta)。
Figure BDA0000119326540000131
表1
在表1中示出计算底部覆盖程度的结果。
表1示出计算在基板W的中央部(从基板中心部开始半径在20mm以内的区域)以及外周部(与基板中心相距130mm程度的基板的外侧区域(外周部))中的底部覆盖程度的结果。在基板W的中央部，测量了微细孔的底部中央部的底部覆盖程度(Tb(1)/Ta)。
另一方面，在基板W的外周部中，考虑到溅射粒子以倾斜的角度入射并附着，因此测量了在微细孔的底部的两个端部中的底部覆盖程度(Tb(2)/Ta、Tb(3)/Ta)。
根据表1，向上线圈及下线圈各自供给的电流值为25A及15A(条件1)时的底部覆盖程度的百分比高于向上线圈及下线圈各自供给的电流值为15A及15A(条件2)时的底部覆盖程度的百分比。
根据该结果可知，如图2B所示，通过使向上线圈供给的电流值大于向下线圈供给的电流值，从而靶附近的磁通密度会大于被处理体附近的磁通密度，在靶附近飞散的溅射粒子被有效地向被处理体(基板W)诱导，因此底部覆盖程度得到改善。
根据上述结果可知，在对于在微细槽的侧壁形成的Cu膜的被覆性、形成Cu膜后的微细槽的最小开口以及底部覆盖程度的评价中，以向上线圈及下线圈各自供给的电流值为25A及15A这一条件在基板W上形成的Cu膜为良好的膜。
产业上的利用可能性
本发明能够广泛应用在用于在被处理体的表面形成覆膜的成膜装置以及成膜方法中，特别是，能够应用在使用了作为薄膜形成方法中一种的溅射法的DC磁控方式的成膜装置以及成膜方法中。
符号说明
C...阴极单元，W...基板(被处理体)，1...成膜装置，2...良空腔室，3...靶，3a...溅射面，4...第一磁场产生部，4a...轭，4b、4c...磁铁，9...DC电源(溅射电源)，10...工作台，11...气体管，12...真空排气部，12a...排气管，13...第二磁场产生部，13u...上线圈(第一产生部)，13d...下线圈(第二产生部)，14...线圈支撑体，15...导线，16...电源装置。

Claims (4)

1.一种成膜装置，其特征在于，包括：
腔室，具有内部空间，在所述内部空间中，以具有成膜面的被处理体与具有溅射面的靶相对置的方式配置有所述被处理体与所述靶这两者；
排气部，对所述腔室内进行减压；
第一磁场产生部，在露出所述溅射面的所述内部空间中产生磁场；
直流电源，向所述靶施加负的直流电压；
气体导入部，向所述腔室内导入溅射气体；以及
第二磁场产生部，具有第一产生部和第二产生部，以满足关系式Id＜Iu的方式向所述第一产生部和所述第二产生部施加电流，产生垂直磁场而使垂直的磁力线在所述溅射面的整个面与所述被处理体的所述成膜面的整个面之间以规定的间隔通过，所述第一产生部被施加用Iu定义的电流值并被配置在离所述靶近的位置，所述第二产生部被施加用Id定义的电流值并被配置在离所述被处理体近的位置。
2.根据权利要求1所述的成膜装置，其特征在于，
所述Iu与所述Id满足关系式1＜Iu/Id≤3。
3.一种成膜方法，其特征在于，
准备成膜装置，所述成膜装置包括：腔室，具有内部空间，在所述内部空间中，以具有成膜面的被处理体与具有溅射面的靶相对置的方式配置有所述被处理体与所述靶这两者；排气部，对所述腔室内进行减压；第一磁场产生部，在露出所述溅射面的所述内部空间中产生磁场；直流电源，向所述靶施加负的直流电压；气体导入部，向所述腔室内导入溅射气体；以及第二磁场产生部，具有第一产生部和第二产生部，产生垂直磁场而使垂直的磁力线在所述溅射面的整个面与所述被处理体的所述成膜面的整个面之间以规定的间隔通过，所述第一产生部配置在离所述靶近的位置，所述第二产生部配置在离所述被处理体近的位置，
向所述第一产生部施加用Iu定义的电流值，
向所述第二产生部施加用Id定义的电流值，
控制向所述第一产生部和所述第二产生部施加的所述电流值，以满足关系式Id＜Iu。
4.根据权利要求3所述的成膜方法，其特征在于，
控制向所述第一产生部及第二产生部供给的电流值，以使所述Iu与所述Id满足关系式1＜Iu/Id≤3。
CN2010800261675A 2009-07-17 2010-07-15 成膜装置以及成膜方法 Pending CN102471877A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-169447 2009-07-17
JP2009169447 2009-07-17
PCT/JP2010/061985 WO2011007834A1 (ja) 2009-07-17 2010-07-15 成膜装置及び成膜方法

Publications (1)

Publication Number Publication Date
CN102471877A true CN102471877A (zh) 2012-05-23

Family

ID=43449443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800261675A Pending CN102471877A (zh) 2009-07-17 2010-07-15 成膜装置以及成膜方法

Country Status (6)

Country Link
US (1) US20120097527A1 (zh)
JP (1) JP5373905B2 (zh)
KR (1) KR20120023799A (zh)
CN (1) CN102471877A (zh)
TW (1) TWI393798B (zh)
WO (1) WO2011007834A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105555995A (zh) * 2013-09-10 2016-05-04 株式会社岛津制作所 成膜装置以及成膜方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX345403B (es) 2009-05-13 2017-01-30 Sio2 Medical Products Inc Revestimiento por pecvd utilizando un precursor organosilícico.
US9458536B2 (en) 2009-07-02 2016-10-04 Sio2 Medical Products, Inc. PECVD coating methods for capped syringes, cartridges and other articles
US11624115B2 (en) 2010-05-12 2023-04-11 Sio2 Medical Products, Inc. Syringe with PECVD lubrication
US9878101B2 (en) 2010-11-12 2018-01-30 Sio2 Medical Products, Inc. Cyclic olefin polymer vessels and vessel coating methods
US9272095B2 (en) 2011-04-01 2016-03-01 Sio2 Medical Products, Inc. Vessels, contact surfaces, and coating and inspection apparatus and methods
US10060021B2 (en) 2011-09-22 2018-08-28 Shibaura Institute Of Technology Thin-film formation method, thin-film formation device, object to be processed having coating film formed thereof, die and tool
EP2776603B1 (en) 2011-11-11 2019-03-06 SiO2 Medical Products, Inc. PASSIVATION, pH PROTECTIVE OR LUBRICITY COATING FOR PHARMACEUTICAL PACKAGE, COATING PROCESS AND APPARATUS
US11116695B2 (en) 2011-11-11 2021-09-14 Sio2 Medical Products, Inc. Blood sample collection tube
CA2887352A1 (en) 2012-05-09 2013-11-14 Sio2 Medical Products, Inc. Saccharide protective coating for pharmaceutical package
EP2914762B1 (en) 2012-11-01 2020-05-13 SiO2 Medical Products, Inc. Coating inspection method
US9903782B2 (en) 2012-11-16 2018-02-27 Sio2 Medical Products, Inc. Method and apparatus for detecting rapid barrier coating integrity characteristics
US9764093B2 (en) 2012-11-30 2017-09-19 Sio2 Medical Products, Inc. Controlling the uniformity of PECVD deposition
WO2014085348A2 (en) 2012-11-30 2014-06-05 Sio2 Medical Products, Inc. Controlling the uniformity of pecvd deposition on medical syringes, cartridges, and the like
US9662450B2 (en) 2013-03-01 2017-05-30 Sio2 Medical Products, Inc. Plasma or CVD pre-treatment for lubricated pharmaceutical package, coating process and apparatus
US9937099B2 (en) 2013-03-11 2018-04-10 Sio2 Medical Products, Inc. Trilayer coated pharmaceutical packaging with low oxygen transmission rate
KR102472240B1 (ko) 2013-03-11 2022-11-30 에스아이오2 메디컬 프로덕츠, 인크. 코팅된 패키징
WO2014144926A1 (en) 2013-03-15 2014-09-18 Sio2 Medical Products, Inc. Coating method
US11066745B2 (en) 2014-03-28 2021-07-20 Sio2 Medical Products, Inc. Antistatic coatings for plastic vessels
US11077233B2 (en) 2015-08-18 2021-08-03 Sio2 Medical Products, Inc. Pharmaceutical and other packaging with low oxygen transmission rate
US11345991B2 (en) * 2018-09-27 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method and machine of manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置
US20040094402A1 (en) * 2002-08-01 2004-05-20 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136230A (ja) * 1983-12-24 1985-07-19 Ulvac Corp 基板表面の整形装置
JP2674995B2 (ja) * 1987-03-11 1997-11-12 株式会社日立製作所 基板処理方法およびその装置
JPH01132765A (ja) * 1987-11-19 1989-05-25 Matsushita Electric Ind Co Ltd マグネトロンスパッタ装置
US4911814A (en) * 1988-02-08 1990-03-27 Nippon Telegraph And Telephone Corporation Thin film forming apparatus and ion source utilizing sputtering with microwave plasma
JPH02156536A (ja) * 1988-12-08 1990-06-15 Hitachi Ltd 膜形成方法およびそれに用いるスパッタ装置ならびにこれを用いた高集積型半導体装置の製造方法
US6264812B1 (en) * 1995-11-15 2001-07-24 Applied Materials, Inc. Method and apparatus for generating a plasma
US6514390B1 (en) * 1996-10-17 2003-02-04 Applied Materials, Inc. Method to eliminate coil sputtering in an ICP source
US6730196B2 (en) * 2002-08-01 2004-05-04 Applied Materials, Inc. Auxiliary electromagnets in a magnetron sputter reactor
US7686926B2 (en) * 2004-05-26 2010-03-30 Applied Materials, Inc. Multi-step process for forming a metal barrier in a sputter reactor
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
US7618521B2 (en) * 2005-03-18 2009-11-17 Applied Materials, Inc. Split magnet ring on a magnetron sputter chamber
US7846310B2 (en) * 2006-12-13 2010-12-07 Applied Materials, Inc. Encapsulated and water cooled electromagnet array
WO2009040972A1 (ja) * 2007-09-26 2009-04-02 Shinmaywa Industries, Ltd. シートプラズマ成膜装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03111563A (ja) * 1989-09-26 1991-05-13 Ube Ind Ltd イオンアシストスパッタリング方法および装置
US20040094402A1 (en) * 2002-08-01 2004-05-20 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105555995A (zh) * 2013-09-10 2016-05-04 株式会社岛津制作所 成膜装置以及成膜方法
CN105555995B (zh) * 2013-09-10 2017-11-07 株式会社岛津制作所 成膜装置以及成膜方法

Also Published As

Publication number Publication date
JPWO2011007834A1 (ja) 2012-12-27
TW201107516A (en) 2011-03-01
WO2011007834A1 (ja) 2011-01-20
TWI393798B (zh) 2013-04-21
US20120097527A1 (en) 2012-04-26
KR20120023799A (ko) 2012-03-13
JP5373905B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
CN102471877A (zh) 成膜装置以及成膜方法
Bohlmark et al. Guiding the deposition flux in an ionized magnetron discharge
CN102471878B (zh) 成膜装置
JP2004281232A (ja) ビーム源及びビーム処理装置
JP4945566B2 (ja) 容量結合型磁気中性線プラズマスパッタ装置
CN102066605A (zh) 溅射装置及溅射方法
KR101344085B1 (ko) 성막 방법 및 성막 장치
CN102471879B (zh) 成膜装置
US9887072B2 (en) Systems and methods for integrated resputtering in a physical vapor deposition chamber
CN102471875A (zh) 成膜装置
KR101356918B1 (ko) 마그네트론 스퍼터 장치
JPWO2010070845A1 (ja) スパッタリング装置及びスパッタリング方法
WO2007066574A1 (ja) シートプラズマ成膜装置
JP6824701B2 (ja) 成膜方法及び成膜装置
US9279179B2 (en) Multi coil target design
JP5693175B2 (ja) スパッタリング方法
JP2011179068A (ja) 金属薄膜の形成方法
JP2005206408A (ja) 内包フラーレンの製造装置、及び、内包フラーレンの製造方法
US20180282869A1 (en) Shower plate, substrate processing apparatus and method for processing substrate
JP2020063498A (ja) タングステン膜の成膜方法
JP2009235546A (ja) スパッタリング装置およびスパッタリング方法
JPH10298750A (ja) スパッタリング装置
JP2013001965A (ja) スパッタリング方法
JP2012001761A (ja) 成膜装置及び成膜方法
TW201235497A (en) Sputtering method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120523