KR101344085B1 - 성막 방법 및 성막 장치 - Google Patents

성막 방법 및 성막 장치 Download PDF

Info

Publication number
KR101344085B1
KR101344085B1 KR1020117028442A KR20117028442A KR101344085B1 KR 101344085 B1 KR101344085 B1 KR 101344085B1 KR 1020117028442 A KR1020117028442 A KR 1020117028442A KR 20117028442 A KR20117028442 A KR 20117028442A KR 101344085 B1 KR101344085 B1 KR 101344085B1
Authority
KR
South Korea
Prior art keywords
target
film
magnetic field
sputtering
chamber
Prior art date
Application number
KR1020117028442A
Other languages
English (en)
Other versions
KR20120023035A (ko
Inventor
나오키 모리모토
준이치 하마구치
가즈마사 호리타
나오키 다케다
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20120023035A publication Critical patent/KR20120023035A/ko
Application granted granted Critical
Publication of KR101344085B1 publication Critical patent/KR101344085B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/342—Hollow targets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

피처리체의 표면에 피막을 형성하는 성막 방법으로서, 챔버내에 상기 피막의 모재를 이루는 타겟과 상기 피처리체를 대향 배치하고, 상기 타겟의 스퍼터링면에서 상기 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가는 자기장을 발생시키면서, 상기 챔버내에 스퍼터링 가스를 도입하여 상기 챔버내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함과 동시에 상기 타겟에 음의 직류 전압을 인가함으로써 상기 타겟과 상기 피처리체간의 공간에 플라즈마를 발생시키고, 상기 타겟을 스퍼터링함으로써 생긴 스퍼터링 입자의 비상 방향을 제어하면서 상기 스퍼터링 입자를 상기 피처리체에 유도하여 퇴적시켜 상기 피막을 형성한다.

Description

성막 방법 및 성막 장치{Film-forming method and film-forming apparatus}
본 발명은 피처리체의 표면에 피막을 형성하는 방법 및 그 장치에 관한 것으로서, 상세하게는 박막 형성 방법의 일종인 스퍼터링법을 사용하여 피막을 형성하는 성막 방법 및 DC마그네트론 방식의 성막 장치에 관한 것이다.
본원은 2009년 05월 20일에 일본에 출원된 일본 특허출원 2009-121894호에 기초하여 우선권을 주장하고 그 내용을 여기에 원용한다.
종래에 예를 들면 반도체 디바이스 제작시의 성막 공정에서 스퍼터링법을 사용한 성막 장치(이하, 「스퍼터링 장치」라고 한다)가 사용되고 있다. 이러한 용도의 스퍼터링 장치에서 최근의 배선 패턴의 미세화에 따라 고 어스펙트비의 미세 홀에 대해 처리해야 할 기판 전면에 걸쳐 우수한 피복성으로 성막할 수 있는 것, 즉, 커버리지의 향상이 강하게 요구되고 있다.
일반적으로 상기 스퍼터링 장치에서는, 예를 들면 타겟의 후방(스퍼터링면과 배향하는 쪽)에 교대로 극성을 바꾸어 복수개의 자석을 설치한 자석 조립체를 배치한다. 이 자석 조립체에 의해 타겟의 전방(스퍼터링면 쪽)에 터널형 자기장을 발생시키고, 타겟의 전방에서 전리(電離)된 전자 및 스퍼터링에 의해 생긴 2차 전자를 포착한다. 이로써 타겟의 전방에서의 전자 밀도를 높여 플라즈마 밀도를 높인다.
그런데 이와 같은 스퍼터링 장치에서는, 타겟 중 상기 자기장의 영향을 받는 영역에서 타겟이 우선적으로 스퍼터링된다. 따라서 방전 안정성이나 타겟의 사용 효율 향상 등의 관점에서, 상기 영역이 예를 들면 타겟의 중앙 부근에 있으면 스퍼터링시의 타겟의 침식량은 그 중앙 부근에서 많아진다. 이와 같은 경우 기판의 외주부에서 타겟으로부터 스퍼터링된 타겟재 입자(예를 들면, 금속 입자, 이하, 「스퍼터링 입자」라고 한다)가 경사진 각도로 입사하여 부착된다. 그 결과, 상기 용도의 성막에 사용한 경우에는, 특히 기판의 외주부에서 커버리지의 비대칭성 문제가 생긴다는 것이 종래부터 알려져 있다.
또 종래의 스퍼터링 장치에서는 성막시 타겟으로부터 방출되는 스퍼터링 입자가 기울어져 비산되기 때문에 기판의 표면뿐만 아니라, 예를 들면 방착판 등의 성막실내 노출면에도 부착되어 퇴적한다는 문제가 있다. 따라서 이 노출면으로의 박막의 부착 및 퇴적이 겹치면 내부 응력이나 자중에 의해 박막의 박리나 균열 등의 파티클이 발생한다. 또한 작성된 박막에 작은 돌기가 형성되는 형상 혹은 구조 결함이 발생하여 성막실의 유지보수를 빈번하게 수행할 필요가 있었다.
그래서 이와 같은 문제를 해결하기 위해, 예를 들면 특허문헌 1에는 복수개의 캐소드 유닛을 구비한 스퍼터링 장치가 개시되어 있다. 특허문헌 1에 관한 스퍼터링 장치에서 진공 챔버 내에서 기판이 배치되는 스테이지의 윗쪽에 스테이지의 표면과 대략 평행하게 제1 스퍼터링 타겟을 배치함과 동시에 스테이지의 경사진 윗쪽으로 스테이지 표면에 대해 비스듬하게 제2 스퍼터링 타겟을 배치하였다.
한편 진공 챔버내를 유지보수하는 기술로서, 이하와 같은 기술이 제안되어 있다.
예를 들면, 특허문헌 2에는, 기판을 고정하는 정전 척 플레이트의 표면에 더미 기판을 재치하여 정전 흡착에 의해 밀착시킨 후, 진공조 내에 불소 가스 등의 클리닝 가스를 도입함으로써 진공 챔버의 내부 벽면등에 부착된 타겟의 구성 물질 등의 박막을 식각하는 기술이 개시되어 있다.
또 특허문헌 3에는, 반도체 웨이퍼에 황산 과수(過水) 세정과 암모니아 과수 세정을 실시함으로써 정전 척 플레이트로부터의 파티클을 제거하는 기술이 개시되어 있다.
또한 예를 들면 특허문헌 4에는, 성막 재료 공급원(타겟)으로부터의 재료를 차단하는 셔터 기구를 구비하고, 이 셔터 기구를 구성하는 셔터판을 정기적으로 세정하거나 교환하는 성막 장치가 개시되어 있다.
그러나 상기 특허문헌 1에 기재된 장치는 복수개의 캐소드 유닛을 진공 챔버내에 배치할 필요가 있다. 따라서 장치 구성이 복잡해짐과 동시에 타겟의 수에 따른 스퍼터링 전원이나 자석 조립체가 필요하게 되므로 부품 개수가 늘어나 비용 상승을 초래한다는 부작용이 있다.
또 상기 특허문헌 2∼특허문헌 4에 기재된 기술은 모두 성막실의 유지보수 빈도를 억제하는 기술이 아니다.
게다가 상기 특허문헌 2 및 특허문헌 4에 기재된 기술은 그 장치 구성이 복잡해져 역시 비용 상승을 초래한다는 부작용이 있다.
특허문헌 1: 일본특개 2008-47661호 공보 특허문헌 2: 일본특개 2003-158175호 공보 특허문헌 3: 일본특개 2008-251579호 공보 특허문헌 4: 일본특개 평6-299355호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 간단한 구성과 저비용으로 고 어스펙트비의 미세홈 또는 구멍으로의 커버리지율을 향상시킴과 동시에 성막 장치의 유지보수 주기를 연장할 수 있는 성막 방법 및 그 성막 장치의 제공을 목적으로 한다.
상기 과제를 해결하기 위해 본 발명은 이하의 구성을 채용하고 있다.
본 발명에 관한 성막 방법은, 피처리체의 표면에 피막을 형성하는 성막 방법으로서, 챔버 내에 상기 피막의 모재를 이루는 타겟과 상기 피처리체를 대향 배치하고, 상기 타겟의 스퍼터링면에서 상기 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가는 자기장을 발생시키면서 상기 챔버 내에 스퍼터링 가스를 도입하여 상기 챔버 내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함과 동시에 상기 타겟에 음의 직류 전압을 인가함으로써 상기 타겟과 상기 피처리체간의 공간에 플라즈마를 발생시키고 상기 타겟을 스퍼터링함으로써 생긴 스퍼터링 입자의 비상 방향을 제어하면서 상기 스퍼터링 입자를 상기 피처리체에 유도하여 퇴적시켜 상기 피막을 형성한다.
상기 성막 방법에서 상기 자기장의 강도를 조정함으로써 상기 스퍼터링 입자의 비상 방향을 제어해도 좋다.
상기 성막 방법에서 상기 피처리체의 중앙 영역과 주연 영역에서 상기 수직인 자력선끼리의 간격이 동일해도 좋다.
상기 성막 방법에서 상기 피처리체의 중앙 영역과 주연 영역에서 상기 수직인 자력선끼리의 간격이 달라도 좋다.
본 발명에 관한 성막 장치는, 피처리체의 표면에 피막을 형성하는 성막 장치로서, 상기 피막의 모재를 이루는 타겟과 상기 피처리체를 대향 배치시켜 상기 타겟 및 상기 피처리체를 수납하는 내부 공간을 갖는 챔버와, 상기 챔버 내를 감압하는 배기 기구와, 상기 타겟의 스퍼터링면에서 보아 전방의 공간에 자기장을 발생시키는 제1 자기장 발생 기구와, 상기 챔버 내에 도입하는 스퍼터링 가스의 유량을 조정하는 기능을 구비한 가스 도입 기구와, 상기 타겟에 음의 직류 전압을 인가하는(혹은, 직류 전압을 인가하여 상기 타겟의 스퍼터링면을 음의 전위로 하는) 직류 전원과, 상기 타겟의 상기 스퍼터링면에서 상기 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가는 자기장을 발생시키는 제2 자기장 발생 기구,를 구비하고 있다.
본 발명에 관한 성막 장치는, 한쪽 면에 하나 이상의 오목부가 설치된 홀더를 더 구비하고, 상기 타겟은 바닥이 있는 통형을 이루고 상기 홀더의 상기 오목부에 상기 타겟 저부측에서부터 장착되고, 상기 제1 자기장 발생 기구는 상기 타겟의 내부 공간에 자기장을 발생시키도록 상기 홀더에 장착되어 있다.
본 발명의 성막 방법에 의하면, 타겟의 스퍼터링면에서 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키면서 챔버내에 스퍼터링 가스를 도입하여 챔버 내에서의 가스압을 0.3Pa 이상 10.0Pa 이하의 범위로 제어한다. 따라서 타겟을 스퍼터링함으로써 생긴 스퍼터링 입자는 0.3Pa 이상 10.0Pa 이하의 범위인 고압의 프로세스 가스에 의해 챔버 공간에서의 평균 자유 행정(MFP)이 저하되어 직진성이 약해지고, 타겟의 스퍼터링면과 피처리체 사이에 발생한 자기장의 자력선에 따라 수직인 자력선의 방향에 따르도록 그 비상 방향이 제어되고, 선택적으로 소정 영역에만 피막을 형성하거나, 또는 선택적으로 소정 영역에 피막을 형성시키지 않도록 지향성을 높일 수 있다. 또 스퍼터링 입자가 기울어져 비산되어, 예를 들면 방착판 등 피처리체의 피성막면 이외의 부분에 부착 및 퇴적되는 것을 대폭 줄일 수 있다.
따라서 고 어스펙트비의 미세홈 또는 구멍으로의 커버리지율 향상을 실현할 수 있고, 나아가 성막 장치의 유지보수 주기의 연장을 달성할 수 있다.
본 발명에 관한 성막 장치에 의하면, 챔버 내에 도입되는 스퍼터링 가스의 유량을 조정하는 기능을 구비한 가스 도입 기구와, 타겟의 스퍼터링면에서 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키는 제2 자기장 발생 기구를 적어도 구비한다. 따라서 타겟의 우선적으로 스퍼터링되는 영역을 정하는 자석 조립체는 그대로이므로 타겟의 이용 효율이 저하되지 않으며 게다가 상기 종래 기술과 같은 복수개의 캐소드 유닛을 스퍼터링 장치 자체에 설치하는 것은 아니므로 장치의 제작 비용이나 가동 비용을 낮출 수 있다.
따라서 간단한 구성과 저비용으로 고 어스펙트비의 미세홈 또는 구멍으로의 커버리지율 향상을 실현함과 동시에 유지보수 주기가 연장된 성막 장치로 할 수 있다.
도 1은, 본 발명의 제1 실시형태에 관한 성막 장치의 구조를 설명하는 모식적 단면도이다.
도 2는, 타겟과 제1 자기장 발생 기구를 구비한 제1 실시형태에 관한 홀더(캐소드 유닛)의 구조를 설명하는 단면도이다.
도 3은, 도 2에 도시한 홀더의 횡단면도이다.
도 4는, 타겟의 내부 공간에서의 스퍼터링을 설명하는 일부 확대 단면도이다.
도 5는, 제2 자기장 발생 기구에 의해 발생시키는 수직인 자력선을 설명하는 모식도이다.
도 6은, 제2 자기장 발생 기구에 의해 발생시키는 다른 수직인 자력선을 설명하는 모식도이다.
도 7은, 본 발명의 제2 실시형태에 관한 성막 장치의 구조를 설명하는 모식적 단면도이다.
도 8은, 타겟과 제1 자기장 발생 기구를 구비한 제2 실시형태에 관한 홀더(캐소드 유닛)의 구조를 설명하는 단면도이다.
도 9는, 도 8에 도시한 홀더의 횡단면도이다.
도 10은, 프로세스 압력에 의존하는 성막 특성을 설명하는 그래프이다.
도 11a는, 챔버내의 가스압을 바꿔 성막한, 고 어스펙트비의 미세 홀의 상태를 설명하는 모식적 단면도이다.
도 11b는, 챔버내의 가스압을 바꿔 성막한, 고 어스펙트비의 미세 홀의 상태를 설명하는 모식적 단면도이다.
도 11c는, 챔버내의 가스압을 바꿔 성막한, 고 어스펙트비의 미세 홀의 상태를 설명하는 모식적 단면도이다.
도 12는, 수직인 자기장의 유무에 의존하는 성막 특성을 설명하는 도면이다.
이하, 본 발명의 실시형태에 관한 성막 장치 및 성막 방법에 대해서 도면에 기초하여 설명하기로 한다.
본 발명에 관한 성막 방법을 실시하는 성막 장치(1)는, 피처리체로서의 기판(W)의 표면에 스퍼터링법을 사용하여 피막을 형성하는 장치이다. 본 실시형태에 관한 성막 장치(1)는, 도 1∼도 3에 도시한 바와 같이 챔버(2)와, 캐소드 유닛(C)과, 제1 자기장 발생 기구(7)와, 직류 전원(9)과, 가스 도입 기구(11)와, 배기 기구(12)와, 제2 자기장 발생 기구(13),를 적어도 구비한다.
아울러 이하의 설명에서 챔버(2)의 천정부측을 「윗쪽」으로 하고, 그 저부측을 「아래쪽」으로 하여 설명하기로 한다.
<제1 실시형태>
챔버(2)는 진공 분위기를 형성할 수 있는 기밀 용기이다. 이 챔버(2)는 기판(W)과 타겟(5)을 대향 배치시켜 기판(W)과 타겟(5)을 수납하는 내부 공간을 가진다.
또 챔버(2)의 저부에는 타겟(5)에 대향시켜 스테이지(10)가 배치되어 기판(W)을 위치 결정 유지할 수 있다.
아울러 챔버(2)는 전기적으로 접지 전위에 접속되어 있다. 여기에서 접지 전위에 접속되어 있다는 것은, 그라운드 전위 상태 또는 접지된 상태를 나타낸다.
캐소드 유닛(C)은 도전성을 가진 재료로 제작된 원판형 홀더(3)를 구비한다. 이 홀더(3)는, 예를 들면 후술하는 타겟(5)과 동일 재료로 제작되는 것도 가능하다. 이 타겟(5)은 할로우 타입(바닥이 있는 원통 형상; 단면 역U자 형태)의 타겟(5)이다.
본 실시형태에 관한 할로우 타입(역U자 형태)의 타겟(5)을 구비한 캐소드 유닛(C)을 챔버(2)의 천정부에 부착한 경우에 대해 설명하기로 한다.
타겟(5)은 처리해야 할 기판(W)에 형성하는 박막의 조성에 따라 적절히 선택된 재료, 예를 들면 Cu나 Ti,Ta제의 것이다. 이 타겟(5)은, 예를 들면 그 내부에 방전용 공간(5a)이 형성된 바닥이 있는 통형의 외형을 가진다. 도 2에 도시한 바와 같이, 이 타겟(5)은 홀더(3)에 형성된 오목부(4)안에 장착됨과 동시에 챔버(2)의 내부 공간에서 윗쪽의 위치(천정쪽 안쪽)에 배치되어 있다. 이 타겟(5)은 챔버(2)의 외부에 설치된 직류 전원(9)에 접속되어 있다. 오목부(4)는 홀더(3)의 하면에 형성되고, 또한 홀더(3)의 중심(Cp)(도 3참조)과 동심으로 평면으로 봐서 원형의 형상이다.
또 타겟(5)은 그 저부측에서 오목부(4)에 착탈 가능하게 끼워맞춰진다. 즉, 타겟(5)의 개구가 기판쪽을 향해 있다. 타겟(5)이 오목부(4)에 끼워졌을 때 타겟(5)의 하면이 홀더(3)의 하면과 수평면에서 일치한다(평평해진다). 즉, 타겟(5)의 길이가 오목부(4)의 길이와 일치한다. 이 타겟(5)을 홀더(3)의 오목부(4)에 끼운 후 타겟(5)의 개구 면적보다 작은 개구를 구비한 마스크 플레이트(미도시)가 홀더(3)의 하면에 설치된다. 캐소드 유닛(C)을 챔버(2)의 천정부에 부착했을 때 이 마스크 플레이트에 의해 오목부(4)로부터의 타겟(5)의 이탈을 방지한다. 이 경우 마스크 플레이트는, 예를 들면 타겟(5)과 동일한 재료로 제작되는 것이 가능하다.
제1 자기장 발생 기구(7)는, 예를 들면 막대형이나 원주형, 각주형으로 형성된 자석으로서, 타겟(5)의 스퍼터링면에서 보아 전방의 공간에 자기장을 발생시킨다. 제1 자기장 발생 기구(7)는 홀더(3)에 끼워져 타겟(5)의 내부 공간에 자기장을 발생시킨다. 이 제1 자기장 발생 기구(자석)(7)는 홀더(3)의 상면에 형성된 수용공(6)안에 삽입 설치된다. 수용공(6)은 홀더(3)의 상면에 개설되어 그 두께 방향으로 연장되어 있다. 따라서 수용공(6)이 오목부(4)의 깊이 방향을 따라 배치되고, 오목부(4)가 형성된 한쪽 면과 배향하는 면(반대쪽 면)에 제1 자기장 발생 기구(7)를 수용할 수 있는 수용공(6)을 개설함으로써 제1 자기장 발생 기구(7)는 손쉽게 홀더(3)에 부착할 수 있다. 즉, 홀더(3)의 한쪽 면에 오목부가 형성되고 다른 쪽 면에 수용공(6)이 형성됨으로써 제1 자기장 발생 기구(7)를 홀더(3)에 손쉽게 부착할 수 있다. 이하의 설명에서 제1 자기장 발생 기구(7)를 자석(7)으로서 설명하는 경우도 있다.
본 실시형태에서는, 도 3에 도시한 바와 같이 1개의 오목부(4) 주위에 오목부(4)와의 동심원 둘레 방향에서 6개의 수용공(6)이 등간격으로 형성되어 있다. 따라서 6개의 자석(7)이 1개의 오목부(4) 주위에 등간격으로 형성되어 있다. 또 도 1에 도시한 바와 같이, 타겟(5)의 저부에서 적어도 1/3정도의 깊이 위치까지 자석(7)이 위치하도록 홀더(3)의 상면으로부터의 깊이가 설정되어 있다. 즉, 수용공(6)이 타겟(5)의 1/3정도 깊이의 위치까지 형성되어 있다.
이 자석(7)은 오목부(4) 주위에 배치했을 때 타겟(5) 내부의 공간(5a)에 500가우스 이상의 강자기장이 발생하도록 설계되어 있다. 아울러 이 자석(7)은 원판형 지지판(8)의 소정 위치에 그 극성을 일치시켜(예를 들면, 지지판(8)측의 극성을 N극으로 하여) 입설(立設)되어 있다.
그리고 지지판(8)을 홀더(3)의 상면과 접합하면 각 수용공(6)에 각 자석(7)이 삽입되고 오목부(4) 주위에 각각의 자석(7)이 배치된다(도 2 참조). 이 지지판(8)도 도전성을 가진 재료로 형성되고 양자가 접합된 후, 예를 들면 볼트 등의 체결 기구를 사용하여 양자가 고정된다. 아울러 지지판(8)의 내부 공간에 냉매를 순환시키는 기구를 설치하여 스퍼터링 중에 타겟(5)을 삽입 설치한 홀더(3)를 냉각하는 배킹 플레이트로서의 역할을 담당해도 좋다.
또 자석(제1 자기장 발생 기구)(7)은 지지판(8)에 일체적으로 설치된 것으로 하면, 이 지지판(8)을 홀더(3)의 상면과 접합함으로써 수용공(6)에 자석(7)이 삽입 설치되고 오목부(4) 주위에 제1 자기장 발생 기구인 자석(7)이 더욱 손쉽게 배치되어도 좋다.
직류 전원(9)은 스퍼터링시에 타겟에 음의 직류 전압을 인가하는(혹은, 직류 전압을 인가하여 상기 타겟의 스퍼터링면을 음의 전위로 하는), 이른바 스퍼터링 전원으로서 공지의 구조를 가진다. 또 직류 전원(9)은 캐소드 유닛(C)(타겟(5))에 전기적으로 접속되어 있다.
가스 도입 기구(11)는 챔버(2)안에 도입하는 스퍼터링 가스의 유량을 조정하고 챔버(2)의 측벽에 접속된 가스관을 통해, 예를 들면 아르곤 가스 등의 스퍼터링 가스를 도입한다. 또 가스관의 타단은 미도시된 매스 플로우 콘트롤러를 통해 가스원에 연통되어 있다.
배기 기구(12)는 챔버(2) 안을 감압하는, 예를 들면 터보 분자 펌프나 로터리 펌프 등으로 이루어지고 진공 챔버(2)의 저벽에 형성된 배기구에 접속되어 있다. 도 1에 도시한 바와 같이, 이 배기 기구(12)를 기동하면 배기구에서 배기관(12a)을 통해 챔버(2)의 내부를 진공 배기한다.
제2 자기장 발생 기구(13)는 타겟(5)의 스퍼터링면에서 기판(W)의 피성막면을 향해 소정 간격으로 수직인 자력선(M)이 국소적으로 지나가도록 자기장을 발생시킨다.
이 제2 자기장 발생 기구(13)는, 예를 들면 타겟(5)과 기판(W)을 연결하는 기준축(CL) 둘레에서 챔버(2)의 외측벽에 설치한 링형 요크(14)에 도선(15)을 감아 이루어진 코일과, 이 코일을 통전시키는 전원 장치(16)를 구비한다.
본 실시형태에서 코일은 윗쪽에 배치된 상(上)코일(13u)과, 아래쪽에 배치된 하(下)코일(13d)을 구비하고 있다.
이로써 코일(13u),(13d)에 통전하여 타겟(5) 및 기판(W)의 사이에서 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 수직인 자기장을 발생할 수 있다. 이와 같은 상태로 성막하면 타겟(5)으로부터의 스퍼터링 입자가 수직인 자기장에 의해 그 비상 방향이 제어되고 기판(W)에 대해 더욱 대략 수직으로 입사되어 부착할 수 있다. 그 결과 반도체 디바이스 제작시의 성막 공정에서 본 실시형태에 관한 성막 장치를 사용하면 고 어스펙트비의 미세 홀에 대해서도 우수한 지향성으로 기판(W)의 표면에 피막을 형성할 수 있다.
또 제2 자기장 발생 기구(13)에서는 자기장의 강도를 조정함으로써 스퍼터링 입자의 비상 방향을 제어할 수도 있다.
여기에서 코일(13)의 갯수, 도선(15)의 직경이나 권취수는, 예를 들면 타겟(5)의 치수, 타겟(5)과 기판(W)간의 거리, 전원 장치(16)의 정격 전류치나 발생시키려는 자기장의 강도(가우스)에 따라 적절히 설정된다(예를 들면, 직경14㎜, 권취수10).
또 본 실시형태와 같이 상하로 배치된 2개의 코일(13u),(13d)에서 수직 자기장을 발생시킬 경우 성막시 기판(W)의 면내의 막두께 분포를 대략 균일하게 하기(스퍼터링 레이트를 기판(W)의 직경 방향에서 대략 균일하게 하기) 위해서는 상코일(13u)의 하단과 타겟(5)간의 거리 및 하코일(13d)의 상단과 기판(W)간의 거리가 기준축의 중점 Cp까지의 거리보다 짧아지도록 각 코일(13u),(13d)의 상하 방향의 위치를 설정하는 것이 바람직하다. 또 이 경우 상코일(13u)의 하단과 타겟(5)간의 거리 및 하코일(13d)의 상단과 기판(W)간의 거리는 반드시 일치할 필요는 없으며 장치 구성에 따라서는 상하의 각 코일(13u),(13d)을 타겟(5) 및 기판(W)의 배면쪽에 설치하도록 해도 좋다.
전원 장치(16)는 상하의 각 코일(13u),(13d)로의 전류치 및 전류의 방향을 임의로 변경할 수 있는 제어 회로(미도시)를 구비한 공지의 구조의 것이다. 아울러 상하의 각 코일(13u),(13d)로의 전류치 및 전류의 방향을 임의로 변경하기 위해, 도 1에서는 별개의 전원 장치(16)를 설치한 형태를 도시하였는데, 동일한 전류치 및 전류의 방향으로 각 코일(13u),(13d)에 통전할 경우에는 1개의 전원 장치에 통전하는 구성을 채용해도 좋다.
상기와 같이 성막 장치(1)를 구성함으로써 타겟(5)을 스퍼터링한 경우에 타겟(5)으로부터 비산된 스퍼터링 입자가 정전하를 가지고 있으면, 타겟(5)에서 기판(W)으로의 수직인 자기장에 의해 그 비상 방향이 제어되고, 기판(W)의 전면에서 스퍼터링 입자가 기판(W)에 대해 대략 수직으로 입사하여 부착된다. 그 결과 반도체 디바이스 제작시의 성막 공정에서 본 실시형태의 성막 장치(1)를 사용하면 고 어스펙트비의 미세홈 또는 구멍으로의 커버리지율 향상을 실현할 수 있다.
다음으로 상기 성막 장치(1)를 사용한 성막에 대해서, 성막되는 기판(W)으로서 Si 웨이퍼 표면에 실리콘 산화물막(절연막)을 형성한 후 이 실리콘 산화물막중에 공지의 방법으로 배선용 미세 홀을 패터닝하여 형성한 것을 사용하고 스퍼터링에 의해 씨드막인 Cu막을 성막하는 예를 설명하기로 한다.
우선 홀더(3) 하면의 오목부(4)에 타겟(5)을 끼워맞춤과 동시에 각 자석(7)이 홀더(3)의 각 수용공(6)에 삽입되도록 자석(7)이 입설된 지지판(8)을 홀더(3) 상면과 접합하고, 예를 들면 볼트를 사용하여 지시판(8)과 홀더(3)를 고정하여 캐소드 유닛(C)을 맞붙인다. 그리고 캐소드 유닛(C)을 챔버(2)의 천정부에 장착한다.
이어서 캐소드 유닛(C)에 대향하는 스테이지(10)에 기판(W)을 재치한 후 배기 기구(배기 펌프)(12)를 작동시켜 챔버(2)안을 소정의 진공도(예를 들면, 10-5Pa)까지 진공 처리함과 동시에 전원 장치(16)를 입력하여 코일(13u),(13d)에 통전하고, 타겟(5)의 스퍼터링면에서 기판(W)의 피성막면을 향해 소정 간격으로 수직인 자력선(M)(도 5)이 국소적으로 지나가도록 자기장을 발생시킨다. 이 때 피처리체인 기판(W)의 중앙 영역과 주연 영역에서 수직인 자력선끼리의 간격이 동일한 것으로 되어 있다.
그리고 챔버(2)안의 압력이 소정치에 도달하면 챔버(2)안에, 예를 들면 Ar(아르곤)가스로 이루어진 스퍼터링 가스를 소정의 유량으로(즉, 챔버(2)안에서의 가스압이 0.3Pa이상 10.0Pa이하의 범위로 제어되도록) 도입하고 직류 전원(9)을 기동하여 캐소드 유닛(C)에 소정치의 음의 전위를 인가(전력 투입)한다.
캐소드 유닛(C)에 음의 전위가 인가되면 홀더(3)안의 타겟(5)의 공간(5a)에서 캐소드 유닛(C) 전방의 공간에 글로우 방전이 생기고, 이 때 자석(7)에 의해 발생시킨 자기장에 의해 공간(5a)에 플라즈마를 봉입할 수 있다. 이 상태에서 스퍼터링 가스의 도입을 정지하면 공간(5a)에서 자기 방전하게 된다.
그리고 플라즈마중의 아르곤 이온 등이 타겟(5)의 내벽면에 충돌하여 스퍼터링되고 Cu원자가 비산되어 Cu원자나 전리된 Cu이온이, 도 4에서 점선 화살표로 도시한 바와 같이 타겟(5) 하면의 개구로부터 강한 직진성을 가지고 기판(W)을 향해 챔버(2)안으로 방출된다.
전리된 Cu이온은 타겟(5) 하면의 개구에서 방출되면 고압의 프로세스 가스에 의해 챔버 공간에서의 평균 자유 행정(MFP)이 짧아져 직진성이 약해지고, 도 5에서 화살표로 도시한 바와 같이 타겟(5)의 스퍼터링면에서 기판(W)을 향해 소정 간격으로 국소적으로 발생한 수직인 자력선(M)의 형상에 따라 이 자력선(M)의 방향에 따르도록 비상 방향이 제어되고, 도면 중 점선 화살표로 도시한 바와 같이 선택적으로 소정 영역에만 피막을 형성하도록(또는 선택적으로 소정 영역에 피막을 형성시키지 않도록) 지향성이 향상된다.
그 결과 타겟(5)의 개구 직하 위치(타겟(5)의 개구에 대향하는 부분 및 그 주변을 포함한 영역)에서는 매우 높은 막두께 균일성을 가지고 성막됨으로써 기판(W)의 소정 영역에서 고 어스펙트비의 미세 홀에 대해서도 우수한 피복성으로 성막할 수 있다.
아울러 이 때 열이나 이온 조사 등에 의해 에너지를 공급함으로써 박막의 성장을 재촉할 수 있다.
이와 같이 본 실시형태에서는 챔버(2) 안에서 피막의 모재를 이루는 타겟(5)에 대향시켜 기판(W)을 배치하고, 타겟(5)의 스퍼터링면에서 피처리체인 기판(W)의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키면서 챔버(2) 안에 스퍼터링 가스를 도입하여 챔버 내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함으로써 스퍼터링원에서 기판을 향해 방향성이 있는 스퍼터링 입자를 수송할 수 있어 타겟(5)으로부터의 스퍼터링 입자가 수직의 자기장에 의해 그 방향이 바뀌고, 기판(W)에 대해 대략 수직으로 입사하여 부착된다. 그 결과 반도체 디바이스 제작시의 성막 공정에서 본 실시형태에 관한 성막 장치를 사용하면 고 어스펙트비의 미세 홀에 대해서도 기판 전면에 걸쳐 한층 더 우수한 피복성으로 성막할 수 있어 커버리지율을 향상시킬 수 있다.
따라서 반도체 디바이스 제작시의 성막 공정에서 본 실시형태에 관한 성막 장치를 사용하면 고 어스펙트비의 미세 홀에 대해서도 우수한 피복성으로 성막할 수 있다. 또 스퍼터링 입자의 수송 경로를 제어할 수 있기 때문에 스퍼터링 입자를 기판에 대해서만 제한하도록 제어하면 방착판 등 기판 이외의 부분으로의 퇴적량을 대폭 줄일 수 있어 유지보수 주기의 연장을 달성할 수 있다. 게다가 종래 기술과 같은 복수개의 캐소드 유닛을 성막 장치 자체에 설치하는 것이 아니므로 장치 구성을 변경하는 경우에 비해 그 구성은 간단하고 또한 장치의 제작 비용을 낮출 수 있다.
아울러 본 실시형태에서는 자석(7)으로서 막대형의 것을 사용한 형태를 예로 들어 설명하였으나, 타겟(5)의 공간(5a)에 500가우스 이상의 강자기장이 형성되는 것이라면 그 형태는 특별히 한정되지 않는다. 따라서 링형 자석을 사용하여 타겟(5)의 공간(5a)을 그 타겟(5)을 둘러싸도록 배치해도 좋다. 이 경우 홀더(3)의 상면에는 링형 자석의 수용을 가능하게 하는 환형의 수용홈을 개설하면 된다.
또 본 실시형태에서는 양산성이나 타겟의 사용 효율을 고려하여 홀더(3)에 타겟(5)을 착탈 가능하게 삽입 설치하는 형태에 대해서 설명하였으나, 홀더(3) 자체가 타겟(5)으로서의 역할을 담당할 수도 있다. 즉, 홀더(3)의 하면에 오목부(4)만을 형성하고 이 오목부(4) 주위에 자석(7)을 내장하고 그 오목부(4)의 내벽면을 스퍼터링하는 구성을 채용해도 좋다.
또 스테이지에 주지의 구조를 가진 고주파 전원(미도시)을 전기적으로 접속하고 스퍼터링 중에 스테이지(10), 나아가 기판(W)에 소정의 바이어스 전위를 인가하여 Cu의 씨드층을 형성할 경우에는 Cu이온을 기판에 적극적으로 끌어들여 스퍼터링 레이트가 높아지는 구성을 채용해도 좋다.
아울러 상기 실시형태에서 기판(W)의 중앙 영역과 주연 영역에서 수직인 자력선(M)끼리의 간격이 동일한 경우에 대해서 설명하였으나, 전원 장치(16)에 의해 상하의 코일(13u),(13d)에 더해지는 전류치를 각각 조정함으로써 도 6에 도시한 바와 같이 기판(W)의 중앙 영역과 주연 영역에서 수직인 자력선(M)끼리의 간격이 다른 구성을 채용해도 좋다.
이와 같이 하면 자기장의 강도가 조정되어 스퍼터링 입자의 비상 방향을 제어하여 원하는 영역에 성막할 수 있다.
<제2 실시형태>
상기 제1 실시형태에서는 홀더의 한쪽 면에 타겟(재)가 하나만 설치된 캐소드 유닛을 구비한 형태에 대해서 설명하였으나 본 발명은 이에 한정되지는 않는다.
따라서 본 실시형태에서는 홀더의 한쪽 면에 복수의 타겟(재)가 설치된 캐소드 유닛을 구비한 성막 장치에 대해 설명하기로 한다.
도 7∼도 9에 도시한 바와 같이 본 발명의 성막 방법을 실시하는 본 실시형태에 관한 성막 장치(21)는 피처리체로서의 기판(W)의 표면에 스퍼터링법을 사용하여 피막을 형성하는 장치이다. 이 성막 장치(21)는 챔버(2)와, 캐소드 유닛(C1)과, 제1 자기장 발생 기구(7)와, 직류 전원(9)과, 가스 도입 기구(11)와, 배기 기구(12)와, 제2 자기장 발생 기구(13),를 적어도 구비한다.
아울러 이하에서 설명하는 제2 실시형태에서 상술한 제1 실시형태와 다른 부분을 중심으로 설명하기로 한다. 따라서 제1 실시형태와 같은 구성 부분은 같은 부호를 붙이고 그 설명은 생략하며, 특별히 설명하지 않는 한 동일하다.
캐소드 유닛(C1)은 도전성을 가진 재료로 제작된 평면시 원판형인 홀더(23)를 구비하고 있다. 이 홀더(23)는, 예를 들면 후술하는 타겟과 동일한 재료로 제작되는 것도 가능하다. 홀더(23)의 하면에는 동일한 개구 면적인 복수개의 평면시 원형의 오목부(4)가 형성되어 있다. 본 실시형태에서는, 도 9에 도시한 바와 같이 우선 홀더(23)의 중심(Cp)과 동심에 1개의 오목부(4)를 형성하고, 이 오목부(4)를 기준으로 하여 그 주위에 6개의 오목부(4)를 동일한 가상 원주(Vc)상에서 또한 등간격으로 위치하도록 형성한다. 즉, 본 실시형태에서 홀더(23)의 중심(Cp)에 형성된 1개의 오목부(4)와, 홀더(23)의 중심(Cp)을 원심으로 하는 원주에 등간격으로 형성된 6개의 오목부(4)가 예시되어 있다.
본 실시형태에서는, 홀더의 중심(Cp)에 형성된 오목부(4)를 기준으로 하여 그 주위에 6개의 오목부(4)를 형성하는 형태를 설명하였으나, 이 가상 원주(Vc)상의 각 오목부(4)를 기준으로 하여 그 주위에 6개씩의 오목부(4)를 형성하는 것도 가능하다. 또한 동일하게 하여 홀더(23)의 직경 방향 바깥쪽에서 복수의 오목부(4)를(오목부(4)를 형성할 수 없을 때까지) 형성하고 홀더(23)의 하면 전체에 걸쳐 오목부(4)를 밀집시켜 많이 형성해도 좋다. 이에 따라 홀더 하면의 면적은 홀더의 직경 방향 가장 바깥쪽에 위치하는 오목부(4)의 중심이 기판(W)의 외주보다 직경 방향 안쪽에 위치하도록 치수가 결정된다. 아울러 도 9에 도시한 형태에서는, 홀더의 중심(Cp)에 형성된 오목부(4)를 기준으로 그 주위에 1싸이클의 오목부(6개)가 형성되어 있는데, 이에 한정되지 않으며 그 주위에 2싸이클 이상의 오목부(예를 들어 12개 이상)가 형성되어도 좋다. 또한 1싸이클에 6개의 오목부로 한정되지 않으며 예를 들면 4개나 8개의 오목부여도 좋다.
또 각 오목부(4) 상호의 직경 방향의 간격은 후술하는 원통형 자석의 직경 보다 크고 또한 홀더(23)의 강도를 유지할 수 있는 범위에서 설정된다. 그리고 이 각 오목부(4)에는 타겟(5)이 삽입 설치되고, 이 타겟(5)은 그 저부측에서 각 오목부(4)에 착탈 가능하게 끼워맞춰진다.
또 본 실시형태에서는 수용공(6)이 1개의 오목부(4) 주위에 6개의 자석(7)이 등간격으로 또한 서로 인접한 각 오목부(4)의 중심을 연결하는 선상에 위치하도록 형성되어 있다(도 9 참조). 각 자석(7)은 각 오목부(4)의 주위에 배치했을 때 타겟(5) 내부의 공간(5a)에 500가우스 이상의 강자기장이 발생하도록 설계되어 있다.
상기와 같이 성막 장치(21)를 구성함으로써 타겟(5)을 스퍼터링한 경우에 타겟(5)에서 비산된 고스퍼터링 입자가 정전하를 가지고 있으면 타겟(5)에서 기판(W)으로의 수직인 자기장에 의해 그 비상 방향이 제어되고, 기판(W) 전면에서 스퍼터링 입자가 기판(W)에 대해 대략 수직으로 입사하여 부착된다. 즉, 도 7에서 화살표로 도시한 바와 같이 타겟(5)의 스퍼터링면에서 기판(W)을 향해 소정 간격으로 국소적으로 발생한 수직인 자력선(M)의 형상에 따라 이 자력선(M)의 방향에 따르도록 비상 방향이 제어되고, 도면 중 점선 화살표로 도시한 바와 같이 선택적으로 소정 영역에만 피막을 형성하도록(또는 선택적으로 소정 영역에 피막을 형성시키지 않도록) 지향성이 향상된다.
그 결과 반도체 디바이스 제작시의 성막 공정에서 본 실시형태의 성막 장치(21)를 사용하면 고 어스펙트비의 미세홈 또는 구멍으로의 커버리지율 향상을 실현할 수 있다. 도 7에서는 복수개 설치된 타겟(5)의 개구와 대향하는 위치에 매우 높은 막두께 균일성으로 성막됨으로써 기판(W)상의 복수의 소정 영역에서 고 어스펙트비의 미세 홀에 대해서도 우수한 피복성으로 성막할 수 있다.
<실시예 1>
우선 실시예 1로서, 타겟의 스퍼터링면에서 기판의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키면서 프로세스 압력을 조정함으로써 스퍼터링 입자의 지향성을 향상시킬 수 있다는 것을 확인하기 위해 도 1에 도시한 성막 장치를 사용하여 챔버내의 프로세스 압력을 0.12Pa, 0.3Pa, 0.6Pa, 1.2Pa, 1.6Pa, 3.0Pa, 10.0Pa로 바꾸어 도입하고 기판(W)상에 Cu막을 성막하였다.
본 실시예에서는 기판(W)으로서 φ300㎜의 Si웨이퍼 표면 전체에 걸쳐 실리콘 산화물막을 형성한 후 이 실리콘 산화물막 중에 공지의 방법으로 고 어스펙트비의 미세 홀(예를 들면, 폭w가 45㎚, 깊이d가 150㎚)을 패터닝하여 형성한 것을 사용하였다.
또 캐소드 유닛으로서, 도 2에 도시한 바와 같이 조성비가 99%이고 φ600㎜로 제작한 Cu제 홀더를 사용하였다. 그리고 이 홀더의 하면 중앙에 개구 직경 φ40㎜, 깊이 50㎜의 오목부를 형성하고 이 오목부내에 홀더와 동일 재료로 제작된 바닥이 있는 통형의 타겟을 그 저부측에서부터 끼워맞췄다. 또 오목부 주위에는 둘레 방향으로 등간격으로 6개의 자석 유닛을 내장하여 실시예 1용의 캐소드 유닛으로 하였다. 이 경우 자석은 오목부의 공간에 500가우스의 자기장 강도로 자기장을 발생시킨다. 그리고 이와 같이 제작한 캐소드 유닛을 진공 챔버의 천정부에 장착한 후 오목부의 개구를 제외한 홀더 하면에 마스크 부재를 장착하여 덮었다.
또 성막 조건으로서 홀더 하면과 기판간의 거리를 300㎜로 설정하고 스퍼터링 가스로서 Ar을 사용하고 타겟으로의 투입 전력을 20A의 정전류 제어로 설치하고 스퍼터링 시간을 20초로 설정하여 Cu막을 성막하였다.
그리고 성막한 기판(W)의 중심 위치(0㎜)와, 이 중심 위치를 기준으로 하여 70㎜ 떨어진 위치에서의 막두께를 각각 측정하였다. 그 결과를 표 1에 나타낸다. 또 프로세스 압력과 막두께와의 관계를 도 10에 도시한다.
위치(㎜) 프로세스 압력(Pa)
0.12 0.3 0.6 1.2 1.6 3.0 10.0
0 40.0㎚ 41.0㎚ 57.0㎚ 79.7㎚ 95.1㎚ 110.7㎚ 결과 없음
70 22.2㎚ 18.9㎚ 15.2㎚ 11.7㎚ 3.0㎚ 2.3㎚ 결과 없음
표 1 및 도 10의 결과로부터, 프로세스 압력이 0.3Pa이상에서 서서히 기판의 중심 위치의 막두께가 증가하여 선택적으로 소정 영역에만 피막을 형성할 수 있다는 것이 확인되었다. 또 프로세스 압력이 1.2Pa와 1.6Pa 사이, 대체로 1.5Pa근처에서 기판의 중심 위치로부터 70㎜ 떨어진 위치에서의 막두께가 한번에 감소되어 선택적으로 소정 영역에 피막을 형성시키지 않도록 지향성이 향상된다는 것이 확인되었다. 이것은, 프로세스 압력을 1.5Pa이상으로 함으로서 할로우 방전 전압이 일정(포화)해져 스퍼터링 입자는 할로우 내부에서 방향성을 잃고 타겟의 스퍼터링면에서 기판의 피성막면을 향해 발생한 자기장에 의해 기판을 향해 유도되는 것으로 생각된다.
이로써 챔버내에서의 프로세스 압력을 0.3Pa이상, 바람직하게는 1.5Pa 이상으로 제어하면 지향성을 향상시킬 수 있다는 것을 알 수 있다.
또 상기 실시예에서 챔버내의 가스압이 (A) 0.12Pa, (B) 0.6Pa, (C) 1.6Pa일 때의 상기 미세 홀에서의 성막 상태를 모식적 단면도로서 도 11a∼도 11c에 각각 도시함과 동시에 미세 홀 주위의 면으로의 막두께 Ta와, 미세 홀 저면으로의 막두께 Tb를 각각 측정하여 보텀 커버리지(Tb/Ta)를 산출하였다.
그 결과 가스압이 상기 (A) 0.12Pa일 때 미세 홀 주위 면으로의 막두께 Ta1이 40㎚, 미세 홀 저면으로의 막두께 Tb1이 24.3㎚, 보텀 커버리지가 60.8%였다. 또 가스압이 상기 (B) 0.6Pa일 때 미세 홀 주위 면으로의 막두께 Ta2가 40㎚, 미세 홀 저면으로의 막두께 Tb2가 35.0㎚, 보텀 커버리지가 87.9%였다. 또한 가스압이 상기 (C) 1.6Pa일 때 미세 홀 주위 면으로의 막두께 Ta3가 40㎚이고, 미세 홀 저면으로의 막두께 Tb3가 42.4㎚이고 보텀 커버리지가 106%였다.
도 11a∼도 11c 및 상기 결과로부터 챔버 내의 가스 유량을 늘리는 것, 즉, 챔버내의 가스압을 높임으로써 지향성이 향상되고, 선택적으로 소정 영역에 피막을 형성시켜 커버리지율을 향상시킬 수 있다는 것을 확인할 수 있었다. 또 이 결과로부터 스퍼터링 입자가 기울어져 비산되어, 예를 들면 방착판 등 피처리체의 피성막면 이외의 부분에 부착 및 퇴적되는 것을 대폭 줄일 수 있다는 것도 알 수 있다.
다음으로 상기 실시예 1에서, 성막했을 때의 압력이 0.3Pa이하일 때를 존(A), 성막했을 때의 압력이 0.3Pa이상 1.5Pa이하일 때를 존(B), 성막했을 때의 압력이 1.5Pa이상 10.0이하일 때를 존(C), 성막했을 때의 압력이 10.0Pa이상일 때를 존(D)로 하여 각각의 존에서 성막했을 때의 피막의 보텀 커버리지, 스퍼터링 입자의 지향성, 스퍼터링 입자의 집속성에 대해서 각각 평가하였다. 그 결과를 표 2에 나타낸다.
아울러 각 평가 방법에서의 결과는 각각 이하의 것을 나타낸다.
보텀 커버리지가 50% 이하일 때에는 NG표, 50%∼80%일 때에는 B표, 80%∼100%일 때에 F표, 100% 이상일 때에는 G표로 하였다.
또 스퍼터링 입자의 지향성에 의해 커버리지의 대칭이 현저하게 커질 때에는 NG표, 클 때에는 B표, 중간 정도일 때에는 F표, 거의 확인할 수 없을 때에는 G표로 하였다.
또한 스퍼터링 입자의 집속성은 부식(腐食)부의 아래쪽과 비부식부의 아래쪽에 상당하는 위치에서의 막두께비가 1이하일 때에는 NG표, 1∼2정도일 때에는 B표, 2∼5정도일 때에는 F표, 5이상일 때에는 G표로 하였다.
프로세스 압력 존(A) 존(B) 존(C) 존(D)
<0.3Pa 0.3Pa∼1.5Pa 1.5Pa∼10.0Pa 10.0Pa<
보텀 커버리지 B F G B∼NG
스퍼터링 입자의 지향성 B F G F∼NG
스퍼터링 입자의 집속성 B B∼F G B∼NG
표 2에 나타내는 결과에 의해 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함으로써 보텀 커버리지, 스퍼터링 입자의 지향성, 스퍼터링 입자의 집속성의 각 항목이 모두 바람직한 평가가 된다는 것을 확인할 수 있었다.
따라서 타겟의 스퍼터링면에서 기판의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키면서 챔버내에 스퍼터링 가스를 도입하여 챔버 내에서의 가스압을 0.3Pa이상, 바람직하게는 1.5Pa이상 10.0Pa이하의 범위로 제어하여 타겟을 스퍼터링함으로써 발생한 스퍼터링 입자의 비상 방향을 제어하면서 기판의 피성막면에 스퍼터링 입자를 유도하고 퇴적시켜 성막할 수 있다는 것을 알 수 있다.
<실시예 2>
다음으로 자기장의 강도를 조정함으로써 스퍼터링 입자의 비상 방향을 제어할 수 있다는 것을 확인하기 위해 실시예 1과 같은 성막 조건하에서 프로세스 압력을, 실시예 1에서 바람직한 결과가 얻어진 1.6Pa(가스 유량이 267sccm)로 하고, 타겟의 스퍼터링면에서 기판의 피성막면을 향해 수직인 자기장을 발생시켜 성막했을 때와, 발생시키지 않고 성막했을 때의 기판의 직경 방향 위치에서의 막두께를 측정하였다. 그리고 이 때의 기판 위치와 그 막두께의 관계를 나타내는 막두께 분포를 도 12에 각각 도시한다.
도 12에 도시한 바와 같이 수직인 자기장을 발생시켜 성막했을 때에는 기판 중심에서 소정의 반경 영역(타겟의 부식 직경과 대략 동일한 영역)에서 국소적으로 성막된다는 것이 확인되었다. 그러나 수직인 자기장이 발생하지 않으면 스퍼터링 입자는 산란되어 타겟에서의 부식 직경 이상의 영역에 퇴적된다는 것이 확인되었다.
따라서 자기장의 강도를 조정함으로써 스퍼터링 입자의 비상 방향을 제어할 수 있다는 것을 알 수 있다.
아울러 본 실시형태에서 할로우 타입의 타겟을 사용한 경우에 대해서 설명하였으나, 본 발명은 이에 한정되지는 않는다. 따라서 타겟의 스퍼터링면에서 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시키면서 챔버내에 스퍼터링 가스를 도입하여 챔버내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어하도록 하면 평면 타입의 타겟을 사용한 경우에도 실시할 수 있는 것이다.
이상에 설명하였으나, 본 발명에 관한 성막 방법에 대해서 이하에 개략하기로 한다.
피처리체의 표면에 피막을 형성하는 성막 방법에서 감압 가능한 내부 공간을 가진 챔버(2)안에 피처리체(W)와 타겟(5)을 대향 배치하고, 타겟의 스퍼터링면에서 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가도록 자기장을 발생시킨다. 이어서 챔버내에 스퍼터링 가스를 도입하여 챔버내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함과 동시에 타겟에 음의 직류 전압을 인가함으로써 타겟과 처리체 사이의 공간에 플라즈마를 발생시킨다. 그리고 타겟을 스퍼터링함으로써 생긴 스퍼터링 입자의 비상 방향을 제어하면서 스퍼터링 입자를 피처리체에 유도하고 퇴적시켜 피처리체의 표면에 피막을 형성한다.
전술한 바와 같이 상기 자기장의 강도를 조정함으로써 상기 스퍼터링 입자의 비상 방향을 제어할 수 있다. 또한 피처리체의 중앙 영역과 주연 영역에서 수직인 자력선끼리의 간격이 동일해도 좋고 달라도 좋다.
<산업상 이용 가능성>
본 발명의 성막 장치 및 성막 방법은 고 어스펙트비의 미세홈 또는 구멍으로의 성막에 널리 사용될 수 있다. 또한 본 발명의 성막 장치 및 성막 방법은 커버리지율을 향상시켜 성막 장치의 유지보수 주기를 연장할 수 있다.
W 기판(피처리체) 1,21 성막 장치
2 챔버 3,23 홀더
4 오목부 5 타겟
5a 방전용 공간 6 수용공
7 자석(제1 자기장 발생 기구) 8 지지판
9 직류 전원(DC전원) 10 스테이지
11 가스관(가스 도입 기구) 12 배기 펌프(배기 기구)
13u 상코일(제2 자기장 발생 기구)
13d 하코일(제2 자기장 발생 기구)
14 요크 15 도선
16 전원 장치

Claims (6)

  1. 피처리체의 표면에 피막을 형성하는 성막 방법으로서,
    챔버 내에 상기 피막의 모재를 이루는 타겟과 상기 피처리체를 대향 배치하고, 상기 타겟의 스퍼터링면에서 상기 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가는 자기장을 발생시키면서,
    상기 챔버 내에 스퍼터링 가스를 도입하여 상기 챔버 내에서의 가스압을 0.3Pa이상 10.0Pa이하의 범위로 제어함과 동시에 상기 타겟에 음의 직류 전압을 인가함으로써 상기 타겟과 상기 피처리체간의 공간에 플라즈마를 발생시키고,
    상기 타겟을 스퍼터링함으로써 생긴 스퍼터링 입자의 비상 방향을 제어하면서 상기 스퍼터링 입자를 상기 피처리체에 유도하여 퇴적시켜 상기 피막을 형성하며,
    상기 타겟은 개구가 상기 피처리체의 표면을 향하는 할로우 타입으로서, 하나 이상을 포함하며, 할로우 타입의 상기 타겟의 내부 공간에 자기장을 발생시키는 제1 자기장 발생기구를 포함하는 것을 특징으로 하는 성막 방법.
  2. 제1항에 있어서,
    상기 자기장의 강도를 조정함으로써 상기 스퍼터링 입자의 비상 방향을 제어하는 것을 특징으로 하는 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 피처리체의 중앙 영역과 주연 영역에서 상기 수직인 자력선끼리의 간격이 동일한 것을 특징으로 하는 성막 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 피처리체의 중앙 영역과 주연 영역에서 상기 수직인 자력선끼리의 간격이 다른 것을 특징으로 하는 성막 방법.
  5. 피처리체의 표면에 피막을 형성하는 성막 장치로서,
    상기 피막의 모재를 이루는 타겟과 상기 피처리체를 대향 배치시켜 상기 타겟 및 상기 피처리체를 수납하는 내부 공간을 갖는 챔버;
    상기 챔버 내를 감압하는 배기 기구;
    상기 타겟의 스퍼터링면에서 보아 전방의 공간에 자기장을 발생시키는 제1 자기장 발생 기구;
    상기 챔버 내에 도입하는 스퍼터링 가스의 유량을 조정하는 기능을 구비한 가스 도입 기구;
    상기 타겟에 음의 직류 전압을 인가하는 직류 전원; 및
    상기 타겟의 상기 스퍼터링면에서 상기 피처리체의 피성막면을 향해 소정 간격으로 수직인 자력선이 국소적으로 지나가는 자기장을 발생시키는 제2 자기장 발생 기구;
    를 구비하며,
    상기 타겟은 바닥이 있는 통형을 이루고, 상기 제1 자기장 발생 기구는 상기 타겟의 내부 공간에 자기장을 발생시키는 것을 특징으로 하는 성막 장치.
  6. 제5항에 있어서,
    한쪽 면에 하나 이상의 오목부가 설치된 홀더를 더 구비하고,
    상기 타겟은 바닥이 있는 통형을 이루고, 상기 홀더의 상기 오목부에 상기 타겟 저부측에서부터 장착되고;
    상기 제1 자기장 발생 기구는 상기 타겟의 내부 공간에 자기장을 발생시키도록 상기 홀더에 끼워져 있는 것을 특징으로 하는 성막 장치.
KR1020117028442A 2009-05-20 2010-05-20 성막 방법 및 성막 장치 KR101344085B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-121894 2009-05-20
JP2009121894 2009-05-20
PCT/JP2010/003406 WO2010134346A1 (ja) 2009-05-20 2010-05-20 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
KR20120023035A KR20120023035A (ko) 2012-03-12
KR101344085B1 true KR101344085B1 (ko) 2013-12-24

Family

ID=43126037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028442A KR101344085B1 (ko) 2009-05-20 2010-05-20 성막 방법 및 성막 장치

Country Status (8)

Country Link
US (1) US20120118725A1 (ko)
JP (1) JP5417437B2 (ko)
KR (1) KR101344085B1 (ko)
CN (1) CN102428209A (ko)
DE (1) DE112010002029T8 (ko)
SG (1) SG176182A1 (ko)
TW (1) TWI464285B (ko)
WO (1) WO2010134346A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070195A1 (ja) * 2010-11-24 2012-05-31 株式会社アルバック スパッタリング方法
JP2013001965A (ja) * 2011-06-16 2013-01-07 Ulvac Japan Ltd スパッタリング方法
TWI565527B (zh) * 2011-12-26 2017-01-11 鴻海精密工業股份有限公司 電漿成膜裝置
US9721802B2 (en) * 2013-10-03 2017-08-01 Applied Materials, Inc. LED based optical source coupled with plasma source
JP7044887B2 (ja) * 2018-08-10 2022-03-30 株式会社アルバック スパッタリング装置
JP6997877B2 (ja) * 2018-08-27 2022-02-10 株式会社アルバック スパッタリング装置及び成膜方法
JP7202815B2 (ja) * 2018-08-31 2023-01-12 キヤノントッキ株式会社 成膜装置、成膜方法、および電子デバイスの製造方法
CN110777345A (zh) * 2019-11-28 2020-02-11 湖南华庆科技有限公司 一种磁控光学镀膜设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61246368A (ja) * 1985-04-24 1986-11-01 Nec Corp 金属膜の堆積方法
JP3094050B2 (ja) * 1992-12-09 2000-10-03 東京エレクトロン株式会社 マグネトロンスパッタリング装置及びスパッタリングガン
JP3233496B2 (ja) 1993-04-14 2001-11-26 株式会社アルバック 真空成膜装置
JP3775689B2 (ja) * 1997-04-21 2006-05-17 トーキョー エレクトロン アリゾナ インコーポレイテッド 材料をイオン化スパッタリングする方法と装置
JP5026631B2 (ja) * 1999-06-24 2012-09-12 株式会社アルバック スパッタリング装置
US6352629B1 (en) * 2000-07-10 2002-03-05 Applied Materials, Inc. Coaxial electromagnet in a magnetron sputtering reactor
JP4073657B2 (ja) 2001-11-21 2008-04-09 株式会社アルバック 処理方法
US7527713B2 (en) * 2004-05-26 2009-05-05 Applied Materials, Inc. Variable quadruple electromagnet array in plasma processing
KR101006057B1 (ko) * 2006-01-25 2011-01-06 울박, 인크 스퍼터링 장치 및 성막 방법
JP2008047661A (ja) 2006-08-14 2008-02-28 Seiko Epson Corp 成膜装置及び半導体装置の製造方法
JP2008251579A (ja) 2007-03-29 2008-10-16 Matsushita Electric Ind Co Ltd 静電チャックおよび半導体装置の製造方法
JP2009121894A (ja) 2007-11-14 2009-06-04 Fujitsu Ltd 導電体パターンの欠陥検査方法及び欠陥検査装置

Also Published As

Publication number Publication date
CN102428209A (zh) 2012-04-25
SG176182A1 (en) 2011-12-29
JP5417437B2 (ja) 2014-02-12
TWI464285B (zh) 2014-12-11
JPWO2010134346A1 (ja) 2012-11-08
DE112010002029T5 (de) 2012-08-02
DE112010002029T8 (de) 2012-10-11
TW201107511A (en) 2011-03-01
KR20120023035A (ko) 2012-03-12
WO2010134346A1 (ja) 2010-11-25
US20120118725A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
KR101344085B1 (ko) 성막 방법 및 성막 장치
JP2022079472A (ja) Ｐｖｄスパッタチャンバ向けのバイアス可能なフラックスオプティマイザ／コリメータ
US20090308739A1 (en) Wafer processing deposition shielding components
US20090308732A1 (en) Apparatus and method for uniform deposition
TWI654329B (zh) 晶圓處理沉積屏蔽部件
KR101593544B1 (ko) 스퍼터링 장치 및 스퍼터링 방법
KR101560384B1 (ko) 캐소드 유닛 및 이 캐소드 유닛을 구비한 스퍼터링 장치
KR20110033184A (ko) 스퍼터링 장치 및 스퍼터링 방법
TWI839710B (zh) 用於pvd濺射腔室的可偏壓通量優化器/準直器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 7