CN102460671A - 自对准局部互连工艺中对于栅极的选择性局部互连 - Google Patents

自对准局部互连工艺中对于栅极的选择性局部互连 Download PDF

Info

Publication number
CN102460671A
CN102460671A CN2010800322626A CN201080032262A CN102460671A CN 102460671 A CN102460671 A CN 102460671A CN 2010800322626 A CN2010800322626 A CN 2010800322626A CN 201080032262 A CN201080032262 A CN 201080032262A CN 102460671 A CN102460671 A CN 102460671A
Authority
CN
China
Prior art keywords
grid
hard mask
insulating barrier
conducting material
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800322626A
Other languages
English (en)
Other versions
CN102460671B (zh
Inventor
理查德·T·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102460671A publication Critical patent/CN102460671A/zh
Application granted granted Critical
Publication of CN102460671B publication Critical patent/CN102460671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体装置制造工艺，其包括使用硬掩模在半导体衬底上形成晶体管的栅极。选择性地去除所述栅极上的一个或多个所选区域中的所述硬掩模。去除所述所选区域中的所述硬掩模可以让所述栅极穿过实质上位于所述晶体管上的至少一个绝缘层而连接到上部金属层。将导电材料沉积于穿过所述至少一个绝缘层的一个或多个沟槽中。所述导电材料在所述所选区域中的至少一个区域中形成对于所述栅极的局部互连。

Description

自对准局部互连工艺中对于栅极的选择性局部互连
背景技术
技术领域
本发明大体上涉及用于形成晶体管的半导体工艺，确切地说，涉及用于在半导体衬底上形成对于平面晶体管或非平面晶体管的栅极的局部互连的工艺。
相关技术说明
几十年来，晶管(如平面晶体管)一直是集成电路的核心。随着晶体管工艺的不断发展以及增加部件密度的需求不断增大，单个晶体管的大小也在稳定减小。当前的缩放使用32nm技术，同时也在朝向22nm技术和15nm技术迈进。
在15nm工艺技术的发展中，晶体管中产生了以下需求：栅极自对准接触流程或栅极自对准局部互连流程。需要一种可以避免发生栅极的接触短路并且允许15nm的通道长度缩放的自对准工艺。此外，由于金属层可能为单向SIT(侧壁图像转移)，因此可能会产生其他问题。因此，可能需要一种构件来将输出侧的金属(例如，金属1)出口层从晶体管单元的边界拉开，以便实现与相邻单元之间形成可制造的金属尖端到尖端间隔，而不会产生1CPP(接触件到多晶间距)的面积惩罚。
目前，在使用栅极的自对准接触流程方面已有所发展。然而，在15nm技术中，这种工艺流程可能需要与用于印刷源极/漏极接触所用的掩模的2个步骤不同的另外2个独立步骤来印刷栅极接触所用的掩模，这是因为受到了印刷掩模图案的步进机的分辨率限制所致。因为金属层必须是单向的，所以栅极接触工艺还可能需要至少一个额外的金属层用于通过当前技术完成单元的布线。
目前，在使用栅极的选择性或自对准局部互连方面的发展比较慢。尽管有些局部互连路线可穿过栅极，但是并非所有的局部互连路线都会连接到栅极，所以无法轻松地将局部互连层分成各个掩模组(如在栅极接触工艺中所操作)。此外，局部互连图案的分解不可能在没有严格的设计规则限制下进行，和/或不可能没有其他缺点。
因此，需要一种工艺流程可以在工作区域(field)选择性地设置局部互连路线，并且在晶体管单元内选择建立或不建立对于栅极的连接。本专利申请文件中所述的工艺流程可实现与相邻单元之间形成可制造的金属尖端到尖端间隔，而不产生1CPP的面积惩罚，具体方法是，将局部互连线路设置为从输出侧返回一直越过栅极，而不是连接到所述栅极。接着，局部互连可连接到通孔互连层且连接到金属(例如，金属1)层，同时与相邻单元之间维持可接受的金属尖端到尖端间隔。局部互连线的宽度可以小于金属层的标称目标，这样，在双倍图案方法或基于SIT的方法用于局部互连时，相同的间距可存在更多的容差。
本专利申请文件中所述的工艺流程可以通过图案界定：让局部互连路线越过栅极并且需要与栅极连接的区域，以及让局部互连路线越过栅极但不需要与栅极连接的区域。这样，局部互连便成为工作区域(field)的布线层，且有助于在晶体管单元内形成连接。由于局部互连与栅极的间隔可为零或小于零，因此这种局部互连布线可改良路线布局的密度。在不使用本专利申请文件中所述的工艺流程的情况下，栅极尖端到局部互连的间隔也许必须要离栅极尖端至少一个完整的布线间距或更大距离，以此来避免不允许路线越过栅极以及未进行连接的情况下栅极与局部互连之间发生短路或漏电现象。
使用EUV(极紫外线)而不使用现有技术(例如，浸没式光刻或193nm光刻)可以在无需进行间距分离或双图案化的情况下执行图案化。然而，即使使用EUV光刻，在设置自对准局部接触的布线中可能仍需要进行图案分解。然而，使用EUV以及在本专利申请文件中所述的工艺流程下进行的局部互连布线可能不需要进行图案分解和/或使用双图案化或间距分离。
发明内容
在某些实施例中，半导体装置制造方法包括选择性地去除半导体衬底上的晶体管栅极上的一个或多个所选区域中的硬掩模。去除所选区域中的硬掩模可允许栅极穿过实质上位于所述晶体管上的至少一个绝缘层而连接到上部金属层。导电材料可沉积于穿过至少一个绝缘层的一个或多个沟槽中。所述导电材料可在所选区域中的至少一个区域中形成对于栅极的局部互连。
在某些实施例中，使用CAD(计算机辅助设计)设计的界定所选区域的抗蚀图案来选择性地去除硬掩模。在某些实施例中，所选区域包括位于栅极上方所需位置处的区域，所述区域用于穿过至少一个绝缘层对所述栅极建立连接。在某些实施例中，导电材料沉积于穿过位于硬掩模尚未去除的区域上方的至少一个绝缘层的至少一个沟槽中。硬掩模可抑制导电材料与栅极在此类沟槽中连接。
在一项实施例中，半导体装置制造工艺包括：使用硬掩模在半导体衬底上形成晶体管的栅极；将栅极硬掩模蚀刻图案置于所述晶体管上；使用所述栅极硬掩模蚀刻图案选择性地去除栅极上的一个或多个所选区域中的硬掩模；在所述晶体管上形成第一绝缘层；在所述晶体管上形成第二绝缘层；形成穿过栅极上的所选区域中的至少一个区域中的所述第二绝缘层到所述第一绝缘层的沟槽；去除所述沟槽下方的所述第二绝缘层的部分，从而使所述栅极暴露于所述沟槽中；以及将导电材料沉积于所述沟槽中，其中所述导电材料在所选区域中的至少一个区域中形成对于栅极的局部互连。
在一项实施例中，所述半导体装置制造工艺包括：使用硬掩模在半导体衬底上形成晶体管的栅极；在所述晶体管上形成第一绝缘层；在所述晶体管上形成第二绝缘层；形成穿过栅极上的一个或多个所选区域中的所述第二绝缘层到所述第一绝缘层的沟槽；去除所述沟槽下方的所述第二绝缘层的部分，从而使所述栅极和所述硬掩模暴露于所述沟槽中；将栅极硬掩模蚀刻图案置于所述晶体管上；使用所述栅极硬掩模蚀刻图案选择性地去除栅极上方所选区域中的硬掩模；以及将导电材料沉积于所述沟槽中，其中所述导电材料在所选区域中的至少一个区域中形成对于栅极的局部互连。
在某些实施例中，一种计算机可读存储多个指令，当执行所述指令时，产生一个或多个抗蚀图案，用来选择性地去除半导体衬底上的晶体管栅极上的一个或多个所选区域中的硬掩模。去除所述所选区域中的所述硬掩模可以让所述栅极穿过实质上位于所述晶体管上的至少一个绝缘层而连接到上部金属层。导电材料可沉积于穿过至少一个绝缘层的一个或多个沟槽中。所述导电材料可在所选区域中的至少一个区域中形成对于栅极的局部互连。
附图说明
图1所示为具有栅极硬掩模蚀刻图案的晶体管的一项实施例的俯视图。
图2所示为具有位于适当位置的栅极硬掩模蚀刻图案的晶体管的栅极和硬掩模的一项实施例的截面侧视图。
图3所示为硬掩模去除之后的晶体管的栅极的一项实施例的截面侧视图。
图4所示为已将间隔物回蚀之后的晶体管的栅极的一项实施例的截面侧视图。
图5所示为栅极硬掩模蚀刻图案去除之后的晶体管的栅极的一项实施例的截面侧视图。
图6所示为具有沉积在晶体管上的接触蚀刻终止层的晶体管的栅极的一项实施例的截面侧视图。
图7所示为具有沉积在晶体管上的绝缘层的晶体管的栅极的一项实施例的截面侧视图。
图8所示为具有沉积在晶体管上的绝缘层和形成于所述绝缘层上的沟槽光刻图案的晶体管的栅极的一项实施例的截面侧视图。
图9所示为具有穿过沉积在晶体管上的绝缘层的沟槽的晶体管的栅极的一项实施例的截面侧视图。
图10所示为具有穿过沉积在晶体管上的绝缘层和接触蚀刻终止层的沟槽的晶体管的栅极的一项实施例的截面侧视图。
图11所示为具有穿过沉积在沟槽中的绝缘层和导电材料的沟槽的晶体管的栅极的一项实施例的截面侧视图。
图12所示为具有填满导电材料的沟槽和平面化后的绝缘层的晶体管的栅极的一项实施例的截面侧视图。
图13A到图13J所示为用于形成对于栅极的局部互连的工艺的一项替代性实施例。
虽然本发明是通过若干项实施例和附图以实例的方式说明的，但所属领域的技术人员将认识到，本发明并不受限于所述的实施例或附图。应理解，本专利申请文件的附图和详细说明并不旨在将本发明限定于所揭示的特定形式，相反，本发明将涵盖由所附权利要求书所界定的本发明的精神和范围内的所有修改、等效物和替代。本专利申请文件中所使用的任何标题仅是为了组织本说明书，而并非限制说明书或权利要求书的范围。本专利申请文件中使用的字词“可能(may)”具有许可的意义(即，具有潜在性)，而非命令的意义(即，必须的意思)。类似地，字词“包括(include)(including)(includes)”表示含有，但不限于此。
具体实施方式
图1所示为具有置于晶体管上的栅极硬掩模蚀刻图案的晶体管100的一项实施例的俯视图。例如，晶体管100可为平面晶体管(例如，平面场效晶体管(FET))或非平面晶体管，例如，FinFET晶体管。
在某些实施例中，晶体管100包括栅极102、第一作用区104和第二作用区106。在一项实施例中，第一作用区104为N作用区，而第二作用区106为P作用区。为了使图1简洁，图中所示的是平面晶体管中的第一作用区104和第二作用区106，而图1中所示的作用区的区也可表示或包括非平面晶体管中的鳍(fin)或其他结构。如图1所示，晶体管100到栅极102左边的各部分形成晶体管的源极，而晶体管到栅极右边的各部分形成晶体管的漏极。
在某些实施例中，第一抗蚀图案108放置(例如，形成或沉积)于晶体管100上。在某些实施例中，第一抗蚀图案108为CAD(计算机辅助设计)设计的图案(例如，CAD设计的抗蚀图案)。在某些实施例中，计算机可读存储介质存储多个指令，当执行所述指令时，产生抗蚀图案或掩模设计，例如，但不限于，CAD设计的抗蚀图案(例如，第一抗蚀图案108)。
在某些实施例中，第一抗蚀图案108包括一个或多个开口110。第一抗蚀图案108和开口110可形成用于晶体管100的栅极硬掩模蚀刻图案。第一抗蚀图案108中的开口110可以让材料暴露于所述开口下方，以待去除(例如，蚀刻)。可设计第一抗蚀图案108，从而使开口110界定晶体管100或栅极102上的所选区域，用于去除栅极硬掩模和/或间隔物，从而暴露所述栅极或其他的下层结构。例如，如图1所示，可以通过开口110将栅极102上某位置处的栅极硬掩模和间隔物从第一作用区104和第二作用区106去除。在开口110的位置去除栅极硬掩模和间隔物会暴露开口下方的栅极，从而可以在所述位置处建立对于栅极的连接。
在某些实施例中，第一抗蚀图案108中的开口110位于距形成于相同衬底上的另一个图案的特征(例如，开口)的所选距离处。在某些实施例中，所选距离大于用来形成所述图案的仪器的分辨率。在某些实施例中，所选距离小于用来形成图案的仪器的分辨率。在此类实施例中，可使用双图案化(双倍曝光)以在衬底上形成图案，并且增加图案中的特征密度(减少特征之间的间隔)。在某些实施例中，可能仅使用单一曝光(单一图案)来完成所述图案。例如，如果所述图案之间的间距是1个接触件到多晶间距(CPP)，那么多个蚀刻图案可结合在一个掩模上，并且结合后的图案只会受到2CPP的惩罚要求。
图2到图12所示为用于形成对于栅极102的自对准局部互连的工艺的实施例。图2所示为具有由抗蚀剂114形成的第一抗蚀图案108的栅极102和栅极硬掩模112的一项实施例的截面侧视图(沿着图1中的虚线截得的截面)。图中所示的第一抗蚀图案108中的开口110位于抗蚀结构114之间。开口110暴露形成于衬底118上的栅极102、栅极硬掩模112和间隔物116。如图2所示，衬底118为包括硅120和氧化物122的硅绝缘体(SOI)衬底。然而，衬底118可为任意其他合适的半导体衬底，例如，但不限于，体硅衬底或体化合物半导体衬底。
在某些实施例中，栅极102为金属或多晶硅或另一种合适的导电材料。栅极硬掩模112和间隔物116可为氮化物、氧化物或其他合适的绝缘材料。在某些实施例中，栅极硬掩模112和间隔物116为不同的绝缘体，其能够相对于彼此获得选择性地蚀刻(例如，可使用一种蚀刻工艺去除一种材料，同时不会去除另一种材料)。例如，栅极硬掩模112可为氮化物(例如，氮化硅)，而间隔物116为氧化物(例如，氧化硅)，反之亦然。
如图2所示，通过沉积抗蚀剂114而在衬底118上形成第一抗蚀图案108之后，可以去除(蚀刻)栅极硬掩模112以暴露栅极102。图3所示为栅极硬掩模已去除且栅极102暴露出来的晶体管100。由于第一抗蚀图案108具有选择性，因此只去除被开口110暴露的栅极硬掩模112中的各所选部分。因此，如图1所示，栅极102的接近第一作用区104和第二作用区106的、以及在这些作用区上的各部分上的栅极硬掩模未被去除，因此不会在这些位置形成对于栅极的连接。
去除栅极硬掩模之后，至少一部分间隔物116可接受回刻(回蚀)处理，从而实质上与栅极102的上表面齐平。图4所示为栅极硬掩模已去除且间隔物116接受了回蚀处理的晶体管100。
暴露栅极102且回蚀间隔物116之后，可去除抗蚀剂114，从而从晶体管100中去除第一抗蚀图案108。图5所示为抗蚀剂已去除、留下栅极102和间隔物116于衬底118上的晶体管100。
去除抗蚀剂之后，第一绝缘层可形成(沉积)于衬底118上的栅极102和间隔物116上面。图6所示为形成于衬底118上的栅极102和间隔物116上面的第一绝缘层124。第一绝缘层124可为，例如，但不限于，氧化物或氮化物等绝缘层。在某些实施例中，第一绝缘层124为接触蚀刻终止层(CESL)或应变层。可使用所属领域已知的技术，例如，但不限于，快速热处理或等离子体沉积，来形成第一绝缘层124。
图7所示为在第一绝缘层124上形成(沉积)第二绝缘层126。在某些实施例中，第二绝缘层126为与第一绝缘层124相同的绝缘材料或类似的绝缘材料形成的较厚的绝缘层。在某些实施例中，第一绝缘层124和第二绝缘层126由不同的材料形成。
沉积第一绝缘层124和第二绝缘层126之后，将在第二绝缘层上形成第二抗蚀图案。图8所示为形成于第二绝缘层126上的第二抗蚀图案128。第二抗蚀图案128界定一个图案，用来形成穿过第一绝缘层124和第二绝缘层126的沟槽，从而可形成对于栅极102的至少一个局部互连。
图8所示为具有开口129的第二抗蚀图案128，以用于形成对于栅极102的至少一个局部互连的沟槽。应理解，第二抗蚀图案128可包括额外的开口，所述开口可以让额外的沟槽、孔或路线穿过第一绝缘层124和/或第二绝缘层126的其他位置(例如，在第一作用区104和/或第二作用区106的上方，如图1所示)。然而，因为这些额外的沟槽可位于栅极硬掩模尚未去除的栅极部分上方，因此将不会对于所述栅极建立连接。然而，这些额外的沟槽可用来在场氧化物上提供路线层，并且，例如，在库单元中形成局部连接。例如，如图1所示，局部互连130可包括对于栅极的局部互连130A(与第一抗蚀图案108中的开口110对准)、对于第一作用区104的源极的局部互连130B、对于第二作用区106的源极的局部互连130C，以及对于这两个作用区的输出侧(漏极)的局部互连130D。
在某些实施例中，如图8所示，使用两个掩模、双图案化工艺形成第二抗蚀图案128。可能需要两个掩模是因为第二抗蚀图案128的特征低于用来沉积抗蚀剂的仪器(例如，步进机)的分辨率。例如，抗蚀图案中的特征可为32nm、22nm、15nm半间距特征。
如图8所示，第二抗蚀图案128具有位于栅极102上方的开口129，这样，开口与栅极对准，其中所述开口稍宽于所述栅极。第二抗蚀图案128中的开口129稍宽于栅极102，从而使所述开口到所述栅极的对准中存在容差。
第二抗蚀图案128被用作对第二绝缘层126和/或第一绝缘层124进行蚀刻的图案。图9所示为去除(蚀刻)第二绝缘层126以形成往下到第一绝缘层124的沟槽132。图10所示为去除(蚀刻)第一绝缘层124以将栅极102暴露于沟槽132中。在某些实施例中，可在去除第一绝缘层124之前去除第二抗蚀图案128。在某些实施例中，可在去除第一绝缘层124之后去除第二抗蚀图案128。
如图11所示，将栅极102暴露于沟槽132中之后，将导电材料134沉积于衬底118上。如图11所示，导电材料134填满沟槽132。导电材料134可溢出沟槽132并到达第二绝缘层126的上表面。允许导电材料134溢出可确保用导电材料填满沟槽132。
沉积导电材料134之后，可去除部分导电材料和第二绝缘层126，从而通过沟槽132中的导电材料和所暴露的第二绝缘层的上表面形成实质上为平面的表面，如图12所示。可通过，例如，化学机械研磨(CMP)来完成对导电材料134和第二绝缘层126进行的平面化。沟槽132中的导电材料134形成对于栅极102的局部互连130A，也如图1中的俯视图所示。
图13A到图13JA-J所示为用于形成对于栅极102的自对准局部互连的工艺的替代性实施例。图13A到图13JA-J所示的实施例可利用与图2到图12所示的实施例类似的工艺和/或技术，但可改变工艺步骤的顺序。在图13A到图13JA-J所示的实施例中，在去除栅极硬掩模112之前，先将第一绝缘层124和第二绝缘层126沉积于衬底上。图13A到图13JA所示的晶体管100具有位于栅极102上的栅极硬掩模112以及沉积于所述栅极上的第一绝缘层124和第二绝缘层126。第二抗蚀图案128具有实质上位于所述栅极上的开口129。
图13A到图13JB所示为穿过第二抗蚀图案128中的开口129在第二绝缘层126中蚀刻出沟槽132之后的晶体管100。图13A到图13JC所示为去除沟槽132中的第一绝缘层124。图13A到图13JD所示为去除第二抗蚀图案128。
在图13A到图13JE中，具有开口110的第一抗蚀图案108是用第二绝缘层126上的抗蚀剂114形成的。接着，穿过开口110选择性地蚀刻栅极硬掩模112，以暴露间隔物116内的栅极102，如图13A到图13JF所示。接着，回蚀间隔物116，从而使其实质上与栅极102齐平，如图13A到图13JG所示。然后，去除抗蚀剂114，如图13A到图13JH所示。
去除抗蚀剂之后，将导电材料134沉积于沟槽132中，如图13A到图13JI所示。接着，对导电材料134和第二绝缘层126进行平面化，以形成局部互连130A，如图13A到图13JJ所示。
形成局部互连130A之后，所述局部互连可连接到通孔互连。所述通孔互连可连接到上部金属层(例如，金属1层)，或穿过所属领域已知的通孔层连接到其他所需的层。
通过使用第一抗蚀图案108和第二抗蚀图案128(如图1和图8所示)可形成自对准到栅极102的局部互连130A以及局部互连130B、130C和130D，如图9所示，从而可形成晶体管100更密集的库单元。此外，有可能使用图2到图12和图13A到图13JA-J所示的工艺实施例来形成更密集的SRAM(静态随机存取存储单元)。
与使用其他工艺流程或使用自对准接触流程而不使用局部互连相比，图2到图12和图13A到图13JA-J所示的工艺实施例可产生对于栅极的自对准局部互连以及数目减少的掩模和/或步骤。对于栅极的局部互连的自对准可抑制栅极的接触短路。
应理解，可使用图2到图12和图13A到图13JA-J所示的工艺实施例来生产对于栅极的自对准接触件，而不生产对于栅极的自对准局部互连。尽管本专利申请文件中所述的某些步骤可进行变化，但对于所属领域的技术人员而言，显然可使用本专利申请文件中所述的工艺来生产自对准接触件。
阅读本说明之后，所属领域的技术人员将明白本发明各方面的其他修改和替代性实施例。因此，应将本说明解释为仅为说明性的，且用于教示所属领域的技术人员实施本发明的一般方式。应理解，本专利申请文件中展示并描述的本发明的形式是目前最佳的实施例。所属领域的技术人员在了解本发明的说明之后将明白，可以替换本专利申请文件中说明并描述的元件和材料，可以改变零件和工艺，而且可独立地使用本发明的某些特征。在不脱离以下权利要求书所述的本发明的精神和范围的情况下，可改变本专利申请文件中所述的元件。

Claims (21)

1.一种半导体装置制造工艺，其包括：
选择性地去除在半导体衬底上的晶体管栅极上的一个或多个所选区域中的硬掩模，其中去除所述所选区域中的所述硬掩模可以让所述栅极穿过实质上位于所述晶体管上的至少一个绝缘层连接到上部金属层；以及
将导电材料沉积于穿过所述至少一个绝缘层的一个或多个沟槽中，其中所述导电材料在所述所选区域中的至少一个区域中形成对于所述栅极的局部互连。
2.根据权利要求1所述的工艺，其中所述硬掩模的所述选择性地去除是使用CAD(计算机辅助设计)设计的界定所述所选区域的抗蚀图案来完成的。
3.根据权利要求1所述的工艺，其中所述所选区域包括位于所述栅极上方所需位置处的区域，所述区域用于穿过所述至少一个绝缘层对所述栅极建立连接。
4.根据权利要求1所述的工艺，其中所述导电材料沉积于穿过位于所述硬掩模尚未去除的区域上方的至少一个绝缘层的至少一个沟槽中，且其中所述硬掩模抑制所述导电材料与所述栅极在此类沟槽中连接。
5.根据权利要求1所述的工艺，其进一步包括使用穿过至少一个额外绝缘层的至少一个通孔互连将所述栅极连接到所述上部金属层。
6.根据权利要求1所述的工艺，其进一步包括在所述所选区域中的至少一个区域中，去除环绕所述栅极的间隔物的至少一部分。
7.根据权利要求1所述的工艺，其中在选择性地去除所述一个或多个所选区域中的所述硬掩模之后，所述至少一个绝缘层被沉积于所述晶体管上。
8.根据权利要求1所述的工艺，其中在选择性地去除所述一个或多个所选区域中的所述硬掩模之前，所述至少一个绝缘层被沉积于所述晶体管上。
9.根据权利要求1所述的工艺，其进一步包括去除以下两者的至少一部分：所述导电材料和所述至少一个绝缘层，从而在所述衬底上形成实质上为平面的表面。
10.一种半导体装置制造工艺，其包括：
使用硬掩模在半导体衬底上形成晶体管的栅极；
将栅极硬掩模蚀刻图案放置于所述晶体管上；
使用所述栅极硬掩模蚀刻图案选择性地去除所述栅极上的一个或多个所选区域中的所述硬掩模；
在所述晶体管上形成一个或多个绝缘层；
在所述栅极上的所述所选区域中的至少一个区域中形成穿过所述绝缘层中的至少一个绝缘层的沟槽，从而使所述栅极暴露于所述沟槽中；以及
将导电材料沉积于所述沟槽中，其中所述导电材料在所述所选区域中的至少一个区域中形成对于所述栅极的局部互连。
11.根据权利要求10所述的工艺，其中所述一个或多个绝缘层包括两个绝缘层。
12.根据权利要求10所述的工艺，其进一步包括去除以下两者的至少一部分：所述导电材料和所述绝缘层中的至少一个绝缘层，从而在所述衬底上形成实质上为平面的表面。
13.根据权利要求10所述的工艺，其进一步包括在选择性地去除所述一个或多个所选区域中的所述硬掩模之后，去除所述栅极硬掩模蚀刻图案。
14.根据权利要求10所述的工艺，其中所述栅极硬掩模蚀刻图案是CAD设计的界定所述所选区域的抗蚀图案。
15.根据权利要求10所述的工艺，其进一步包括在所述硬掩模尚未去除的区域上方的所述绝缘层中的至少一个绝缘层中形成至少一个额外的沟槽，并且将所述导电材料沉积于所述至少一个额外的沟槽中，其中所述硬掩模抑制所述导电材料与所述栅极在此类沟槽中连接。
16.根据权利要求10所述的工艺，其进一步包括使用穿过至少一个额外绝缘层的至少一个通孔互连将所述栅极连接到上部金属层。
17.一种半导体装置制造工艺，其包括：
使用硬掩模在半导体衬底上形成晶体管的栅极；
在所述晶体管上形成一个或多个绝缘层；
在所述栅极上的所述所选区域中的至少一个区域中形成穿过所述绝缘层中的至少一个绝缘层的沟槽，从而使所述栅极和所述硬掩模暴露于所述沟槽中；
将栅极硬掩模蚀刻图案放置于所述晶体管上；
使用所述栅极硬掩模蚀刻图案选择性地去除在所述栅极上的所述所选区域中的所述硬掩模；以及
将导电材料沉积于所述沟槽中，其中所述导电材料在所述所选区域中的至少一个区域中形成对于所述栅极的局部互连。
18.根据权利要求17所述的工艺，其进一步包括去除以下两者的至少一部分：所述导电材料和所述绝缘层中的至少一个绝缘层，从而在所述衬底上形成实质上为平面的表面。
19.根据权利要求17所述的工艺，其中所述栅极硬掩模蚀刻图案是CAD设计的界定所述所选区域的抗蚀图案。
20.根据权利要求17所述的工艺，其进一步包括在所述硬掩模尚未去除的区域上方的所述绝缘层中的至少一个绝缘层中形成至少一个额外的沟槽，并且将所述导电材料沉积于所述至少一个额外的沟槽中，其中所述硬掩模抑制所述导电材料与所述栅极在此类沟槽中连接。
21.存储多个指令的计算机可读存储介质，当执行所述指令时，产生一个或多个抗蚀图案用于半导体工艺，包括：
选择性地去除在半导体衬底上的晶体管栅极上的一个或多个所选区域中的硬掩模，其中去除所述所选区域中的所述硬掩模可以让所述栅极穿过实质上位于所述晶体管上的至少一个绝缘层连接到上部金属层；以及
将导电材料沉积于穿过所述至少一个绝缘层的一个或多个沟槽中，其中所述导电材料在所述所选区域中的至少一个区域中形成对于所述栅极的局部互连。
CN201080032262.6A 2009-06-01 2010-06-01 自对准局部互连工艺中对于栅极的选择性局部互连 Active CN102460671B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/475,796 US8563425B2 (en) 2009-06-01 2009-06-01 Selective local interconnect to gate in a self aligned local interconnect process
US12/475,796 2009-06-01
PCT/US2010/036793 WO2010141394A1 (en) 2009-06-01 2010-06-01 Process for selectively forming a self aligned local interconnect to gate

Publications (2)

Publication Number Publication Date
CN102460671A true CN102460671A (zh) 2012-05-16
CN102460671B CN102460671B (zh) 2014-11-26

Family

ID=42617389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080032262.6A Active CN102460671B (zh) 2009-06-01 2010-06-01 自对准局部互连工艺中对于栅极的选择性局部互连

Country Status (6)

Country Link
US (1) US8563425B2 (zh)
JP (1) JP5735494B2 (zh)
KR (1) KR101609329B1 (zh)
CN (1) CN102460671B (zh)
TW (1) TWI575575B (zh)
WO (1) WO2010141394A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110692137A (zh) * 2017-05-01 2020-01-14 超威半导体公司 用于5纳米及以上的标准单元布局架构和绘图样式

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8532796B2 (en) 2011-03-31 2013-09-10 Tokyo Electron Limited Contact processing using multi-input/multi-output (MIMO) models
US8954913B1 (en) * 2013-10-01 2015-02-10 Globalfoundries Inc. Methods of generating circuit layouts that are to be manufactured using SADP routing techniques and virtual non-mandrel mask rules
US9443851B2 (en) * 2014-01-03 2016-09-13 Samsung Electronics Co., Ltd. Semiconductor devices including finFETs and local interconnect layers and methods of fabricating the same
US9640625B2 (en) 2014-04-25 2017-05-02 Globalfoundries Inc. Self-aligned gate contact formation
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
US9397049B1 (en) 2015-08-10 2016-07-19 International Business Machines Corporation Gate tie-down enablement with inner spacer
US9508818B1 (en) 2015-11-02 2016-11-29 International Business Machines Corporation Method and structure for forming gate contact above active area with trench silicide
US10586765B2 (en) * 2017-06-22 2020-03-10 Tokyo Electron Limited Buried power rails

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378264A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种具有牺牲型填充柱的自行对准接触方法
US20030100159A1 (en) * 2001-11-28 2003-05-29 Houston Theodore W. Method and apparatus for fabricating self-aligned contacts in an integrated circuit
US20050277258A1 (en) * 2004-06-01 2005-12-15 Tse-Yao Huang Method for forming self-aligned contact in semiconductor device
US20070034968A1 (en) * 2003-02-21 2007-02-15 Akio Nishida Semiconductor integrated circuit device and a method of manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143845A (ja) * 1986-12-08 1988-06-16 Hitachi Ltd 半導体集積回路装置
EP0362571A3 (en) * 1988-10-07 1990-11-28 International Business Machines Corporation Method for forming semiconductor components
JP2954223B2 (ja) * 1988-11-08 1999-09-27 富士通株式会社 半導体装置の製造方法
JPH1056080A (ja) * 1996-08-12 1998-02-24 Fujitsu Ltd 半導体装置の製造方法
JPH10308445A (ja) * 1997-05-07 1998-11-17 Nec Corp 半導体装置及びその製造方法
JPH11135779A (ja) 1997-10-28 1999-05-21 Toshiba Corp 半導体装置及びその製造方法
US6214656B1 (en) 1999-05-17 2001-04-10 Taiwian Semiconductor Manufacturing Company Partial silicide gate in sac (self-aligned contact) process
US6274471B1 (en) 1999-06-04 2001-08-14 Taiwan Semiconductor Manufacturing Company Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique
US6232222B1 (en) 1999-09-14 2001-05-15 International Business Machines Corporation Method of eliminating a critical mask using a blockout mask and a resulting semiconductor structure
KR100331568B1 (ko) 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
JP3449998B2 (ja) * 2000-10-05 2003-09-22 沖電気工業株式会社 半導体装置におけるコンタクトホールの形成方法
JP2003031581A (ja) * 2001-07-12 2003-01-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP3755520B2 (ja) * 2002-05-22 2006-03-15 セイコーエプソン株式会社 電気光学装置および半導体装置
JP2004241508A (ja) 2003-02-04 2004-08-26 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2008041835A (ja) 2006-08-03 2008-02-21 Nec Electronics Corp 半導体装置とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1378264A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种具有牺牲型填充柱的自行对准接触方法
US20030100159A1 (en) * 2001-11-28 2003-05-29 Houston Theodore W. Method and apparatus for fabricating self-aligned contacts in an integrated circuit
US20070034968A1 (en) * 2003-02-21 2007-02-15 Akio Nishida Semiconductor integrated circuit device and a method of manufacturing the same
US20050277258A1 (en) * 2004-06-01 2005-12-15 Tse-Yao Huang Method for forming self-aligned contact in semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110692137A (zh) * 2017-05-01 2020-01-14 超威半导体公司 用于5纳米及以上的标准单元布局架构和绘图样式
CN110692137B (zh) * 2017-05-01 2023-12-12 超威半导体公司 用于5纳米及以上的标准单元布局架构和绘图样式

Also Published As

Publication number Publication date
TW201108310A (en) 2011-03-01
TWI575575B (zh) 2017-03-21
JP5735494B2 (ja) 2015-06-17
JP2012529183A (ja) 2012-11-15
US20100304564A1 (en) 2010-12-02
CN102460671B (zh) 2014-11-26
KR20120018372A (ko) 2012-03-02
WO2010141394A1 (en) 2010-12-09
US8563425B2 (en) 2013-10-22
KR101609329B1 (ko) 2016-04-05

Similar Documents

Publication Publication Date Title
CN102460671B (zh) 自对准局部互连工艺中对于栅极的选择性局部互连
KR102380098B1 (ko) 매립형 전력 레일들
KR101911035B1 (ko) 자기 정렬 접점 및 국부 상호접속부를 형성하는 방법
KR100734997B1 (ko) 고밀도 ｆｉｎｆｅｔ 집적 방식
JP5334367B2 (ja) 高密度集積回路の製造方法
US7723807B2 (en) Semiconductor device and a manufacturing method thereof
KR101132803B1 (ko) 미세 패턴 형성 방법
WO2008044843A1 (en) Nanoscale multi-junction quantum dot device and fabrication method thereof
KR20130106290A (ko) 이중 피치를 위한 리소그래피 방법
EP0528690B1 (en) Contact alignment for read only memory devices
JP5172069B2 (ja) 半導体装置
EP3723127A1 (en) A standard cell device and a method for forming an interconnect structure for a standard cell device
EP3050083B1 (en) Mos transistor structures with elongated contacts and method of their fabrication
US20220190138A1 (en) Semiconductor structure and method for fabricating the same
KR100574981B1 (ko) 트랜지스터의 리세스 채널을 위한 트렌치를 형성하는 방법및 이를 위한 레이아웃
US20120146110A1 (en) Semiconductor device and forming method of the same
KR101033984B1 (ko) 반도체 소자의 제조방법
CN110875279B (zh) 半导体装置
CN118116870A (zh) 用于形成半导体器件的方法
Chen et al. Mandrel/spacer engineering-based patterning and metallization incorporating metal layer division and rigorously self-aligned vias and cuts (SAVC)
US20070166971A1 (en) Manufacturing of silicon structures smaller than optical resolution limits
JP2010251767A (ja) 半導体装置
KR100863421B1 (ko) 반도체 메모리 장치의 워드라인 형성 방법
Banachowicz et al. Optimization of interconnection layout for multitransistor cell shrinkability
KR20090026617A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant