CN102447472B - 用于产生时钟信号的方法以及数控振荡器 - Google Patents

Abstract

本发明提供了用于根据第一时钟信号产生第二时钟信号的方法及数控振荡器。该方法包括：检测第一时钟信号的多个信号周期；对应于多个信号周期中的每个信号周期，以一个累加步长对第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；根据多个累加值中的每个累加值以及第一时钟信号的频率生成分别对应于多个信号周期的每个信号周期的多个并行数据，多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及将多个并行数据转换成串行数据以生成第二时钟信号。通过该方式，即使第一时钟信号的频率是固定的，并且与第二时钟信号频率比较接近，可通过提高并行数据的数据位数的方式来提高第二时钟信号的精度。

Description

用于产生时钟信号的方法以及数控振荡器

技术领域

本申请涉及时钟信号的产生，尤其涉及用于根据第一时钟信号产生第二时钟信号的方法以及数控振荡器。

背景技术

数控振荡器(NCO，Numerical Control Oscillator)是数字通信中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。数控振荡器可以为数字锁相环的一部分，根据数字输入控制生成一个时钟信号。传统的数控振荡器可以为相位累加器或者计数器，当计数器达到生成时钟的周期时，就产生一个时钟翻转。生成时钟信号的精度取决于控制时钟信号，生成时钟信号的频率越接近于控制时钟信号，生成时钟信号的精度就越差，如抖动会越大，生成时钟信号占空比和理想时钟信号的占空比之间的差值会越大。

图1为125MHz时钟信号驱动的数控振荡器生成的19.44MHz的时钟信号的示意图。在125MHz时钟信号的每一个信号周期，累加器以2A为累加步长进行累加，A为生成时钟信号的频率，即19.44MHz。通过判断累加值是否接近B来确定生成时钟信号是否应翻转，B为驱动时钟信号的频率，即125MHz。例如，当累加值超过B-1-2A，则确定生成时钟信号发生翻转。图2为2.5GHz时钟信号驱动的数控振荡器生成的19.44MHz的时钟信号的示意图。图2所示的生成时钟信号的方法与图1所示的方法基本相同，两者的区别在于驱动时钟信号的频率。

如图1和图2所示，由于图2中的驱动时钟的频率更高，即与生成时钟的频率之间的差距更大，所以，相比于图1中的生成时钟，图2中生成的时钟信号和理想时钟信号之间的差距更小，即精度更高。

随着数字通信技术的发展。对传送数据的精度和速率要求越来越高。然而，在已有的根据驱动时钟信号生成时钟信号的方法中，生成时钟信号的精度受限于驱动时钟信号的频率。如何根据一个固定的时钟信号得到可数控的高精度的高频时钟信号是实现高速数字通信系统急需解决的问题。

发明内容

根据对上述背景技术以及存在的技术问题的理解，如果能够在驱动时钟频率固定不变时，尽量提高生成时钟信号的精度将是非常重要的。此外，在提高生成时钟信号精度时，无需复杂的算法或者硬件实现也是非常有意义的。

为了更好的解决上述一个或多个考虑，根据本发明的一个方面的一个实施例，提供了一种用于根据一个第一时钟信号产生一个第二时钟信号的方法。该方法包括以下步骤：

A.检测所述第一时钟信号的多个信号周期；

B.对应于所述多个信号周期中的每个信号周期，以一个累加步长对所述第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；

C.根据所述多个累加值中的每个累加值以及所述第一时钟信号的频率生成分别对应于所述多个信号周期的每个信号周期的多个并行数据，所述多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及

D.将所述多个并行数据转换成一个串行数据以生成所述第二时钟信号。

由于对应于第一时钟信号(即驱动时钟信号)的每个信号周期会生成包括有多个数据位的一个并行数据，并且该并行数据中可包括至少一个翻转位，则第二时钟信号(即生成时钟信号)的翻转位置可发生在第一时钟信号的一个信号周期中的任意一个位置。因此，第二时钟信号的精度不仅取决于第一时钟信号的频率，还取决于每个并行数据的数据位数。该方法克服了在每个驱动时钟信号周期只输出一个数据位的技术偏见，通过在一个驱动时钟周期内生成包括有多个数据位的并行数据来提高生成时钟信号的精度。每个并行数据的数据位数越多，第二时钟信号的精度也就越高。通过这种方式，即使第一时钟信号的频率是固定的，并且与第二时钟信号频率比较接近，可以通过提高并行数据的数据位数的方式来提高第二时钟信号的精度。此外，由于并行数据的产生以及并串转换无需复杂的算法或者硬件实现，相比于现有技术，该方法的实现成本没有很大的增加。

根据本发明的另一方面的一个实施例，提供了一种用于根据一个第一时钟信号产生一个第二时钟信号的数控振荡器。该数控振荡器包括：

第一装置，其用于检测所述第一时钟信号的多个信号周期；

第二装置，其用于对应于每个信号周期，以一个累加步长对所述第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；

第三装置，其用于根据所述多个累加值中的每个累加值以及所述第一时钟信号的频率生成分别对应于所述多个信号周期的每个信号周期的多个并行数据，所述多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及

第四装置，其用于将所述多个并行数据转换成一个串行数据以生成所述第二时钟信号。

本发明的各个方面将通过下文中的具体实施例的说明而更加清晰。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的上述及其他特征将会更加清晰：

图1为125MHz时钟信号驱动的数控振荡器生成的19.44MHz的时钟信号的示意图；

图2为2.5GHz时钟信号驱动的数控振荡器生成的19.44MHz的时钟信号的示意图；

图3为根据本发明的一个实施例的方法的流程图；

图4为根据本发明的一个实施例的根据125MHz的第一时钟信号生成19.44MHz的第二时钟信号的示意图；

图5为根据本发明的一个实施例的根据125MHz的第一时钟信号生成77.76MHz的第二时钟信号的示意图；

图6为根据本发明的一个实施例的数控振荡器的示意图；以及

图7为根据本发明的又一个实施例的数控振荡器的示意图。

附图中相同或者相似的附图标识代表相同或者相似的部件。

具体实施方式

下面结合附图对本发明作进一步详细描述。

图3为根据本发明的一个实施例的方法的流程图。

根据本发明的一方面的一个实施例，提供了一种用于根据一个第一时钟信号产生一个第二时钟信号的方法。时钟信号为周期信号，即瞬时幅度值随时间重复变化的信号。时钟信号幅度值重复的最小时间间隔为时钟信号的信号周期，时钟信号的信号周期的倒数为时钟信号的频率。时钟信号可为多种形式的波形，如矩形波、三角波等。

参照图3，该方法包括步骤310，检测第一时钟信号的多个信号周期。可通过多种方式来检测第一时钟信号的多个信号周期。例如，第一时钟信号为矩形波，可通过检测矩形波的每个上升沿来检测第一时钟信号的多个信号周期。又如，第一时钟信号为矩形波，可通过检测矩形波的每个下降沿来检测第一时钟信号的多个信号周期。

该方法还包括步骤320，对应于多个信号周期中的每个信号周期，以一个累加步长对第二时钟信号的相位进行累加以获取多个累加值。也就是说，每检测到第一时钟信号的一个信号周期，就以一个累加步长对第二时钟信号的相位进行累加。例如，第一时钟信号为矩形波，每当检测矩形波的一个上升沿，就以一个累加步长对第二时钟信号的相位进行累加。再如，第一时钟信号为矩形波，每当检测矩形波的一个下降沿，就以一个累加步长对第二时钟信号的相位进行累加。

累加步长根据第二时钟信号的频率获得，也就是说，无论采用何种方式来确定累加步长，均需考虑第二时钟信号的频率(也可以说是第二时钟信号的信号周期)。

该方法还包括步骤330，根据多个累加值中的每个累加值以及第一时钟信号的频率生成分别对应于多个信号周期的每个信号周期的多个并行数据。多个并行数据中的至少一个并行数据包括至少一个数据翻转位。

对应于第一时钟信号的每个信号周期，会生成一个并行数据。数据翻转位是指输出数据对应生成时钟信号(即第二时钟信号)的相位发生变化(如180度变化)的位置，例如，输出数据从1变成0，或者输出数据从0变成1。在一个实施例中，如果第二时钟信号为等幅值的矩形波，则并行数据中的每一位数据的幅值都是相同的，每一位数据的相位可以根据数据翻转位的位置来确定。比如，对于一个10位的并行数据，第五位为数据翻转位，则该并行数据可为1111000000。在又一个实施例中，如果第二时钟信号为不对称幅值的矩形波，则并行数据中的正相数据和负相数据的幅值是不同的，每一位数据的相位可以根据数据翻转位的位置来确定。比如，对于一个10位的并行数据，第三位和第八位为数据翻转位，则该并行数据可为-2-211111-2-2-2。

由于时钟信号是连续的，一个信号周期的结束就是另一个信号周期的开始，所以，对于某个信号周期，可以将该个信号周期起始时刻(即该信号周期的前一个信号周期的结束时刻)所对应的累加值作为对应于该信号周期的累加值，也可以将该信号周期的结束时刻所对应的累加值作为对应于该信号周期的累加值。对于第一时钟信号的起始时刻，累加值可设为0。也就是说，在每个信号周期，可以先根据已有的累加值来产生并行数据，再对第二时钟信号的相位进行累加；也可以先对第二时钟信号的相位进行累加，再根据已有的累加值来产生并行数据。

该方法还包括步骤340，将多个并行数据转换成一个串行数据以生成第二时钟信号。也就是说，通过并串转换将每个并行数据转换成一个串行数据，从而将多个并行数据以一个串行数据的方式输出来获得第二时钟信号。

由于对应于第一时钟信号的每个信号周期会生成包括有多个数据位的一个并行数据，并且该并行数据中可包括至少一个翻转位，则第二时钟信号的翻转位置可发生在第一时钟信号的一个信号周期中的任意一个位置。因此，第二时钟信号的精度不仅取决于第一时钟信号的频率，还取决于每个并行数据的数据位数。

该方法克服了在每个驱动时钟信号周期只输出一个数据位的技术偏见，通过在一个驱动时钟周期内生成包括有多个数据位的并行数据来提高生成时钟信号的精度。每个并行数据的数据位数越多，第二时钟信号的精度也就越高。通过这种方式，即使第一时钟信号的频率是固定的，并且与第二时钟信号频率比较接近，可以通过提高并行数据的数据位数的方式来提高第二时钟信号的精度。

此外，由于并行数据的产生以及并串转换无需复杂的算法或者硬件实现，相比于现有技术，该方法的实现成本没有很大的增加。例如，当今的FPGA(Field-Programmable Gate Array，现场可编程门阵列)设备通常拥有大量的高速串行IO(Input/Output，输入/输出)资源，高速串行IO资源的发送部分为一个并串转换器。因此，可以利用FPGA已有的高速串行IO资源来实现本发明。

累加步长可以通过多种方式来获得。

在一个实施例中，如果需要生成占空比基本为50％的第二时钟信号，从频率的角度考虑，累加步长可通过公式1来获得。

Δ＝2*A*N            公式1

在公式1中，Δ为累加步长，A为第二时钟信号的频率，N为多个并行数据中的每个并行数据的数据位数。

在又一个实施例中，如果对第二时钟信号的占空比没有要求，从频率的角度考虑，累加步长可通过公式2来获得。

Δ＝A*N              公式2

在公式2中，Δ为累加步长，A为第二时钟信号的频率，N为多个并行数据中的每个并行数据的数据位数。

在再一个实施例中，如果需要生成占空比基本为50％的第二时钟信号，从周期的角度考虑，如果B为第一时钟信号的频率，A为第二时钟信号的频率，N为多个并行数据中的每个并行数据的数据位数：则对于并行数据中的每位而言，最小调整步长为

即调整周期为B*N；翻转周期为第一时钟周期的一半，即

相对于翻转周期做归一化处理，则最小调整步长为

则对于第一时钟的每个信号周期而言，累加步长为

也就是说，通过公式3计算累加步长。

Δ＝2*A/B     公式3

在公式3中，Δ为累加步长，A为第二时钟信号的频率，B为第一时钟信号的频率。

步骤320和步骤330分别可以通过多种方式来实现。

在一个实施例中，对应于公式1中的累加步长的计算方式，步骤320包括如下步骤：当ACCU≥N*B-1-2*A*N时，通过公式4对第二时钟信号的相位进行累加。

ACCU＝ACCU+2*A*N-N*B    公式4

在公式4中，N为多个并行数据中的每个并行数据的数据位数，B为第一时钟信号的频率，ACCU为多个累加值中的每个累加值，A为第二时钟信号的频率。

在一个实施例中，对应于公式1中的累加步长的计算方式，步骤330包括如下步骤：对于多个信号周期中的一个信号周期，当(i*N*B-ACCU)/(2*A)≤N时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及确定对应于该个信号周期的并行数据的至少一个翻转位的位置为

在这些步骤中，1≤i≤N，N为该个并行数据的数据位数，B为第一时钟信号的频率，ACCU为对应于该个信号周期的累加值，A为第二时钟信号的频率，

表示向上取整。

下面通过图4和图5所示的两个例子来说明上述实施例。

图4为根据本发明的一个实施例的根据125MHz的第一时钟信号生成19.44MHz的第二时钟信号的示意图。

参照图4，每个并行数据的数据位数为20位，累加步长采用公式1来计算，即为2*A*20。在前三个第一时钟信号周期，由于(i*20*B-ACCU)/(2*A)＞20，所以前三个信号周期没有翻转位。在第四个信号周期，由于(1*20*B-ACCU)/(2*A)＝4.3＜20，所以对应于第四个信号周期的并行数据存在一个翻转位，即在20位中的五个位置，由1翻转为0。此外，在第四个信号周期，由于ACCU≥20*B-1-2*A*20，所以在以累加步长对第二时钟信号的相位进行累加时，将累加值更新为611.4。

图5为根据本发明的一个实施例的根据125MHz的第一时钟信号生成77.76MHz的第二时钟信号的示意图。

参照图5，每个并行数据的数据位数为20位，累加步长采用公式1来计算，即为2*A*20。在前四个第一时钟信号周期，由于(1*20*B-ACCU)/(2*A)均小于20，所以前四个信号周期的每个信号周期对应的并行数据均有一个翻转位。在第五个信号周期，由于(1*20*B-ACCU)/(2*A)以及(2*20*B-ACCU)/(2*A)均小于20，所以对应于第五个信号周期的并行数据有两个翻转位。此外，由于在每个信号周期，均有ACCU≥20*B-1-2*A*20，所以累加值的计算均采用公式4来进行。

通过图4和图5可以看出，虽然第一时钟信号和第二时钟信号的频率比较接近，但是由于在第一时钟信号的每个信号周期输出的是包括有多个数据位的并行数据，所以相当于提高了第一时钟信号的频率，即是第一时钟信号的频率的N倍，N为并行数据的数据位数。可以明显的看出，图4和图5中的驱动时钟信号周期与图1中的驱动时钟信号周期相同，但是相比于图1中的生成时钟信号，图4和图5中的生成时钟信号更接近于理想时钟信号。

在一个实施例中，对应于公式3中的累加步长的计算方式，步骤320包括如下步骤：当ACCU≥1时，将ACCU更新为ACCU的小数位，其中，ACCU为多个累加值中的每个累加值。

在一个实施例中，对应于公式3中的累加步长的计算方式，步骤330包括如下步骤：对于多个信号周期中的一个信号周期，当ACCU≥i时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及确定对应于该个信号周期的并行数据的至少一个翻转位的位置为

在这些步骤中，ACCU为对应于该个信号周期的累加值，1≤i≤N，N为该个并行数据的数据位数，A为第二时钟信号的频率，B为第一时钟信号的频率。

在分别对应于通过公式1或公式3的方式来获取累加步长的方式的上述实施例中，生成的时钟信号的占空比均接近于50％。如果需要生成其他占空比的时钟信号，可采用公式2来获取累加步长，或者通过其他方式来获取累加步长，相应的，用于确定翻转位置的具体计算公式会有所不同，但其核心思想类似于上述实施例，本领域技术人员均应知晓，在此不再赘述。

此外，还可根据上述实施例所示的方法来获取占空比大致为50％的第二时钟信号，然后在不改变第二时钟信号频率的情况下，调整第二时钟信号的占空比，比如利用定时器来调整第二时钟信号的占空比，以生成所需的时钟信号。

图6为根据本发明的一个实施例的数控振荡器的示意图。

根据本发明的另一个方面的一个实施例，提供了用于根据第一时钟信号产生一个第二时钟信号的数控振荡器。

参照图6，数控振荡器600包括第一装置610、第二装置620、第三装置630以及第四装置640。

第一装置610用于检测第一时钟信号的多个信号周期。第一装置可通过多种方式来实现，例如一个边沿检测器。

第二装置620用于对应于每个信号周期，以一个累加步长对第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得。第二装置可通过多种方式来实现，例如一个累加器。

第三装置630用于根据多个累加值中的每个累加值以及第一时钟信号的频率生成分别对应于多个信号周期的每个信号周期的多个并行数据。多个并行数据中的至少一个并行数据包括至少一个数据翻转位。第三装置可通过多种方式来实现，例如一个移位寄存器。

第四装置640用于将多个并行数据转换成一个串行数据以生成第二时钟信号。第四装置可通过多种方式来实现，例如一个并串转换器。

在一个实施例中，累加步长通过公式1来计算。

在一个实施例中，对应于公式1中的累加步长的计算方式，第二装置620包括第七装置，其用于当ACCU≥N*B-1-2*A*N时，通过公式4对第二时钟信号的相位进行累加。

在一个实施例中，对应于公式1中的累加步长的计算方式，第三装置630包括第五装置和第六装置。第五装置用于对于多个信号周期中的一个信号周期，当(i*N*B-ACCU)/(2*A)≤N时，确定对应于该个信号周期的并行数据包括至少一个翻转位。第六装置用于确定对应于该个信号周期的并行数据的至少一个翻转位的位置为

其中，1≤i≤N，N为该个并行数据的数据位数，B为第一时钟信号的频率，ACCU为对应于该个信号周期的累加值，A为第二时钟信号的频率。

在一个实施例中，累加步长通过公式3来计算。

在一个实施例中，对应于公式3中的累加步长的计算方式，第二装置620包括第十装置，其用于当ACCU≥1时，将ACCU更新为ACCU的小数位，其中，ACCU为多个累加值中的每个累加值。

在一个实施例中，对应于公式3中的累加步长的计算方式，第三装置630包括第八装置和第九装置。第八装置用于对于多个信号周期中的一个信号周期，当ACCU≥i时，确定对应于该个信号周期的并行数据包括至少一个翻转位。第九装置用于确定对应于该个信号周期的并行数据的至少一个翻转位的位置为

其中，ACCU为对应于该个信号周期的累加值，1≤i≤N，N为该个并行数据的数据位数，A为第二时钟信号的频率，B为第一时钟信号的频率。

图7为根据本发明的又一个实施例的数控振荡器的示意图。

参照图7，同步源信号经由PD(Phase Detector，鉴相器)和LP(Loop Filter，环路滤波器)向NCO(数控振荡器)提供第二时钟信号的频率A。然后，乘法器M计算出累加步长2*N*A，并将累加步长提供给累加器。累加器和延迟器D进行累加并结果提供给PWG(Parallel Word Generator，并行字发生器)。然后，PWG产生多个并行数据，P/S(Parallel/Serial，并串转换器)将多个并行数据转换成串行数据输出以产生第二时钟信号。

如图7所示的数控振荡器，该数控振荡器全部由数字器件实现，也就是说，该数控振荡器无需任何模拟器件就可以产生一个时钟信号。相比于传统的外设有压控晶体振荡器和数字模拟转换器的数控振荡器，本发明所提供的数控振荡器为真正的数控振荡器，因此，整个过程均可以通过FPGA来实现，从而更容易控制与实现，并且精度更高。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，明显的，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (14)

1.一种用于根据一个第一时钟信号产生一个第二时钟信号的方法，该方法包括以下步骤：

A.检测所述第一时钟信号的多个信号周期；

B.对应于所述多个信号周期中的每个信号周期，以一个累加步长对所述第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；

C.根据所述多个累加值中的每个累加值以及所述第一时钟信号的频率生成分别对应于所述多个信号周期的每个信号周期的多个并行数据，所述多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及

D.将所述多个并行数据转换成一个串行数据以生成所述第二时钟信号。

2.根据权利要求1所述的方法，其中，所述累加步长通过以下公式获得：Δ＝2*A*N，其中，Δ为所述累加步长，A为所述第二时钟信号的频率，N为所述多个并行数据中的每个并行数据的数据位数。

3.根据权利要求2所述的方法，其中，所述步骤C包括以下步骤：

-对于所述多个信号周期中的一个信号周期，当(i*N*B-ACCU)/(2*A)≤N时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及

-确定对应于该个信号周期的并行数据的所述至少一个翻转位的位置为

其中，1≤i≤N，N为该个并行数据的数据位数，B为所述第一时钟信号的频率，ACCU为对应于该个信号周期的累加值，A为所述第二时钟信号的频率，

表示向上取整。

4.根据权利要求2所述的方法，其中，所述步骤B包括以下步骤：

-当ACCU≥N*B-1-2*A*N时，通过以下公式对第二时钟信号的相位进行累加：ACCU＝ACCU+2*A*N-N*B，其中，N为所述多个并行数据中的每个并行数据的数据位数，B为所述第一时钟信号的频率，ACCU为所述多个累加值中的每个累加值，A为所述第二时钟信号的频率。

5.根据权利要求1所述的方法，其中，所述累加步长通过以下公式获得：Δ＝2*A/B，其中，Δ为所述累加步长，A为所述第二时钟信号的频率，B为所述第一时钟信号的频率。

6.根据权利要求5所述的方法，其中，所述步骤C包括以下步骤：

-对于所述多个信号周期中的一个信号周期，当ACCU≥i时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及

-确定对应于该个信号周期的并行数据的所述至少一个翻转位的位置为

其中，ACCU为对应于该个信号周期的累加值，1≤i≤N，N为该个并行数据的数据位数，A为所述第二时钟信号的频率，B为所述第一时钟信号的频率，

表示向上取整。

7.根据权利要求5所述的方法，其中，所述步骤B包括以下步骤：

当ACCU≥1时，将ACCU更新为ACCU的小数位，其中，ACCU为所述多个累加值中的每个累加值。

8.一种用于根据一个第一时钟信号产生一个第二时钟信号的数控振荡器，该数控振荡器包括：

第一装置，其用于检测所述第一时钟信号的多个信号周期；

第二装置，其用于对应于每个信号周期，以一个累加步长对所述第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；

第三装置，其用于根据所述多个累加值中的每个累加值以及所述第一时钟信号的频率生成分别对应于所述多个信号周期的每个信号周期的多个并行数据，所述多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及

第四装置，其用于将所述多个并行数据转换成一个串行数据以生成所述第二时钟信号。

9.根据权利要求8所述的数控振荡器，其中，所述累加步长通过以下公式获得：Δ＝2*A*N，其中，Δ为所述累加步长，A为所述第二时钟信号的频率，N为所述多个并行数据中的每个并行数据的数据位数。

10.根据权利要求9所述的数控振荡器，其中，所述第三装置包括：

第五装置，其用于对于所述多个信号周期中的一个信号周期，当(i*N*B-ACCU)/(2*A)≤N时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及

第六装置，其用于确定对应于该个信号周期的并行数据的所述至少一个翻转位的位置为

其中，1≤i≤N，N为该个并行数据的数据位数，B为所述第一时钟信号的频率，ACCU为对应于该个信号周期的累加值，A为所述第二时钟信号的频率，

表示向上取整。

11.根据权利要求9所述的数控振荡器，其中，所述第二装置包括：

第七装置，其用于当ACCU≥N*B-1-2*A*N时，通过以下公式对第二时钟信号的相位进行累加：ACCU＝ACCU+2*A*N-N*B，其中，N为所述多个并行数据中的每个并行数据的数据位数，B为所述第一时钟信号的频率，ACCU为所述多个累加值中的每个累加值，A为所述第二时钟信号的频率。

12.根据权利要求8所述的数控振荡器，其中，所述累加步长通过以下公式获得：Δ＝2*A/B，其中，Δ为所述累加步长，A为所述第二时钟信号的频率，B为所述第一时钟信号的频率。

13.根据权利要求12所述的数控振荡器，其中，所述第三装置包括：

第八装置，其用于对于所述多个信号周期中的一个信号周期，当ACCU≥i时，确定对应于该个信号周期的并行数据包括至少一个翻转位；以及

第九装置，其用于确定对应于该个信号周期的并行数据的所述至少一个翻转位的位置为

其中，ACCU为对应于该个信号周期的累加值，1≤i≤N，N为该个并行数据的数据位数，A为所述第二时钟信号的频率，B为所述第一时钟信号的频率，

表示向上取整。

14.根据权利要求12所述的数控振荡器，其中，所述第二装置包括：

第十装置，其用于当ACCU≥1时，将ACCU更新为ACCU的小数位，其中，ACCU为所述多个累加值中的每个累加值。

Images