CN102439736A - 包括烧结硅上的外延层的电子结构 - Google Patents

包括烧结硅上的外延层的电子结构 Download PDF

Info

Publication number
CN102439736A
CN102439736A CN2010800157559A CN201080015755A CN102439736A CN 102439736 A CN102439736 A CN 102439736A CN 2010800157559 A CN2010800157559 A CN 2010800157559A CN 201080015755 A CN201080015755 A CN 201080015755A CN 102439736 A CN102439736 A CN 102439736A
Authority
CN
China
Prior art keywords
dopant
district
epitaxial loayer
type
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800157559A
Other languages
English (en)
Inventor
阿兰·斯特拉博尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stile
Original Assignee
Stile
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stile filed Critical Stile
Publication of CN102439736A publication Critical patent/CN102439736A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872Recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种方法和电子结构(35),该电子结构包括通过烧结硅粉产生的衬底(26,28)和至少一个外延层(32)。本发明还涉及光伏电池,并且可以用在其它领域,诸如电子、微电子或光电子领域。

Description

包括烧结硅上的外延层的电子结构
技术领域
本发明涉及半导体材料,并且具体涉及可用在光电领域以及诸如微电子、光学、光电子等的其它各种领域中的电子结构。
背景技术
同一发明人的发明名称为“Matériau semiconducteur obtenu par frittage”的法国专利申请No.03/04676描述了一种通过烧结硅粉来制造多晶硅晶片的方法。这些晶片可以用在上面列出的领域中。它们例如可用来形成光电电池。但是,直接由这些晶片制成的电池与使用传统的多晶硅制成的电池相比具有有限的性能。
本发明的目的是提供可用在各种电子领域中能够形成高质量光电电池的电子结构。
通常,本发明的其它目的可以由对本发明的描述中推断出来。应该注意的是,本发明的目的之一是形成更有利的电子结构和/或光电电池或比现有技术更有利地形成电子结构和/或光电电池。
发明内容
因此,本发明的一个实施例提供一种电子结构,包括:
第一区,其包括尺寸小于100微米的硅颗粒;
第二区,其叠加到所述第一区并包括尺寸大于或等于100微米的硅颗粒,
所述第一区和第二区形成支撑物;和
位于所述第二区上的至少一个外延半导体材料层。
在本发明的一个实施例中,所述支撑物具有通过第一和/或第二类型的掺杂剂获得的大于1018个原子/立方厘米的掺杂浓度,并且所述外延层或至少一个外延层具有通过第一和/或第二类型的掺杂剂获得的小于1018个原子/立方厘米的掺杂浓度。
根据本发明的一个实施例,所述外延层的厚度小于所述第二区的硅颗粒的尺寸。
本发明的一个实施例,所述结构包括第一外延层和第二外延层,所述第一外延层邻近所述支撑物并掺杂有与所述支撑物的掺杂剂的性质相同的掺杂剂,所述第二外延层比所述第一层更薄并掺杂有与所述支撑物的掺杂剂的性质不同的掺杂剂。
本发明的一个实施例,所述结构包括邻近所述支撑物并掺杂有与所述支撑物的掺杂剂的性质不同的掺杂剂的外延层。
本发明的一个实施例,所述支撑物包括与具有第二类型的掺杂剂的第四区交替的具有第一类型的掺杂剂的第三区,并且掺杂有第二类型的掺杂剂的外延层包括具有第一或第二类型的掺杂剂的第五区,第五区的掺杂由第三和第四区的掺杂剂的扩散产生。
本发明的一个实施例,外延层包括不同性质的材料形成的多个子层。
本发明的一个实施例,子层的材料是纯硅、或者是纯锗、或者是分子式为SixGe1-x的硅锗合金,x是根据被考虑的子层范围可以从0至1变化的参数。
本发明的一个实施例,第一类型的掺杂是N或N+型掺杂,第二类型的掺杂是P或P+型的掺杂。
本发明的一个实施例,所述支撑物的厚度大于100微米,所述第一区的厚度范围在等于0的最小厚度和等于所述支撑物的厚度减去100微米的最大厚度。
根据本发明的一个实施例,所述支撑物不是平坦的和/或具有任何形状。
本发明还涉及一种光伏电池,该光伏电池包括如上文描述的电子结构。
根据本发明的一个实施例,所述光伏电池包括设置在电池的两个表面或电池的单个表面上的抗反射层和/或欧姆接触区。
本发明还涉及一种用于形成电子结构的方法,该方法包括步骤:
a)通过烧结硅粉形成晶片;
b)通过第一和/或第二类型的掺杂剂以大于1018个原子/立方厘米的浓度掺杂掺杂晶片,其中步骤b)可以在步骤a)期间执行;
c)使晶片的表面再结晶,以增大硅颗粒的尺寸,邻近再结晶表面的大多数的硅颗粒具有大于或等于预定值的尺寸;和
d)外延沉积掺杂有第一和/或第二类型的掺杂剂的一个或多个半导体材料层,
执行再结晶步骤c),以便所述预定值大于或等于所述外延层的厚度,
根据本发明的一个实施例,所述晶片在再结晶步骤中在其整个厚度上熔融。
在下文关于附图对特定实施例的非限制性描述中,将详细讨论本发明的前述目标和其它目标、特征和优点。
附图说明
图1-图6图解说明根据本发明用来形成电子结构的方法:
图7显示根据本发明的电子结构;和
图8-图11显示根据本发明的光电电池。
具体实施方式
为了清晰起见,在不同附图中用相同的附图标记来指示相同的元件,并且通常在专利申请中,各个附图不是成比例的。
在图1中,外壳1包围下柱塞(plunger)3和上柱塞4。硅粉6已经被置于下柱塞和上柱塞之间。外壳1包括气体进口7和气体出口9。
在气体进口7和气体出口9之间建立气流G。外壳1升温到温度T。压力P被施加在柱塞3和4之间。硅粉6被烧结,并转变成坚硬的烧结硅晶片中。
存在许多烧结条件。
例如,硅粉6的尺寸不是关键的。例如,粉末粒度测定值范围介于10纳米至100微米之间。
粉末质量也不是关键的。从下文中可以看出,可以使用太阳能级或电子级硅粉。也可以使用所说的冶金级提纯的硅(metallurgical grade)或MG粉,或所说的高纯度冶金提纯的硅或u-MG粉末。
温度T的范围可以介于1000℃与1400℃之间。压力P的范围可以介于5与100兆帕之间。温度T和压力P可以在一个或几个热压步骤中共同地施加或者在一个或几个压缩步骤中连续地施加,在一个或几个压缩步骤之后接着进行热处理。温度T和/或压力P在烧结过程中不一定是固定的。
气体G的压力例如可以在几百帕或大约1000百帕之间变化。气体G可以是氩。氢可以连同另一气体加入其中,以减少粉末中存在的氧,另一气体例如为卤化气体,以净化粉末。同一发明人于2008年7月28日提交的发明名称为“Fabrication et purification d’un solide semiconducteur”的法国专利申请N°08/55149描述了在形成烧结晶片之后或在其形成过程中用于净化烧结晶片的各种气体和操作模式。该专利申请的教导可以用在本发明中。例如,柱塞3和4可以是多孔的,以让气体流过正在被烧结的材料的多孔通道。
在整个烧结过程中可以维持气流或不维持气流。应该另外注意的是,气流的存在不是必需的,并且烧结晶片可以在没有气流的情况下制造。
图2显示在参照图1中描述的烧结之后获得的烧结硅晶片10。
晶片10具有长度L,宽度l,厚度h。例如,可以形成具有150毫米并且厚度h范围在100和500毫米之间的方形晶片。也可以形成圆形、菱形形状或六角形晶片,原因是晶片可以具有任形状,但是优选是可形成瓦状的。晶片10也不一定是平面的,而可以适于为期望形状,例如适于为屋瓦的形状。晶片10由图2中十字线表示的小颗粒12形成。通常,烧结并不会太多增加颗粒尺寸。例如,如果使用尺寸大约为一微米的粉末,则颗粒12的尺寸范围根据烧结条件可以在1到3微米之间。
晶片10可以以非多孔或多孔形式制成,孔隙度可以由晶片制造条件控制。
而且,晶片10是N型和/或P型掺杂的,优选N+和/或P+型。N+和/或P+型应该理解为对应于大于1018个原子/立方厘米的掺杂剂浓度,例如范围在1018原子/立方厘米与1021个原子/立方厘米之间,类型P或N应该理解为对应于小于1018个原子/立方厘米的掺杂剂浓度,例如范围在1015个原子/立方厘米与1018个原子/立方厘米之间。掺杂可以在烧结过程中执行。例如,可以使用预先掺杂的粉末,或者掺杂剂可以混合到硅粉中或者由在孔隙通道中流动的气体G提供。在多孔晶片的情况下,掺杂还可以在烧结之后进行,即在形成晶片10之后进行。例如,掺杂剂可以通过注入气体、液体或粘性产品来引入,其通过孔隙通道渗透到晶片10中。包含掺杂剂的膏剂也可以施加到晶片的一个表面或两个表面上,以通过扩散使掺杂剂渗透。可以在一个步骤或几个步骤中加入掺杂剂。掺杂可以是均匀的,表现同梯度,或者是局部的,即存在于晶片的一个或几个部分中。
图3显示局部掺杂的晶片10的一个例子。
在图3中,晶片10具有与P+型掺杂区17交替的N+型掺杂区15。区域15和区域17以带的形式出现,占据晶片10的整个长度l和整个高度h。例如,区域15的宽度大约为2毫米,区域17的宽度大约为1毫米。区域15和17的掺杂是在制造晶片10之后执行的,这里是制造为多孔形式。掺杂可以是例如通过将液体或粘性产品注入到晶片的孔隙中来执行。区域15和17因此可以通过丝网漏印法再接着进行用于扩散掺杂剂的退火步骤来形成。
区域18位于区域15和17之间。区域18例如具有大约一毫米的宽度,区域18可以包括诸如二氧化硅SiO2的绝缘体。绝缘体可以通过与用于掺杂的方法类似的方法引入,例如通过在晶片表面的相应部分上施加包含二氧化硅的膏剂并使所述膏剂渗透通过孔隙来引入。
绝缘体注入到区域18中不是必须的。例如如果晶片10已经由未掺杂或轻微掺杂的太阳能级或电子级粉末制成,则由于这些粉末一旦烧结具有比N+或P+掺杂区小很多的电阻率,因此不进行这种注入。但是,如果使用的粉末是MG或u-MG粉末,则推荐将绝缘体注入到区域18中。实际上,在此情况下,冶金级提纯的硅有导电并产生干扰泄露电流的危险。
当然,图3仅是局部掺杂的一个例子,可以为区域15和17设计不同于带的图形。
一旦晶片10已经制成且被掺杂,则晶片10的表面是再结晶的,这将参照图4进行描述。
在图4中,外壳20包围下相对柱塞23和上相对柱塞24。晶片10被置于下相对柱塞和上相对柱塞之间。相对柱塞23和24不对晶片10施加特定压力。相对柱塞23被升温到低于硅熔化点的温度T1,即低于1,414℃的温度。相对柱塞24被升温到比硅熔化点高的温度T2。结果,相对柱塞24会使晶片10的上表面熔化,其然后会再结晶。
在熔化晶片的上表面之后,再结晶步骤时间短,一般从几秒到几分钟。
再结晶步骤可以出现在与用于烧结图1的外壳的相同外壳中。柱塞3和4然后起到相对柱塞23和24的作用。
再结晶步骤可以通过其它技术来执行。例如,可以在晶片的上表面上产生由诸如光束的能量射线熔化的区域,熔化区域被移动以扫过晶片的整个表面。还存在使用扫描系统的其它方法,其中区域在其整个厚度上熔化。根据所使用的技术,为了使其形状与晶片一致,可以抑制边缘熔化,边缘会被修剪。
图5显示对应于再结晶之后的晶片10的晶片25。如果还没有完全熔化,就是图5的情形,则晶片25具有大颗粒27的上部26和小颗粒29的下部28。颗粒29对应于图2的颗粒12,并以相同方式显示。颗粒27具有平均尺寸d。颗粒27的尺寸通常大于或等于100微米。
用于制造根据本发明的电子结构的方法继续外延沉积步骤,这将参照图6进行描述。
在图6中,晶片25被置于外壳30中能够外延沉积硅的支撑物(未显示)上。外延硅层32沉积在晶片的上表面上。外延层的厚度是e。外延重新产生晶片表面结构,晶体34在层32中形成晶体27的延续。晶体34重新产生再结晶区的晶体27。选择外延区的厚度e小于晶体27的尺寸d。典型地,厚度e大约为20-50微米。层32优选在外延步骤中用N型或P型掺杂剂掺杂。掺杂剂浓度优选小于1018个原子/cm3。外延沉积可以通过CVD由硅烷或三氯硅烷气体执行,通过沉积或真空蒸发例如用范围介于900和1200℃之间的温度。要避免超过1200℃以防止杂质或掺杂剂从晶片25漂移到外延层中。在1200℃左右,大约20微米的外延沉积通常花费大约20分钟时间。应该注意的是外延沉积32是在清洁表面上执行的。因此,如果在晶片的上表面上已经形成例如具有1纳米厚度的氧化物,则在外延沉积之前通过还原作用可将其去掉。
图7显示根据本发明的电子结构35。
在图7中,结构35包括具有小颗粒的区域28、具有大颗粒的区域26和外延区32。区域28可以具有非常小的厚度,诸如1微米。区域26和28是重掺杂的。区域26和28用作该结构的支撑,并且由于它们进行了掺杂,可以用作结构的后电极。外延层是轻掺杂的。外延区的功能是用作有源层。外延区可以具有一个均匀掺杂层,或不同性质和浓度的几个掺杂层。外延层可以由纯的硅制成,或者由硅和诸如锗的另一种半导体材料的合金制成。外延层还可以具有不同性质的各个材料层。
结构35可以用来形成光伏电池和其它各种元件,诸如集成电路类型的电子或光电组件。
在结构35优于现有技术结构的多个优点中,要注意以下方面:
a)形成结构35的基底的区域26和28可以形成有冶金级提纯的硅,例如u-MG型冶金级提纯的硅,其降低结构的成本。
b)当存在区域28时,区域28可以是多孔的,具有开放的多孔通道。如果需要可以利用这些通道的优点,例如注入铝,从而形成并改进欧姆接触。
c)在外延生长过程中,可以形成适于制造最终器件的掺杂层和/或不同材料层的连续。因此,外延层可以包括相当厚的P型掺杂层,例如厚度大约为20微米,与例如小于1微米的厚度小的N型掺杂层相掺杂。这里应该注意所称的BSF(背面电场)P+掺杂层可外延沉积在区域26和区域32之间。这个BSF层在光伏电池的一些实施例中可能是有利的,以防止由光产生的载流子的重新结合。
d)根据本发明的方法能够节省技术步骤,这是因为没有后续产生N或P层的扩散步骤。
现在参照图8-图11,基于根据本发明的电子结构描述各种光伏电池和它们的实施例。
在图8中,根据本发明的光伏电池38是由根据本发明的电子结构40形成的。
结构40包括具有小的硅颗粒的P+型掺杂区41,具有大的硅颗粒的P+型掺杂区42,P型掺杂层43和N或N+型掺杂层44。区域41和42由硅粉的烧结产生,区域42由如之前描述执行的表面再结晶产生。层43和44是两个外延沉积硅层。区域41和42的厚度通常大约介于100-500微米之间,层43的典型厚度大约为20微米,层44的典型厚度大约为1微米。
在结构40的层44上设置抗反射层45,抗反射层45的表面已经被纹理化以捕捉尽可能多的光。抗反射层是非常薄的层,通常大约为0.1微米,通常为氮化硅。
形成梳状物的金属垫46例如由铝制成并连接到输出端47。在电池38的与区域41接触的下表面上设置例如由铝制成的金属化层48,金属化层48连接到端子49,端子49形成电池38的另一输出端。层45的形成和接触区的形成是常规的,在这里不具体描述。
电池38如下工作。载流子是由在层43和44的PN结处流动的光子产生的。由区域43和44中的光产生的载流子经过相应的P+掺杂和/或金属导电区输送至端子47和49。
结构40单独形成光电电池38的大部分。电池38因此是有利的,原因是结构40是不昂贵的,可以由很少的技术步骤形成。因此,例如,在形成各个区域或各个层的过程中可以执行各种掺杂,这避免了后续的掺杂步骤。
另外应该注意的是,结构40的显著优点是在区域41(一方面)和在区域42、43和44(另一方面)之间的微结构的差异。通常由微粒,即由尺寸范围在1到几微米的颗粒形成的区域41实际上具有比其它区域大许多的颗粒边界密度,这能够使诸如金属杂质的可能的杂质引入到(一个或多个)外延层中。这种吸杂效应尤其存在于例如沉积步骤的结构制造步骤中,特别是当这些步骤是在高温下发生时。
现在参照图9描述图8的光伏电池的变型。
在图9中,根据本发明的光伏电池50包括根据本发明的电子结构60。
电子结构60包括具有小的硅颗粒的N+型掺杂区61、具有大的硅颗粒的N+型掺杂区62和P型层63。区域61和62由硅粉的烧结产生,区域62由根据之前的描述执行的表面再结晶产生。层63是外延沉积硅层。区域61和62具有范围大约在100-500微米的总厚度,层63具有大约为20微米的典型厚度。
在结构60的层63上设置抗反射层65。接触区66连接到光伏电池50的输出端67。在电池50的下表面设置与区域61接触的金属化层68,金属化层68连接到端子69,端子69形成电池50的另一输出端。图9的抗反射层和各个接触区类似于图8的对应的抗反射层和接触区,不再进一步描述。
图9的电池50如下工作。
在层63的外延形成过程中,层62的掺杂剂通过在外延区中形成图9中虚线所示的N型掺杂区70轻微扩散。在此,对于电池工作必需的PN结在区域70和层63的水平面上。一旦由光产生载流子,载流子朝光伏电池的端子67和69迁移。
光伏电池50类似于图8的电池38,具有与根据本发明的电子结构的用途相关的所有优点。还具有以下优点。
一方面,由于烧结支撑物61、62是结的一部分,所以不需要如图8中那样,在P型外延层上提供N或N+型掺杂外延层。因此形成电池50比形成电池38更简单,这节约了时间和制造成本。
另一方面,由于PN结在层63的基底上并邻近层62,所以避免了图8的层44由于N或N+层在表面上而造成的能量吸收。
现在参照图10描述图8的光伏电池的另一种变型。
在图10中,根据本发明的光伏电池75包括根据本发明的电子结构80。
电子结构80包括具有小的硅颗粒的P+型掺杂区81、具有大的硅颗粒的P+掺杂区82、由几个P型掺杂子层83-1到83-n形成的层83和N或N+型掺杂层84。区域81和82由硅粉的烧结产生,区域82由根据之前的描述执行的表面再结晶产生。区域81和82具有范围大约在100-500微米的总厚度。层84具有大约1微米的典型厚度。
层83由子层83-i形成,i的范围从1到n,它已经外延沉积且是P型掺杂的。每个子层83-i由化学分子式为SixGe1-x的材料形成,其中x的值的范围可以从0到1。因此,与区域82接触的子层83-1可以是纯锗,而下一个子层是硅含量增加的硅和锗的合金,以实现子层83-n中的纯硅。层83具有范围近似从20到50微米的典型总厚度。优选地,子层83-i的数目是有限的,例如等于3或者4。3个子层83-1到83-3显示于图10中。每个层在沉积过程掺杂有可变的掺杂剂深度。除电子结构80之外,光伏电池75包括抗反射层85、连接到电池的第一端87的金属化垫86以及连接到电池的第二端89的后金属化电池88。由于已经描述了这些元件,且这些元件具有相似功能,所以不再进一步描述它们。
除了使用根据本发明的电子结构的优点(低成本,制造简单等等)之外,图10的光伏电池是有益的,原因是它具有比图8的电池38更大的效率。
实际上,由于硅、锗和硅-锗合金的能隙是不同的,所以产生更多的电子洞对,原因是光子能量比在纯硅的情况下被更好地利用。特别是,如果在形成的结构中所述层在暴露于光的表面上包含更多硅且在底层中包含更多锗,则太阳光谱的红外部分以更大的效率转换。而且,锗的使用使得能够具有更大的载子移动率和更好的导电性以及改进的与导电区的欧姆接触。
图11显示根据本发明的光伏电池的另一实施例。
在图11中,光伏电池90包括根据本发明的电子电池95。结构95包括下支撑物100和上层102。
下支撑物100源自于根据图3的描述掺杂的烧结硅晶片。因此,支撑物100包括与P+型掺杂区107交替的N+型掺杂区105。区域105典型地具有大约2毫米的宽度,且区域107典型地具有大约1毫米的宽度。区域108位于区域105和107之间,通过将绝缘子加入到多孔通道中,区域108被制成是绝缘的。支撑物100在其与层102接触的上表面具有尺寸典型地大于或等于100微米的大颗粒。这种大颗粒由表面再结晶产生,在图11中未显示,以避免使图太复杂。支撑物100在其下部通常具有依然是多孔的小颗粒。支撑物100的厚度如之前描述的电池的情况一样范围近似从100至500微米。
层102由硅外延沉积在支撑物100的再结晶表面上产生。层102是P型掺杂的。
在层102与支撑物100接触的基底处,可以找到N型掺杂区110和P型掺杂区112。区域110邻近区域105,区域112邻近区域107。已经在扩散步骤中获得区域110和区域112,扩散步骤将区域105和107的掺杂剂扩散到层102中。在层102的外延沉积之后,以大约900℃的温度通过加热获得扩散。还可以在层102的外延沉积过程中发生扩散,可以进行后续的扩散步骤,该步骤不是必需的。在层102的上表面上设置类似于之前描述的电池的抗反射层的抗反射层114。
在结构95的下表面上设置与区域105相对的垫115和与区域107相对的垫117。垫115和117是金属的,例如由铝制成。垫115连接到端子120,垫117连接到端子130。端子120和130形成电池80的两个输出端。
光伏电池90如下工作。
PN结位于区域110和外延层102的水平面处。区域107比区域105窄,这是由于它们的功能是不同的。实际上,使用区域107,通过区域112来促进与外延区102的欧姆接触。也使用N+型掺杂区105来促进与金属区115的欧姆接触。
光伏电池90一方面具有由于根据本发明的电子结构的存在带来的所有优点。
另一方面,在电池90中,所有的电子接触是在电池下表面上进行的。在暴露于照射的电池表面上没有集电梳。结果,更大的表面区域可用来接收照射,这产生改进的电池效率。
而且,与图8的层44不同,电池90不具有特定的表面掺杂,图8的层44的表面掺杂通常相当高并吸入部分光。
应该注意的是,光伏电池90不能用由单晶硅或多晶硅制成的传统衬底形成,这是因为单晶硅或多晶硅衬底不能执行图3所示的掺杂。
上文已经描述了具有不同变型的各个实施例。应该注意的是在不显示任创造性的情况下本领域技术人员可以修改或组合这些各种实施例和变型的各个元件。
例如,在电池38、50和90中,外延层可包括如电池75的情况一样具有可变分子式SixGe1-x和可变掺杂的几个子层。
同样,只作为示意给出了几个厚度和幅度。例如,由于烧结的低成本,根据需要,根据本发明的结构或电池的支撑物可以更厚,例如厚度范围从1到几毫米。
因此,将外延层的厚度描述为范围大致从20-50微米。当然,外延层可以更薄,例如10微米,或者更厚,例如高达100或150微米。
当然,在电子结构或电池的所有之前描述的例子中,掺杂剂的性质可以倒置。例如,可以用N或N+型掺杂区来代替结构或电池的P或P+型掺杂区,可以用P或P+型区域来代替结构或电池的N或N+型掺杂区。
还应该注意的是,能够形成光伏电池的本发明的结构可以用在其它器件中,外延区用作有源区。这些应用的例子例如是电子或光电类型的集成电路。

Claims (15)

1.一种电子结构(35,40,60,80,95),包括:
第一区(28,41,61,81),其包括尺寸小于100微米的硅颗粒;
第二区(26,42,62,82),其叠加到所述第一区并包括尺寸大于或等于100微米的硅颗粒,所述第一区和第二区形成支撑物;和
位于所述第二区上的采用半导体材料的至少一个外延层(32,43,44,63,83,84,102)。
2.根据权利要求1所述的结构(35,40,60,80,95),其中所述支撑物具有通过第一类型和/或第二类型的掺杂剂获得的大于1018个原子/立方厘米的掺杂浓度,并且其中所述至少一个外延层具有通过第一类型和/或第二类型的掺杂剂获得的小于1018个原子/立方厘米的掺杂浓度。
3.根据权利要求1和2中的任一项所述的结构(35,40,60,80,95),其中所述外延层的厚度小于所述第二区的硅颗粒的尺寸。
4.根据权利要求1-3中的任一项所述的结构(40),其中所述结构包括第一外延层(43)和第二外延层(44),所述第一外延层邻近所述支撑物并掺杂有与所述支撑物(41,42)的掺杂剂性质相同的掺杂剂,所述第二外延层比所述第一外延层更薄并掺杂有与所述支撑物的掺杂剂性质不同的掺杂剂。
5.根据权利要求1-3中的任一项所述的结构(60),其中所述结构包括邻近所述支撑物并掺杂有与所述支撑物(61,62)的掺杂剂性质不同的掺杂剂的外延层(63)。
6.根据权利要求1-3中的任一项所述的结构(95),其中所述支撑物(100)包括与具有所述第二类型的掺杂剂的第四区(107)交替的具有第一类型的掺杂剂的第三区(105),并且掺杂有第二类型的掺杂剂的外延层(102)包括具有所述第一类型或第二类型的掺杂剂的第五区(110,112),所述第五区的掺杂由第三区和第四区的掺杂剂的扩散产生。
7.根据前述权利要求中的任一项所述的结构(80),其中一外延层(83)包括不同性质材料形成的多个子层(83-i)。
8.根据权利要求7所述的结构(80),其中所述子层的材料是纯硅、或者是纯锗、或者是分子式为SixGe1-x的硅锗合金,x是根据被考虑的子层范围从0至1变化的参数。
9.根据前述权利要求中任一项所述的结构,其中所述第一类型的掺杂是N或N+型掺杂,所述第二类型的掺杂是P或P+型的掺杂。
10.根据前述权利要求中任一项所述的结构,其中所述支撑物的厚度大于100微米,所述第一区的厚度范围在等于0的最小厚度和等于所述支撑物的厚度减去100微米的最大厚度之间。
11.根据前述权利要求中任一项所述的结构,其中所述支撑物不是平坦的和/或具有任何形状。
12.一种光伏电池(38,50,75,90),包括前述权利要求中任一项所述的电子结构。
13.根据权利要求12所述的光伏电池(38,50,75,90),包括设置在电池的两个表面或电池的单个表面上的抗反射层和/或欧姆接触区。
14.一种用于形成电子结构(35,40,60,80,95)的方法,包括步骤:
a)通过烧结硅粉形成晶片(10);
b)通过第一类型和/或第二类型的掺杂剂以大于1018个原子/立方厘米的浓度掺杂所述晶片,其中步骤b)可在步骤a)期间执行;
c)使所述晶片的表面再结晶,以增加硅颗粒的尺寸,邻近再结晶表面的大多数的硅颗粒具有大于或等于预定值的尺寸;和
d)外延沉积掺杂有所述第一类型和/或第二类型的掺杂剂的一个或多个半导体材料层,再结晶步骤c)被执行成使得所述预定值大于或等于所述外延层的厚度。
15.根据权利要求14所述的方法,其中所述晶片在所述再结晶步骤期间在其整个厚度上熔融。
CN2010800157559A 2009-04-02 2010-04-01 包括烧结硅上的外延层的电子结构 Pending CN102439736A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0952110A FR2944142B1 (fr) 2009-04-02 2009-04-02 Structure electronique a couche epitaxiee sur silicium fritte
FR0952110 2009-04-02
PCT/FR2010/050628 WO2010112782A2 (fr) 2009-04-02 2010-04-01 Structure electronique a couche epitaxiee sur silicium fritte

Publications (1)

Publication Number Publication Date
CN102439736A true CN102439736A (zh) 2012-05-02

Family

ID=41449905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800157559A Pending CN102439736A (zh) 2009-04-02 2010-04-01 包括烧结硅上的外延层的电子结构

Country Status (4)

Country Link
EP (1) EP2415084A2 (zh)
CN (1) CN102439736A (zh)
FR (1) FR2944142B1 (zh)
WO (1) WO2010112782A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3037719B1 (fr) * 2015-06-17 2018-07-27 S'tile Structure electronique sur support ceramique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390743A (en) * 1980-09-20 1983-06-28 Licentia Patent Verwaltungs-Gmbh Silicon layer solar cell and method of producing it
JP2006313668A (ja) * 2005-05-06 2006-11-16 Dainippon Printing Co Ltd 酸化物半導体電極用転写材、色素増感型太陽電池用基材、色素増感型太陽電池、及びそれらの製造方法
US20070178675A1 (en) * 2003-04-14 2007-08-02 Alain Straboni Sintered semiconductor material
CN101132029A (zh) * 2007-09-27 2008-02-27 南开大学 铝基晶体硅颗粒太阳电池及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140276A (en) * 1979-04-18 1980-11-01 Matsushita Electric Ind Co Ltd Photovoltaic element
DE19842002A1 (de) * 1998-09-04 2000-03-09 Matthias Nell Substrat zur Abscheidung einer für Solarzellen geeigneten Halbleiterschicht und Herstellungsverfahren des Substrats
FR2853562B1 (fr) * 2003-04-14 2006-08-11 Centre Nat Rech Scient Procede de fabrication de granules semiconducteurs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390743A (en) * 1980-09-20 1983-06-28 Licentia Patent Verwaltungs-Gmbh Silicon layer solar cell and method of producing it
US20070178675A1 (en) * 2003-04-14 2007-08-02 Alain Straboni Sintered semiconductor material
JP2006313668A (ja) * 2005-05-06 2006-11-16 Dainippon Printing Co Ltd 酸化物半導体電極用転写材、色素増感型太陽電池用基材、色素増感型太陽電池、及びそれらの製造方法
CN101132029A (zh) * 2007-09-27 2008-02-27 南开大学 铝基晶体硅颗粒太阳电池及其制备方法

Also Published As

Publication number Publication date
FR2944142A1 (fr) 2010-10-08
FR2944142B1 (fr) 2011-06-03
WO2010112782A2 (fr) 2010-10-07
WO2010112782A3 (fr) 2011-05-19
EP2415084A2 (fr) 2012-02-08

Similar Documents

Publication Publication Date Title
US9493358B2 (en) Photovoltaic module including integrated photovoltaic cells
US8273669B2 (en) Method of forming a passivated densified nanoparticle thin film on a substrate
US7615393B1 (en) Methods of forming multi-doped junctions on a substrate
CN101681936B (zh) 清洗由太阳能蚀刻浆料制造的太阳能电池表面开口的方法
JP4869061B2 (ja) 焼結された半導体材料
US8138070B2 (en) Methods of using a set of silicon nanoparticle fluids to control in situ a set of dopant diffusion profiles
AU2006224719B2 (en) Photovoltaic cell with thick silicon oxide and silicon nitride passivation fabrication
US8921968B2 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
TW201334197A (zh) 併入矽奈米粒子墨水之結構、得自奈米粒子矽沉積物之緻密矽材料及對應方法
WO2010050936A1 (en) Methods of forming multi-doped junctions on a substrate
CN102282650B (zh) 背面结太阳能电池
CN103238220A (zh) 具有原位表面钝化的离子注入选择发射极太阳能电池
US8405183B2 (en) Semiconductor structure
Beaucarne et al. Thin-film polysilicon solar cells on foreign substrates using direct thermal CVD: material and solar cell design
US8192648B2 (en) Method for forming a sintered semiconductor material
CN107591461A (zh) 一种制备太阳能电池的扩散工艺
CN103811572B (zh) 光电装置及其制造方法
CN100429761C (zh) 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构
JP2005159312A (ja) 太陽電池用多結晶シリコン基板の母材および太陽電池用多結晶シリコン基板
CN112144117B (zh) 氢、磷、氮掺杂单晶硅及其制备方法、太阳能电池
TW201505190A (zh) 太陽電池用基板及其製造方法
TW201135813A (en) Process for producing doped silicon layers, silicon layers obtainable by the process and use thereof
Raval et al. Industrial silicon solar cells
Eyer et al. Crystalline silicon thin-film (CSiTF) solar cells on SSP and on ceramic substrates
CN102439736A (zh) 包括烧结硅上的外延层的电子结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120502