WO2010112782A2 - Structure electronique a couche epitaxiee sur silicium fritte - Google Patents

Structure electronique a couche epitaxiee sur silicium fritte Download PDF

Info

Publication number
WO2010112782A2
WO2010112782A2 PCT/FR2010/050628 FR2010050628W WO2010112782A2 WO 2010112782 A2 WO2010112782 A2 WO 2010112782A2 FR 2010050628 W FR2010050628 W FR 2010050628W WO 2010112782 A2 WO2010112782 A2 WO 2010112782A2
Authority
WO
WIPO (PCT)
Prior art keywords
type
zones
doping
support
zone
Prior art date
Application number
PCT/FR2010/050628
Other languages
English (en)
Other versions
WO2010112782A3 (fr
Inventor
Alain Straboni
Original Assignee
S'tile
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S'tile filed Critical S'tile
Priority to EP10723184A priority Critical patent/EP2415084A2/fr
Priority to CN2010800157559A priority patent/CN102439736A/zh
Publication of WO2010112782A2 publication Critical patent/WO2010112782A2/fr
Publication of WO2010112782A3 publication Critical patent/WO2010112782A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to the field of semiconductor materials and structures including elec ⁇ tronic used in the photovoltaic field, as well as in various other fields, such as microelectronics, optics, optoelectronics etc. Presentation of the prior art
  • An object of the present invention is to provide electronic structures that can be used in various electronic fields and that allow the production of high quality photovoltaic cells.
  • other objects of the present invention will be deduced from the description of the present invention. It will be noted that one of the objects of the present invention is to produce electronic structures and / or photovoltaic cells which are more advantageous or more advantageously than in the prior art. summary
  • an embodiment of the present invention provides an electronic structure comprising: a first zone comprising silicon grains smaller than 100 micrometers;
  • a second zone superimposed on the first zone and comprising silicon grains with a size greater than or equal to 100 micrometers, the first and second support zones; and one or more layers of semi conductor material ⁇ grown epitaxially on the second zone.
  • the support has a doping concentration of greater than 10 atoms / cm 2 using dopants of a first and / or a second type, and the or at least one of the epitaxial layers has a doping concentration of less than 10 - * - ° atoms / cm- ⁇ using dopants of the first and / or second type.
  • the thickness of the epitaxial layer or layers is smaller than the size of the silicon grains of the second zone.
  • the structure comprises a first epitaxial layer adjacent to the support and doped with a dopant of the same nature as the support and a second epitaxial layer thinner than the first layer, doped with a different kind of dopant. of the support.
  • the structure comprises an epitaxial layer adjacent to the support and doped with a dopant of a different nature from that of the support.
  • the support comprises third doping zones of the first alternating type with fourth doping zones of the second type, and the epitaxial layer, doped with a dopant of the second type, comprises fifth doped zones of the first or second type, the doping of the fifth zones originating from the diffusion of the dopants of the third and fourth areas.
  • an epitaxial layer comprises several sub-layers of materials of different nature.
  • the materials of the sublayers are either pure silicon, pure germanium or a silicon and germanium alloy of formula Si x Ge ] __ x , where x is a variable parameter. from 0 to 1 and depending on the underlayer considered.
  • the doping of the first type is an N or N + type doping and the doping of the second type is a P or P + type doping.
  • the thickness of the support is greater than 100 micrometers, the thickness of the first zone being between a minimum thickness equal to zero and a maximum thickness equal to the thickness of the support minus 100. micrometers.
  • the support is not plane and / or has any shape.
  • the present invention also relates to a photovoltaic cell comprising an electronic structure as described above.
  • the photovoltaic cell comprises an antireflection layer and / or ohmic contact sockets arranged on both sides of the cell or on only one side of the cell.
  • the present invention also relates to a method for producing an electronic structure comprising the following steps: a) producing a wafer by sintering silicon powders; b) doping of the wafer with dopants of a first and / or a second type, with a concentration of greater than 10 -3 atoms / cm 2, step b) being possible during step a); c) recrystallizing a face of the wafer to increase the size of the silicon grains, the majority of the silicon grains adjacent to the recrystallized face having a size greater than or equal to a determined quantity; and d) epitaxially depositing one or more layers of a semiconductor material doped with dopants of the first and / or second type, the recrystallization step c) being carried out so that the determined quantity is greater than or equal to the thickness of the epitaxial layer (s).
  • the wafer is melted over its entire thickness during the recrystallization step.
  • FIGS. 1-6 illustrate a method for realizing electronic structures according to the present invention
  • Fig. 7 shows an electronic structure according to the present invention
  • Figures 8 to 11 show photovoltaic cells according to the present invention.
  • an enclosure 1 encloses a lower piston 3 and an upper piston 4. Between the lower and upper pistons has been placed silicon powder 6.
  • the enclosure 1 comprises a gas inlet opening 7 and a gas outlet opening 9.
  • a gas flow G is established between the openings 7 and
  • the chamber 1 is brought to a temperature T.
  • a pressure P is applied between the pistons 3 and 4.
  • the sintering conditions can be quite varied.
  • the size of powders 6 is not critical.
  • the particle size of the powders may be between 10 nanometers and 100 micrometers.
  • the quality of the powders is not critical either. As will be seen later, it is possible to use silicon powders of solar quality (“solar grade” in English) or electronic quality (“electronic grade” in English). It is also possible to use metallurgical type powders known as MG powders ("Metallurgical grade”) or improved metallurgical silicon powders known as U-MG powders ("Up-graded-Metallurgical silicon”).
  • the temperature T can be between 1000 and
  • the pressure P can be between 5 and 100 megapascals.
  • the temperature T and the pressure P can be applied jointly, during one or more hot pressing steps, or successively, during one or more compression steps followed by a heat treatment.
  • the temperature T and / or the pressure P are not necessarily fixed during sintering.
  • the pressure of the gas G can for example vary between a few hectopascals and more or less 1000 hectopascals.
  • the gas G can be argon. Hydrogen can be added to reduce the oxygen present in the powders, as well as another gas, for example a halogen gas, to purify the powders.
  • French Patent Application No. 08/55149, of the same inventor, filed July 28, 2008 and entitled "Manufacture and purification of a solid semiconductor" describes various gases and procedures for purifying a sintered wafer after or in progress.
  • the teaching of this patent application in the present invention may be used.
  • the pistons 3 and 4 may be porous so as to allow the gas to pass through the porosity channels of the material being sintered.
  • FIG. 2 represents a sintered silicon wafer 10 obtained after sintering as described in relation to FIG.
  • the wafer 10 has a length L, a width 1 and a thickness h. For example, one can realize square wafers of 150 millimeters of side having a thickness h between 100 and 500 micrometers. It is also possible to produce platelets of circular, rhombic, hexagonal shape, the shape being arbitrary, but preferably pavable.
  • the wafer 10 is not necessarily flat, but can be adapted to a desired shape, for example the shape of a roof tile.
  • the wafer 10 is formed of small grains 12, symbolized by crosses in FIG. 2. Generally, the sintering increases little the size of the grains. For example, if powders of the order of one micrometer were used, the grains 12 will have a size ranging from 1 to 3 microns depending on the sintering conditions.
  • the wafer 10 can be made in a non-porous or porous form, the porosity being controllable by the wafer forming conditions.
  • the wafer 10 is doped, of the N type and / or of the P type, with a preference for the N + and / or P + types.
  • the P + or N + types are understood as corresponding to dopant concentrations of greater than 10 -3 atoms / cm 2, for example between 10 -3 and 10 -3 atoms / cm 2
  • the P or N are understood as corresponding to dopant concentrations below 10 - * - ° atoms / cm ⁇ , for example included between IO ⁇ e t 10- atoms / cm- ⁇ . Doping can be performed during sintering.
  • the doping can also be carried out after sintering, that is to say after the formation of the wafer 10.
  • the dopants can be introduced by injecting a gas, a liquid or viscous product which penetrates the wafer 10 through the porosity channels. It is also possible to brush one or both sides of the wafer with a paste containing dopants and to penetrate the dopants by diffusion. Dopants can be added in one or more times.
  • the doping may be homogeneous, have a gradient or be located, that is to say present in one or more distinct parts of the wafer.
  • Figure 3 shows an example of a wafer 10 with localized doping.
  • the wafer 10 has N + doped zones 15 alternating with P + doped zones 17.
  • the zones 15 and the zones 17 are in the form of strips occupying the entire width 1 and the entire thickness h of the wafer 10.
  • the width of the zones 15 is for example of the order of 2 millimeters and the width of the zones 17 of the order of 1 millimeter.
  • the doping of the zones 15 and 17 is carried out after formation of the wafer 10, which has been produced here in porous form. Doping can, for example, be carried out by injecting liquid or a viscous product into the pores of the wafer. Zones 15 and 17 can also be produced by screen printing followed by an annealing step for dopant diffusion.
  • Zones 18 may contain an insulator, such as silica SiO 2.
  • the insulation may have been introduced by a process similar to that used for doping, for example by brushing the parts corresponding sides of the wafer with a paste containing silica and by penetrating through the pores.
  • An insulator is not necessarily injected into the zones 18. This is particularly the case if the wafer 10 has been made from undoped or lightly doped powders of solar or electronic quality, since these powders, once sintered, exhibit a resistivity much higher than that of the N + or P + doped zones. On the other hand, it is recommended to inject an insulator in zones 18 if the powders used are powders of MG or u-MG quality. Indeed, in this case, the metallurgical silicon may be conductive and create disruptive leakage currents.
  • FIG. 3 is only an example of localized doping, and one can imagine non-strip patterns for zones 15 and 17.
  • an enclosure 20 encloses a lower counter-piston 23 and an upper counter-piston. 24.
  • the plate 10 is placed between the lower and upper counter-pistons.
  • the counter-pistons 23 and 24 exert no particular pressure on the wafer 10.
  • the counter-piston 23 is brought to a temperature T1 lower than the melting point of the silicon, that is to say less than 1414 ° C.
  • the counter-piston 24 is brought to a temperature T2 greater than the melting point of the silicon.
  • the recrystallization step is short, typically from a few seconds to a few minutes after melting of the upper face of the wafer.
  • the recrystallization step can take place in the same chamber as that used for sintering FIG. 1.
  • the pistons 3 and 4 then play the role of the counter-pistons 23 and 24.
  • the recrystallization step can be carried out by other techniques. For example, an area melted by a beam of energy, such as a light beam, may be created on the upper surface of the wafer, and the molten zone is moved so as to scan the entire surface of the wafer. There are also other methods also using a scanning system, in which a zone is melted over the entire thickness. Depending on the technique used, to keep its shape to the wafer, we can abstain from melting the edges, which will be cut.
  • Figure 5 shows a wafer 25 corresponding to wafer 10 after recrystallization. If it has not been completely melted, which is the case in FIG. 5, the wafer 25 has an upper part 26 with coarse grains 27 and a lower part 28 with small grains 29.
  • the grains 29 correspond to the grains 12 of the Figure 2 and are represented in the same way.
  • the grains 27 have an average size d.
  • the size of the grains 27 is typically greater than or equal to 100 micrometers.
  • the wafer 25 is placed on a support that is not shown in an enclosure 30 that makes it possible to deposit silicon by epitaxy.
  • An epitaxial layer 32 of silicon is deposited on the upper face of the wafer.
  • the thickness of the epitaxial layer is e.
  • the epitaxy reproduces the structure of the surface of the wafer, and crystals 34 are formed in the layer 32 in continuity with the crystals 27.
  • the crystals 34 reproduce the crystals 27 of the recrystallized zone.
  • the thickness e of the epitaxial zone is chosen to be smaller than the size of crystals 27. Typically, the thickness e is of the order of 20 to 50 microns.
  • the layer 32 is doped with N-type or P-type dopants, preferably during the epitaxial step.
  • the concentration of the dopants is preferably less than 10 -3 atoms / cm -1.
  • the epitaxy deposit can be made by CVD ("Chemical Vapor Deposition") from silane or trichlorosilane gas, by deposition or evaporation under vacuum, for example with a temperature of between 900 and 1200 ° C. It will be avoided to exceed 1200 ° C. C to avoid having impurities and dopants of the wafer 25 in the epitaxial layer. At around 1200 0 C, an epitaxial deposit of twenty micrometers generally takes about twenty minutes. It will be noted that the epitaxial deposition 32 is made on a clean surface.
  • Fig. 7 shows an electronic structure 35 according to the present invention.
  • the structure 35 comprises a zone 28 with small grains, a zone 26 with coarse grains and an epitaxial zone 32.
  • the zone 28 may be of very small thickness, such as a micrometer. Zones 26 and 28 are heavily doped.
  • the zones 26 and 28 serve as support for the structure and, because of their doping, can serve as rear electrode of the structure.
  • the epitaxial zone is weakly doped.
  • the role of the epitaxial zone is to serve as an active layer.
  • the epitaxial zone may have homogeneous doping, or several doping layers different in nature or in concentration.
  • the epitaxial zone may be made of pure silicon, or of an alloy of silicon and of another semiconductor material, such as germanium.
  • the epitaxial layer may also have several layers of different types of materials.
  • the structure 35 can be used to make photovoltaic cells as well as various other elements, such as electronic or optoelectronic components of the integrated circuit type.
  • Zone 28 when it exists, is a zone that can be porous and have channels of open porosity. These channels can be used, if necessary, for example to inject aluminum, forming and improving the ohmic contact.
  • the epitaxial zone may comprise a fairly thick P-type doped layer, for example of the order of 20 microns, surmounted by an N-type doped layer of small thickness, for example less than 1 micrometer. It will be noted here that it is possible to deposit by epitaxy a P + doped layer called BSF layer ("Back Surface Field") between the zone 26 and the zone 32. Such a BSF layer may be of interest in certain embodiments of photovoltaic cells, to prevent the recombination of carriers created by light. d) The method according to the present invention allows a saving of technological steps, insofar as there is no subsequent diffusion step to create the N or P layers.
  • FIGS. 8-11 Various photo voltaic cells and their embodiments will now be described from an electronic structure according to the present invention, in connection with FIGS. 8-11.
  • a photovoltaic cell 38 according to the present invention is made from an electronic structure 40 according to the present invention.
  • the structure 40 comprises a zone 41 with small p + type doped silicon grains, a P + type doped zone 42 with large grains of silicon, a P type doped layer 43 and a N + or N + type doped layer 44.
  • the zones 41 and 42 come from the sintering of silicon powders, the zone 42 resulting from a recrystallization at the surface, carried out as has been described previously.
  • Layers 43 and 44 are two layers of silicon deposited by epitaxy.
  • the zones 41 and 42 have an overall thickness of the order of 100 to 500 microns, the layer 43 has a typical thickness of the order of 20 microns, and the layer 44 has a typical thickness of about one micrometer.
  • the antireflection layer 45 On the layer 44 of the structure 40, there is an antireflection layer 45, the surface of which may have been textured to capture the maximum of light.
  • the antireflection layer is a very thin layer, typically of the order of 0.1 micrometer, generally made of silicon nitride.
  • Metal studs 46 forming a comb are connected to an output terminal 47.
  • a metallization layer 48 for example made of aluminum, connected to at a terminal 49 forming the other output terminal of the cell 38.
  • the embodiment of the layer 45 and the handshakes is conventional and their embodiment will not be described specifically.
  • cell 38 The operation of cell 38 is as follows. Charge carriers are created by a photon flux at the PN junction of the layers 43 and 44. The charge carriers created by the light in the zones 43 and 44 are discharged to the terminals 47 and 49 via the respective conductive zones. , P + doped and / or metallic.
  • the structure 40 constitutes practically alone the entire photovoltaic cell 38.
  • the cell 38 is thus advantageous because the structure 40 is inexpensive and feasible with few technological steps.
  • the various dopings can be made during the formation of the different zones or layers, which avoids later steps of doping.
  • Zone 41 consisting of grains generally micron, that is to say from one to a few microns, has indeed a density grain boundaries much higher than other areas, which traps any impurities introduced into the epitaxial layer or layers, such as metal impurities.
  • This effect of entrapment (“gettering effect” in English) occurs especially during the manufacturing steps of the structure, especially when these steps take place at high temperature as is the case for example for the deposition steps.
  • a photovoltaic cell 50 according to the present invention comprises an electronic structure 60 according to the present invention.
  • the electronic structure 60 comprises a zone N + type doped with small grains of silicon, a zone 62 doped N + type with large grains of silicon, and a layer 63 doped type P.
  • the zones 61 and 62 come from the sintering of powders of silicon, the zone 62 resulting from a recrystallization at the surface, carried out as has been described previously.
  • the layer 63 is a layer of silicon deposited by epitaxy.
  • the zones 61 and 62 have an overall thickness of the order of 100 to 500 microns, and the layer 63 has a typical thickness of the order of 20 microns.
  • an antireflection layer 65 On the layer 63 of the structure 60, there is an antireflection layer 65.
  • the contact points 66 are connected to an output terminal 67 of the photovoltaic cell 50.
  • On the lower face of the cell 50 in contact with the zone 61 there is a metallization layer 68 connected to a terminal 69 forming the other output terminal of the cell 50.
  • the antireflection layer and the various contact points of FIG. 9 are similar to the antireflection layer and to the corresponding contacts of FIG. Figure 8 and will not be further specified.
  • the operation of the cell 50 of Figure 9 is as follows. During the formation of the epitaxial layer 63, the dopants of the layer 62 diffuse slightly, forming, in the epitaxial zone, an N-type doped zone 70, shown in dotted lines in FIG. 9.
  • the PN junction necessary for the operation of the cell is here at the level of the zone 70 and the layer 63. Once created by the light, the Load carriers migrate to terminals 67 and 69 of the photovoltaic cell.
  • the photovoltaic cell 50 has, like the cell 38 of FIG. 8, all the advantages related to the use of an electronic structure according to the present invention. In addition, it has the following advantages.
  • the sintered support 61, 62 participates in the junction, it is useless to provide, as in FIG. 8, an epitaxial layer doped with N or N + type on the epitaxial layer of type P.
  • the cell 50 is therefore simpler to achieve than the cell 38 and results in a saving of time and manufacturing price.
  • the PN junction is at the base of the layer 63, adjacent to the layer 62, energy absorption is avoided by the layer 44 of FIG. 8, which occurs because the N or N + layer is on the surface.
  • a photovoltaic cell 75 according to the present invention comprises an electronic structure 80 according to the present invention.
  • the electronic structure 80 comprises a zone 81 with small grains of P + type doped silicon, a zone 82 of doped type P + with large grains of silicon, a layer 83 formed of several sub-layers 83-1 to 83-n doped type P and a layer 84 doped N or N + type.
  • the zones 81 and 82 come from the sintering of silicon powders, the zone 82 coming from a surface recrystallization carried out as described previously.
  • the zones 81 and 82 have an overall thickness of the order of 100 to 500 micrometers.
  • the layer 84 has a typical thickness of the order of one micrometer.
  • the layer 83 is formed of sub-layers 83-i, i ranging from 1 to n, which have been epitaxially deposited and p-type doped.
  • Each sub-layer 83-i is formed of a material of chemical formula Si x Ge] _- x , the value of x being able to vary from 0 to 1.
  • the underlayer 83-1, in contact with the zone 82 can be pure germanium, while the following sub-layers are alloys of silicon and germanium with a growing proportion of silicon, to get pure silicon in the 83-n underlayer.
  • the layer 83 has a typical total thickness of the order of 20 to 50 microns.
  • the number of sub-layers 83-i is limited, for example equal to three or four.
  • the photovoltaic cell 75 comprises an antireflection layer 85, metallization pads 86 connected to a first terminal 87 of the cell, and a rear metallization layer 88 connected to a second terminal 89 of the cell.
  • the photovoltaic cell of FIG. 10 is advantageous because it has a higher efficiency than the cell 38 of the figure 8.
  • the forbidden bands of silicon, germanium and silicon-germanium alloys being different, more electron-hole pairs are created because the energy of the photons is better used than in the case of pure silicon.
  • the infrared part of the solar spectrum is converted with a higher efficiency if one realizes a structure where the layers are richer in silicon on the face exposed to light and richer in germanium in the underlying layers.
  • germanium makes it possible to have a higher carrier mobility and a better conductivity, as well as better ohmic contact with the conductive areas.
  • Fig. 11 shows another embodiment of a photovoltaic cell according to the present invention.
  • a photovoltaic cell 90 comprises an electronic structure 95 according to the present invention.
  • the structure 95 comprises a lower support 100 and an upper layer 102.
  • the lower support 100 comes from a wafer of sintered silicon doped as described in FIG. 3.
  • the support 100 comprises zones 105 doped N + type, alternating with zones 107 doped type P +.
  • the zones 105 typically have a width of the order of two millimeters and the zones 107 typically have a width of the order of one millimeter.
  • Between zones 105 and 107 are zones 108 that may have been made insulating by adding an insulator in the porosity channels.
  • the support 100 has large grains, typically greater than or equal to 100 micrometers in size, on its upper face, in contact with the layer 102. These coarse grains come from a surface recrystallization and have not been represented in FIG. not to overload the figure.
  • the support 100 has, in general, small grains in its lower part, which remained porous.
  • the thickness of the support 100 is of the order of 100 to 500 microns, as in the case of the cells described above.
  • the layer 102 comes from the deposition of silicon by epitaxy on the recrystallized surface of the support 100.
  • the layer 102 is p-type doped.
  • the zones 110 are adjacent to the zones 105 and the zones 112 are adjacent to the zones 107.
  • the zones 110 and the zones 112 have been obtained during a diffusion step which has made the dopants of the zones 105 and 107 in the layer 102.
  • the diffusion can be obtained by heating at a temperature of the order of 900 0 C after the epitaxial deposition of the layer 102. Diffusion also occurs during the epitaxial deposition of the layer 102 and a subsequent diffusion step may be unnecessary.
  • On the upper face of the layer 102 there is an antireflection layer 114, similar to the antireflection layer of the previously described cells.
  • pads 115 facing the zones 105 and pads 117 opposite the zones 107.
  • the pads 115 and 117 are metallic, for example aluminum.
  • the pads 115 are connected to a terminal 120 and the pads 117 are connected to a terminal 130.
  • the terminals 120 and 130 form the two output terminals of the cell 90.
  • the operation of the photovoltaic cell 90 is as follows.
  • the PN junction is at the zones 110 and the epitaxial layer 102.
  • the zones 107 are narrower than the zones 105 because their function is different. Indeed, the zones 107 serve, through the zones 112, to facilitate the ohmic contact with the epitaxial zone 102.
  • the N + doped zones 105 also serve to facilitate the ohmic contact with the metal zones 115.
  • the photovoltaic cell 90 has all the advantages associated with the presence of an electronic structure according to the present invention.
  • all the electrical contacts are made on the underside of the cell. There is no collecting comb on the surface of the cell exposed to radiation. As a result, a larger area is available to receive radiation, resulting in improved cell performance.
  • the cell 90 does not have specific surface dopings, such as the layer 44 of FIG. 8, which are generally quite high and absorb some of the light. It will be noted that the photovoltaic cell 90 can not be made with a conventional silicon substrate monocrystalline or polycrystalline, because a monocrystalline or polycrystalline substrate does not allow to perform the doping illustrated in FIG.
  • the epitaxial layer may comprise several sub-layers of varying composition Si x Ge ] __ x variable doping as in the case of the cell 75.
  • the various thicknesses and sizes were given only as an indication.
  • the supports of the structures or cells according to the present invention may be thicker, for example from one to several millimeters if desired.
  • the thickness of the epitaxial layer has been described on the order of 20 to 50 microns. It goes without saying that the epitaxial layer may be less thick, for example 10 microns thick, or thicker, for example up to 100 or
  • the nature of the dopants can be reversed.
  • the P or P + doped zones of a structure or cell may be replaced by N or N + doped zones, the N or N + type doped zones of the structure or of the cell being replaced by zones of type P or P +.
  • the structures according to the present invention which make it possible to produce photovoltaic cells, can be used in other devices, the epitaxial zone serving as an active zone.
  • the epitaxial zone serving as an active zone. Examples of such applications are, for example, integrated circuits of the electronic or optoelectronic type.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

L'invention concerne un procédé et une structure électronique (35) comprenant un support (26, 28) réalisé par frittage de poudres de silicium et au moins une couche épitaxiée (32). L'invention concerne aussi des cellules photovoltaïques et peut s'appliquer à d'autres domaines, comme l'électronique, la microélectronique ou l'optoélectronique.

Description

STRUCTURE ELECTRONIQUE A COUCHE EPITAXIEE SUR SILICIUM FRITTE
Domaine de 1 ' invention
La présente invention concerne le domaine des matériaux semiconducteurs et notamment les structures élec¬ troniques utilisables dans le domaine photovoltaïque, ainsi que dans divers autres domaines, comme en microélectronique, optique, optoélectronique etc. Exposé de l'art antérieur
La demande de brevet français N° 03/04676, du même inventeur, ayant pour titre "Matériau semiconducteur obtenu par frittage" décrit un procédé de fabrication de plaquettes de silicium polycristallin par frittage de poudres de silicium. Ces plaquettes peuvent être utilisées dans les domaines énumérés ci- dessus. Elles peuvent par exemple servir à réaliser des cellules photovoltaïques. Néanmoins, les cellules réalisées directement avec ces plaquettes peuvent présenter des performances limitées comparables à celles utilisant du silicium polycristallin classique.
Un objet de la présente invention est de prévoir des structures électroniques utilisables dans divers domaines électroniques et permettant la réalisation de cellules photovoltaïques de qualité élevée. De façon générale, d'autres objets de la présente invention se déduiront de la description de la présente invention. On notera qu'un des objets de la présente invention est de réaliser des structures électroniques et/ou des cellules photovoltaïques plus avantageuses ou de manière plus avantageuse que dans l'art antérieur. Résumé
Ainsi, un mode de réalisation de la présente invention prévoit une structure électronique comprenant : - une première zone comportant des grains de silicium de taille inférieure à 100 micromètres ;
- une deuxième zone superposée à la première zone et comportant des grains de silicium de taille supérieure ou égale à 100 micromètres, les première et deuxième zones formant support ; et une ou plusieurs couches d'un matériau semi¬ conducteur épitaxié sur la deuxième zone.
Dans un mode de réalisation de la présente invention, le support présente un dopage de concentration supérieure à ÎO-*-" atomes/cm-^ à l'aide de dopants d'un premier et/ou d'un deuxième type, et la ou au moins une des couches épitaxiées présente un dopage de concentration inférieure à 10-*-° atomes/cm-^ à l'aide de dopants du premier et/ou du deuxième type.
Selon un mode de réalisation de la présente invention, l'épaisseur de la ou des couches épitaxiées est inférieure à la taille des grains de silicium de la deuxième zone.
Selon un mode de réalisation de la présente invention, la structure comprend une première couche épitaxiée adjacente au support et dopée par un dopant de même nature que le support et une deuxième couche épitaxiée plus mince que la première couche, dopée par un dopant de nature différente de celui du support.
Selon un mode de réalisation de la présente invention, la structure comprend une couche épitaxiée adjacente au support et dopée par un dopant de nature différente de celui du support. Selon un mode de réalisation de la présente invention, le support comporte des troisièmes zones à dopage du premier type alternant avec des quatrièmes zones à dopage du deuxième type, et la couche épitaxiée, dopée par un dopant du deuxième type, comporte des cinquièmes zones dopées du premier ou du deuxième type, le dopage des cinquièmes zones provenant de la diffusion des dopants des troisièmes et quatrièmes zones.
Selon un mode de réalisation de la présente invention, une couche épitaxiée comporte plusieurs sous-couches de matériaux de nature différente.
Selon un mode de réalisation de la présente invention, les matériaux des sous-couches sont soit du silicium pur, soit du germanium pur, soit un alliage de silicium et de germanium de formule SixGe]__x, x étant un paramètre pouvant varier de 0 à 1 et dépendant de la sous-couche considérée.
Selon un mode de réalisation de la présente invention, le dopage du premier type est un dopage de type N ou N+ et le dopage du deuxième type est un dopage de type P ou P+.
Selon un mode de réalisation de la présente invention, l'épaisseur du support est supérieure à 100 micromètres, l'épaisseur de la première zone étant comprise entre une épaisseur minimale égale à zéro et une épaisseur maximale égale à l'épaisseur du support moins 100 micromètres.
Selon un mode de réalisation de la présente invention, le support n'est pas plan et/ou a une forme quelconque.
La présente invention concerne aussi une cellule photovoltaïque comportant une structure électronique telle que décrite ci-dessus.
Selon un mode de réalisation de la présente invention, la cellule photovoltaïque comporte une couche antireflet et/ou des prises de contact ohmique disposées sur les deux faces de la cellule ou sur une des faces seulement de la cellule.
La présente invention concerne aussi un procédé pour réaliser une structure électronique comprenant les étapes suivantes : a) réalisation d'une plaquette par frittage de poudres de silicium ; b) dopage de la plaquette à l'aide de dopants d'un premier et/ou d'un deuxième type, de concentration supérieure à 10-^ atomes/cm-^, l'étape b) pouvant être faite au cours de l'étape a) ; c) recristallisation d'une face de la plaquette pour faire croître la taille des grains de silicium, la majorité des grains de silicium adjacents à la face recristallisée présentant une taille supérieure ou égale à une grandeur déterminée ; et d) dépôt par épitaxie d'une ou plusieurs couches d'un matériau semiconducteur dopé à l'aide de dopants du premier et/ou du deuxième type, l'étape de recristallisation c) étant réalisée de sorte que la grandeur déterminée soit supérieure ou égale à l'épaisseur de la ou des couches épitaxiées.
Selon un mode de réalisation de la présente invention, la plaquette est fondue sur toute son épaisseur au cours de l'étape de recristallisation. Brève description des dessins
Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : les figures 1 à 6 illustrent un procédé pour réaliser des structures électroniques selon la présente invention ; la figure 7 représente une structure électronique selon la présente invention ; et les figures 8 à 11 représentent des cellules photovoltaïques selon la présente invention. Description détaillée
Par souci de clarté, de mêmes éléments peuvent avoir été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans les demandes de brevets d'invention, les diverses figures ne sont pas tracées à l'échelle.
En figure 1, une enceinte 1 renferme un piston inférieur 3 et un piston supérieur 4. Entre les pistons inférieur et supérieur a été placée de la poudre de silicium 6. L'enceinte 1 comprend une ouverture d'entrée de gaz 7 et une ouverture de sortie de gaz 9.
Un flux de gaz G est établi entre les ouvertures 7 et
9. L'enceinte 1 est portée à une température T. Une pression P est appliquée entre les pistons 3 et 4. Les poudres de silicium
6 sont frittées et se transforment en une plaquette rigide de silicium fritte.
Les conditions de frittage peuvent être assez variées.
Par exemple, la taille de poudres 6 n'est pas critique. Par exemple, la granulométrie des poudres peut être comprise entre 10 nanomètres et 100 micromètres.
La qualité des poudres n'est pas critique non plus. Comme on le verra par la suite, on peut utiliser des poudres de silicium de qualité solaire ("solar grade" en anglais) ou de qualité électronique ("electronic grade" en anglais) . On peut aussi utiliser des poudres de type métallurgique dites poudres MG ("Metallurgical grade") ou bien des poudres de silicium métallurgique amélioré dites poudres u-MG ("Up-graded- Metallurgical silicon" en anglais) . La température T peut être comprise entre 1000 et
14000C. La pression P peut être comprise entre 5 et 100 mégapascals. La température T et la pression P peuvent être appliquées conjointement, au cours d'une ou de plusieurs étapes de compression à chaud, ou bien successivement, lors d'une ou de plusieurs étapes de compression suivies d'un traitement thermique. La température T et/ou la pression P ne sont pas nécessairement fixes au cours du frittage.
La pression du gaz G peut par exemple varier entre quelques hectopascals et plus ou moins 1000 hectopascals. Le gaz G peut être de l'argon. On peut y ajouter de l'hydrogène pour réduire l'oxygène présent dans les poudres, ainsi qu'un autre gaz, par exemple un gaz halogène, pour purifier les poudres. La demande de brevet français N° 08/55149, du même inventeur, déposée le 28 juillet 2008 et portant pour titre "Fabrication et purification d'un solide semiconducteur", décrit divers gaz et modes opératoires pour purifier une plaquette frittée après ou en cours de réalisation. On pourra utiliser l'enseignement de cette demande de brevet dans la présente invention. Par exemple, les pistons 3 et 4 peuvent être poreux afin de laisser passer le gaz dans les canaux de porosité du matériau en cours de frittage.
Le flux de gaz peut être maintenu ou non pendant tout le frittage. On notera d'ailleurs que la présence d'un flux de gaz n'est pas essentielle, et l'on peut réaliser les plaquettes frittées sans circulation de gaz. La figure 2 représente une plaquette de silicium fritte 10, obtenue après frittage tel que décrit en relation avec la figure 1.
La plaquette 10 a une longueur L, une largeur 1 et une épaisseur h. Par exemple, on peut réaliser des plaquettes carrées de 150 millimètres de côté ayant une épaisseur h comprise entre 100 et 500 micromètres. On peut aussi réaliser des plaquettes de forme circulaire, losangique, hexagonale, la forme pouvant être quelconque, mais de préférence pavable. La plaquette 10 n'est pas non plus nécessairement plane, mais peut être adaptée à une forme souhaitée, par exemple la forme d'une tuile de toit. La plaquette 10 est formée de grains 12 de petite taille, symbolisés par des croix en figure 2. En général, le frittage augmente peu la taille des grains. Par exemple, si l'on a utilisé des poudres de l'ordre de un micromètre, les grains 12 auront une taille pouvant aller de 1 à 3 micromètres selon les conditions de frittage.
La plaquette 10 peut être réalisée sous forme non poreuse ou poreuse, la porosité pouvant être contrôlée par les conditions de formation de la plaquette. En outre, la plaquette 10 est dopée, de type N et/ou de type P, avec une préférence pour les types N+ et/ou P+. Les types P+ ou N+ s'entendent comme correspondant à des concentrations de dopant supérieures à 10-^ atomes/cm-^, par exemple comprises entre 10-*-° et 10^1 atomes/cm-^, et les types P ou N s'entendent comme correspondant à des concentrations de dopant inférieures à 10-*-° atomes/cm-^, par exemple comprises entre IO^ et 10-^ atomes/cm-^. Le dopage peut être réalisé au cours du frittage. Par exemple, on peut utiliser des poudres déjà dopées, ou bien des dopants sont mélangés aux poudres de silicium ou fournis par le gaz G qui circule dans les canaux de porosité. Dans le cas de plaquettes poreuses, le dopage peut aussi être réalisé après frittage, c'est-à-dire après la formation de la plaquette 10. Par exemple, les dopants peuvent être introduits en injectant un gaz, un produit liquide ou visqueux qui pénètre dans la plaquette 10 par l'intermédiaire des canaux de porosité. On peut aussi badigeonner une ou les deux faces de la plaquette avec une pâte contenant des dopants et faire pénétrer les dopants par diffusion. Les dopants peuvent être ajoutés en une ou plusieurs fois. Le dopage peut être homogène, présenter un gradient ou être localisé, c'est-à-dire présent dans une ou plusieurs parties distinctes de la plaquette.
La figure 3 représente un exemple de plaquette 10 présentant un dopage localisé.
En figure 3, la plaquette 10 présente des zones 15 dopées de type N+ alternant avec des zones 17 dopées de type P+. Les zones 15 et les zones 17 se présentent sous forme de bandes occupant toute la largeur 1 et toute l'épaisseur h de la plaquette 10. La largeur des zones 15 est par exemple de l'ordre de 2 millimètres et la largeur des zones 17 de l'ordre de 1 millimètre. Le dopage des zones 15 et 17 est réalisé après formation de la plaquette 10, qui a été réalisée ici sous forme poreuse. Les dopages peuvent par exemple être réalisés par injection de liquide ou d'un produit visqueux dans les pores de la plaquette. On peut aussi réaliser les zones 15 et 17 par sérigraphie suivie d'une étape de recuit pour diffusion des dopants .
Entre les zones 15 et 17 se trouvent des zones 18. Les zones 18, par exemple d'une largeur de l'ordre de un millimètre, peuvent renfermer un isolant, comme de la silice SiO2. L'isolant peut avoir été introduit par un procédé similaire à celui utilisé pour le dopage, par exemple en badigeonnant les parties correspondantes des faces de la plaquette avec une pâte contenant de la silice et en la faisant pénétrer au travers des porosités .
Un isolant n'est pas nécessairement injecté dans les zones 18. C'est notamment le cas si la plaquette 10 a été réalisée à partir de poudres non dopées ou faiblement dopées de qualité solaire ou électronique, car ces poudres, une fois frittées, présentent une résistivité très nettement supérieure à celle des zones dopées N+ ou P+. Par contre, il est recommandé d'injecter un isolant dans les zones 18 si les poudres utilisées sont des poudres de qualité MG ou u-MG. En effet, dans ce cas, le silicium métallurgique risque d'être conducteur et de créer des courants de fuite perturbateurs.
Bien entendu, la figure 3 n'est qu'un exemple de dopage localisé, et on peut imaginer des motifs autres que des bandes pour les zones 15 et 17.
Une fois la plaquette 10 réalisée et dopée, une face de la plaquette 10 est recristallisée, comme cela va être décrit en relation avec la figure 4. En figure 4, une enceinte 20 renferme un contre-piston inférieur 23 et un contre-piston supérieur 24. La plaquette 10 est placée entre les contre-pistons inférieur et supérieur. Les contre-pistons 23 et 24 n'exercent aucune pression particulière sur la plaquette 10. Le contre-piston 23 est porté à une température Tl inférieure au point de fusion du silicium, c'est- à-dire inférieure à 14140C. Le contre-piston 24 est porté à une température T2 supérieure au point de fusion du silicium. Il en résulte que le contre-piston 24 va faire fondre la face supérieure de la plaquette 10, qui va ensuite recristalliser. L'étape de recristallisation est courte, typiquement de quelques secondes à quelques minutes après fusion de la face supérieure de la plaquette.
L'étape de recristallisation peut avoir lieu dans la même enceinte que celle qui a servi au frittage de la figure 1. Les pistons 3 et 4 jouent alors le rôle des contre-pistons 23 et 24. L'étape de recristallisation peut être réalisée par d'autres techniques. Par exemple, on peut créer à la surface supérieure de la plaquette une zone fondue par un faisceau d'énergie, comme un faisceau lumineux, et on déplace la zone fondue de façon à balayer toute la surface de la plaquette. Il existe aussi d'autres méthodes utilisant aussi un système de balayage, dans lesquelles une zone est fondue sur toute l'épaisseur. Selon la technique utilisée, afin de garder sa forme à la plaquette, l'on peut s'abstenir de faire fondre les bords, qui seront recoupés.
La figure 5 représente une plaquette 25 correspondant à la plaquette 10 après recristallisation. Si elle n'a pas été totalement fondue, ce qui est le cas en figure 5, la plaquette 25 présente une partie supérieure 26 à gros grains 27 et une partie inférieure 28 à petits grains 29. Les grains 29 correspondent aux grains 12 de la figure 2 et sont représentés de la même manière. Les grains 27 ont une taille moyenne d. La taille des grains 27 est typiquement supérieure ou égale à 100 micromètres. Le procédé de fabrication d'une structure électronique selon la présente invention se poursuit par une étape de dépôt par épitaxie, comme cela va être décrit en relation avec la figure 6.
En figure 6, la plaquette 25 est placée sur un support non représenté dans une enceinte 30 permettant un dépôt de silicium par épitaxie. Une couche épitaxiée 32 de silicium est déposée sur la face supérieure de la plaquette. L'épaisseur de la couche épitaxiée est e. L 'épitaxie reproduit la structure de la surface de la plaquette, et des cristaux 34 se forment dans la couche 32 en continuité des cristaux 27. Les cristaux 34 reproduisent les cristaux 27 de la zone recristallisée. L'épaisseur e de la zone épitaxiée est choisie plus petite que la taille d des cristaux 27. Typiquement, l'épaisseur e est de l'ordre de 20 à 50 micromètres. La couche 32 est dopée avec des dopants de type N ou de type P, de préférence au cours de l'étape d' épitaxie. La concentration des dopants est de préférence inférieure à 10-^ atomes/cm-^. Le dépôt par épitaxie peut être fait par CVD ("Chemical Vapor Déposition") à partir de gaz silane ou trichlorosilane, par dépôt ou évaporation sous vide, par exemple avec une température comprise entre 900 et 12000C. On évitera de dépasser 12000C pour éviter d'avoir des remontées d'impuretés et de dopants de la plaquette 25 dans la couche épitaxiée. Aux alentours de 12000C, un dépôt par épitaxie d'une vingtaine de micromètres prend généralement environ une vingtaine de minutes . On notera que le dépôt épitaxie 32 est fait sur une surface propre. Ainsi, si un oxyde, par exemple de 1 nanomètre d'épaisseur, s'est formé à la surface supérieure de la plaquette, on l'enlève par réduction avant le dépôt épitaxie. La figure 7 représente une structure électronique 35 selon la présente invention. En figure 7, la structure 35 comporte une zone 28 à petits grains, une zone 26 à gros grains et une zone épitaxiée 32. La zone 28 peut être d'épaisseur très faible, comme un micromètre. Les zones 26 et 28 sont fortement dopées. Les zones 26 et 28 servent de support à la structure et, du fait de leur dopage, peuvent servir d'électrode arrière de la structure. La zone épitaxiée est faiblement dopée. Le rôle de la zone épitaxiée est de servir de couche active. La zone épitaxiée peut présenter un dopage homogène, ou plusieurs couches de dopage différent en nature ou en concentration. La zone épitaxiée peut être réalisée en silicium pur, ou en un alliage de silicium et d'un autre matériau semi-conducteur, comme le germanium. La couche épitaxiée peut aussi présenter plusieurs couches de matériaux de nature différente.
La structure 35 peut servir à réaliser des cellules photovoltaïques ainsi que divers autres éléments, comme des composants électroniques ou opto-électronques de type circuits intégrés .
Parmi les avantages de la structure 35 par rapport aux structures de l'art antérieur, on notera les avantages suivants : a) Les zones 26 et 28, formant la base de la structure 35, peuvent avoir été réalisées avec du silicium métallurgique, par exemple de type u-MG, ce qui rend la structure peu coûteuse. b) La zone 28, quand elle existe, est une zone pouvant être poreuse et présenter des canaux de porosité ouverte. Ces canaux peuvent être mis à profit, si besoin est, par exemple pour injecter de l'aluminium, formant et améliorant le contact ohmique . c) Pendant la croissance épitaxiale, on peut réaliser une succession de couches de dopage et/ou de matériaux différents, adaptés au dispositif final à réaliser. Ainsi, la zone épitaxiée peut comporter une couche assez épaisse dopée de type P, par exemple de l'ordre de 20 micromètres, surmontée d'une couche dopée de type N d'épaisseur faible, par exemple de moins de 1 micromètre. On notera ici qu'on peut déposer par épitaxie une couche dopée P+ dite couche BSF ("Back Surface Field") entre la zone 26 et la zone 32. Une telle couche BSF peut présenter un intérêt dans certaines réalisations de cellules photovoltaïques, pour empêcher la recombinaison des porteurs créés par la lumière. d) Le procédé selon la présente invention permet une économie d'étapes technologiques, dans la mesure où il n'y a pas d'étape ultérieure de diffusion pour créer les couches N ou P.
On va maintenant décrire diverses cellules photo- voltaïques et leurs modes de réalisation à partir d'une structure électronique selon la présente invention, en relation avec les figures 8 à 11.
En figure 8, une cellule photovoltaïque 38 selon la présente invention est réalisée à partir d'une structure électronique 40 selon la présente invention.
La structure 40 comprend une zone 41 à petits grains de silicium dopée de type P+, une zone 42 dopée de type P+ à gros grains de silicium, une couche 43 dopée de type P et une couche 44 dopée de type N ou N+. Les zones 41 et 42 proviennent du frittage de poudres de silicium, la zone 42 provenant d'une recristallisation en surface, réalisée comme cela a été décrit précédemment. Les couches 43 et 44 sont deux couches de silicium déposées par épitaxie. Les zones 41 et 42 ont une épaisseur globale de l'ordre de 100 à 500 micromètres, la couche 43 a une épaisseur typique de l'ordre de 20 micromètres, et la couche 44 a une épaisseur typique de l'ordre du micromètre.
Sur la couche 44 de la structure 40, se trouve une couche antireflet 45, dont la surface peut avoir été texturée pour capter le maximum de lumière. La couche antireflet est une couche très mince, typiquement de l'ordre de 0,1 micromètre, en général en nitrure de silicium.
Des plots métalliques 46 formant peigne, par exemple en aluminium, sont reliés à une borne de sortie 47. Sur la face inférieure de la cellule 38, en contact avec la zone 41 se trouve une couche de métallisation 48, par exemple en aluminium, reliée à une borne 49 formant l'autre borne de sortie de la cellule 38. La réalisation de la couche 45 et des prises de contact est classique et leur mode de réalisation ne sera pas décrit de manière spécifique.
Le fonctionnement de la cellule 38 est le suivant. Des porteurs de charge sont créés par un flux de photons au niveau de la jonction PN des couches 43 et 44. Les porteurs de charge créés par la lumière dans les zones 43 et 44 sont évacués vers les bornes 47 et 49 via les zones conductrices respectives, dopées P+ et/ou métalliques. La structure 40 constitue pratiquement à elle seule la totalité de la cellule photovoltaïque 38. La cellule 38 est ainsi avantageuse car la structure 40 est bon marché et réalisable avec peu d'étapes technologiques. Ainsi, par exemple, les divers dopages peuvent être réalisés au cours de la formation des différentes zones ou couches, ce qui évite des étapes postérieures de dopage.
On notera en outre qu'un avantage important de la structure 40 réside dans la différence de microstructure entre la zone 41 d'une part et les zones 42,43, et 44 d'autre part. La zone 41, constituée de grains en général microniques, c'est-à- dire de un à quelques micromètres, présente en effet une densité de joints de grains très supérieure aux autres zones, ce qui permet de piéger d'éventuelles impuretés introduites dans la ou les couches épitaxiées, comme des impuretés métalliques. Cet effet de piégeage ("gettering effet" en anglais) se produit notamment pendant les étapes de fabrication de la structure, en particulier lorsque ces étapes ont lieu à température élevée comme c'est le cas par exemple pour les étapes de dépôt.
On va maintenant décrire, en relation avec la figure 9, une variante de la cellule photovoltaïque de la figure 8. En figure 9, une cellule photovoltaïque 50 selon la présente invention comprend une structure électronique 60 selon la présente invention.
La structure électronique 60 comprend une zone 61 dopée de type N+ à petits grains de silicium, une zone 62 dopée de type N+ à gros grains de silicium, et une couche 63 dopée de type P. Les zones 61 et 62 proviennent du frittage de poudres de silicium, la zone 62 provenant d'une recristallisation en surface, réalisée comme cela a été décrit précédemment. La couche 63 est une couche de silicium déposée par épitaxie. Les zones 61 et 62 ont une épaisseur globale de l'ordre de 100 à 500 micromètres, et la couche 63 a une épaisseur typique de l'ordre de 20 micromètres.
Sur la couche 63 de la structure 60, se trouve une couche antireflet 65. Des prises de contact 66 sont reliées à une borne de sortie 67 de la cellule photovoltaïque 50. Sur la face inférieure de la cellule 50, en contact avec la zone 61 se trouve une couche de métallisation 68 reliée à une borne 69 formant l'autre borne de sortie de la cellule 50. La couche antireflet et les diverses prises de contact de la figure 9 sont analogues à la couche antireflet et aux prises de contact correspondantes de la figure 8 et ne seront pas précisées davantage .
Le fonctionnement de la cellule 50 de la figure 9 est le suivant. Lors de la formation de la couche 63 par épitaxie, les dopants de la couche 62 diffusent légèrement en formant, dans la zone épitaxiée, une zone 70 dopée de type N, représentée en pointillés en figure 9. La jonction PN nécessaire au fonctionnement de la cellule se trouve ici au niveau de la zone 70 et de la couche 63. Une fois créés par la lumière, les porteurs de charge migrent vers les bornes 67 et 69 de la cellule photovoltaïque.
La cellule photovoltaïque 50 présente, comme la cellule 38 de la figure 8, tous les avantages liés à l'utilisation d'une structure électronique selon la présente invention. De plus, elle présente les avantages suivants.
D'une part, comme le support fritte 61, 62 participe à la jonction, il est inutile de prévoir, comme en figure 8, une couche épitaxiée dopée de type N ou N+ sur la couche épitaxiée de type P. La cellule 50 est donc plus simple à réaliser que la cellule 38 et il en résulte une économie de temps et de prix de fabrication.
D'autre part, du fait que la jonction PN se trouve à la base de la couche 63, adjacente à la couche 62, on évite l'absorption d'énergie par la couche 44 de la figure 8, qui se produit du fait que la couche N ou N+ est en surface.
On va maintenant décrire, en relation avec la figure 10, une autre variante de la cellule photovoltaïque de la figure 8.
En figure 10, une cellule photovoltaïque 75 selon la présente invention comprend une structure électronique 80 selon la présente invention.
La structure électronique 80 comprend une zone 81 à petits grains de silicium dopée de type P+, une zone 82 dopée de type P+ à gros grains de silicium, une couche 83 formée de plusieurs sous-couches 83-1 à 83-n dopées de type P et une couche 84 dopée de type N ou N+. Les zones 81 et 82 proviennent du frittage de poudres de silicium, la zone 82 provenant d'une recristallisation en surface réalisée comme cela a été décrit précédemment. Les zones 81 et 82 ont une épaisseur globale de l'ordre de 100 à 500 micromètres. La couche 84 a une épaisseur typique de l'ordre du micromètre. La couche 83 est formée de sous-couches 83-i, i allant de 1 à n, qui ont été déposées par épitaxie et dopées de type P. Chaque sous-couche 83-i est formée d'un matériau de formule chimique SixGe]_-x, la valeur de x pouvant varier de 0 à 1. Ainsi, la sous-couche 83-1, au contact de la zone 82 peut être du germanium pur, tandis que les sous-couches suivantes sont des alliages de silicium et de germanium avec une proportion croissante de silicium, pour arriver à du silicium pur dans la sous-couche 83-n. La couche 83 a une épaisseur totale typique de l'ordre de 20 à 50 micromètres. De préférence, le nombre de sous-couches 83-i est limité, par exemple égal à trois ou quatre. Trois sous-couches 83-1 à 83-3 ont été représentées en figure 10. Chacune des couches peut être dopée pendant le dépôt avec des concentrations variables de dopants . En plus de la structure électronique 80, la cellule photovoltaïque 75 comporte une couche antireflet 85, des plots de métallisation 86 reliés à une première borne 87 de la cellule, ainsi qu'une couche de métallisation arrière 88 reliée à une deuxième borne 89 de la cellule. Ces éléments ayant déjà été décrits et ayant une fonction analogue, ils ne seront pas explicités davantage.
Outre les avantages liés à l'utilisation d'une structure électronique selon la présente invention (faible coût, simplicité de fabrication, etc) , la cellule photovoltaïque de la figure 10 est avantageuse car elle présente un rendement plus élevé que la cellule 38 de la figure 8.
En effet, les bandes interdites du silicium, du germanium et des alliages silicium-germanium étant différentes, davantage de paires électron-trou sont créées car l'énergie des photons est mieux utilisée que dans le cas du silicium pur. En particulier, le partie infrarouge du spectre solaire est convertie avec un rendement plus élevé si l'on réalise une structure où les couches sont plus riches en silicium sur la face exposée à la lumière et plus riches en germanium dans les couches sous jacentes. Par ailleurs l'utilisation de germanium permet d'avoir une mobilité des porteurs plus élevée et une meilleure conductivité, ainsi qu'un meilleur contact ohmique avec les zones conductrices.
La figure 11 représente un autre mode de réalisation de cellule photovoltaïque selon la présente invention. En figure 11, une cellule photovoltaïque 90 comprend une structure électronique 95 selon la présente invention. La structure 95 comprend un support inférieur 100 et une couche supérieure 102.
Le support inférieur 100 provient d'une plaquette de silicium fritte dopée comme cela est décrit en figure 3. Ainsi, le support 100 comprend des zones 105 dopées de type N+, alternant avec des zones 107 dopées de type P+. Les zones 105 ont typiquement une largeur de l'ordre de deux millimètres et les zones 107 typiquement une largeur de l'ordre de un millimètre. Entre les zones 105 et 107 se trouvent des zones 108 pouvant avoir été rendues isolantes par adjonction d'un isolant dans les canaux de porosité. Le support 100 présente des gros grains, de taille typiquement supérieure ou égale à 100 micromètres, à sa face supérieure, en contact avec la couche 102. Ces gros grains proviennent d'une recristallisation en surface et n'ont pas été représentés en figure 11 pour ne pas surcharger la figure. Le support 100 présente, en général, des petits grains dans sa partie inférieure, qui est restée poreuse. L'épaisseur du support 100 est de l'ordre de 100 à 500 micromètres, comme dans le cas des cellules décrites précédemment .
La couche 102 provient du dépôt de silicium par épitaxie sur la surface recristallisée du support 100. La couche 102 est dopée de type P. A la base de la couche 102, au contact du support 100, se trouvent des zones 110 dopées de type N et des zones 112 dopées de type P. Les zones 110 sont adjacentes aux zones 105 et les zones 112 sont adjacentes aux zones 107. Les zones 110 et les zones 112 ont été obtenues au cours d'une étape de diffusion qui a fait diffuser les dopants des zones 105 et 107 dans la couche 102. La diffusion peut être obtenue par chauffage à une température de l'ordre de 9000C après le dépôt par épitaxie de la couche 102. Une diffusion se produit aussi pendant le dépôt par épitaxie de la couche 102 et une étape ultérieure de diffusion peut s'avérer inutile. Sur la face supérieure de la couche 102, se trouve une couche antireflet 114, analogue à la couche antireflet des cellules précédemment décrites.
Sur la face inférieure de la structure 95, se trouvent des plots 115 en regard des zones 105 et des plots 117 en regard des zones 107. Les plots 115 et 117 sont métalliques, par exemple en aluminium. Les plots 115 sont reliés à une borne 120 et les plots 117 sont reliés à une borne 130. Les bornes 120 et 130 forment les deux bornes de sortie de la cellule 90.
Le fonctionnement de la cellule photovoltaïque 90 est le suivant. La jonction PN se trouve au niveau des zones 110 et de la couche épitaxiée 102. Les zones 107 sont moins larges que les zones 105 car leur fonction est différente. En effet, les zones 107 servent, par l'intermédiaire des zones 112, à faciliter le contact ohmique avec la zone épitaxiée 102. Les zones 105 dopées de type N+ servent aussi à faciliter le contact ohmique avec les zones métalliques 115.
La cellule photovoltaïque 90 présente d'une part tous les avantages liés à la présence d'une structure électronique selon la présente invention. D'autre part, dans la cellule 90, tous les contacts électriques sont faits sur la face inférieure de la cellule. Il n'y a pas de peigne collecteur à la surface de la cellule exposée au rayonnement. Il en résulte qu'une plus grande surface est disponible pour recevoir le rayonnement, d'où un rendement amélioré de la cellule.
En outre, la cellule 90 ne présente pas de dopages spécifiques en surface, comme la couche 44 de la figure 8, qui sont en général assez élevés et absorbent une partie de la lumière . On notera que la cellule photovoltaïque 90 ne peut pas être réalisée avec un substrat classique, en silicium monocristallin ou polycristallin, car un substrat monocristallin ou polycristallin ne permet pas de réaliser le dopage illustré en figure 3.
Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On notera que l'homme de l'art pourra modifier ou combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive. Par exemple, dans les cellules 38, 50 et 90, la couche épitaxiée pourra comporter plusieurs sous-couches de compositions SixGe]__x variables et de dopage variable comme dans le cas de la cellule 75.
Aussi, les diverses épaisseurs et grandeurs n'ont été données qu'à titre indicatif. Par exemple, vu le faible coût du frittage, les supports des structures ou cellules selon la présente invention peuvent être plus épais, par exemple de un à plusieurs millimètres si cela est souhaité.
Ainsi, l'épaisseur de la couche épitaxiée a été décrite de l'ordre de 20 à 50 micromètres. Il va de soi que la couche épitaxiée peut être moins épaisse, par exemple de 10 micromètres, ou plus épaisse, par exemple aller jusqu'à 100 ou
150 micromètres.
Bien entendu, dans tous les exemples de structures électroniques ou de cellules décrits précédemment, la nature des dopants peut être inversée. Par exemple, les zones dopées de type P ou P+ d'une structure ou cellule peuvent être remplacées par des zones dopées de type N ou N+, les zones dopées de type N ou N+ de la structure ou de la cellule étant remplacées par des zones de type P ou P+.
On notera aussi que les structures selon la présente invention, qui permettent de réaliser des cellules photovoltaïques, peuvent être utilisées dans d'autres dispositifs, la zone épitaxiée servant de zone active. Des exemples de telles applications sont par exemple des circuits intégrés de type électronique ou optoélectronique.

Claims

REVENDICATIONS
1. Structure électronique (35, 40, 60, 80, 95) comprenant :
- une première zone (28, 41, 61, 81) comportant des grains de silicium de taille inférieure à 100 micromètres ; - une deuxième zone (26, 42, 62, 82) superposée à la première zone et comportant des grains de silicium de taille supérieure ou égale à 100 micromètres, les première et deuxième zones formant support ; et
- une ou plusieurs couches (32, 43, 44, 63, 83, 84, 102) d'un matériau semiconducteur épitaxié sur la deuxième zone.
2. Structure (35, 40, 60, 80, 95) selon la revendication 1, dans laquelle le support présente un dopage de concentration supérieure à 10-^ atomes/cm-^ à l'aide de dopants d'un premier et/ou d'un deuxième type, et dans laquelle la ou au moins une des couches épitaxiées présente un dopage de concentration inférieure à 10-^ atomes/cm-^ à l'aide de dopants du premier et/ou du deuxième type.
3. Structure (35, 40, 60, 80, 95) selon l'une quelconque des revendications 1 et 2, dans laquelle l'épaisseur de la ou des couches épitaxiées est inférieure à la taille des grains de silicium de la deuxième zone.
4. Structure (40) selon l'une quelconque des revendications 1 à 3, comprenant une première couche épitaxiée (43) adjacente au support et dopée par un dopant de même nature que le support (41, 42) et une deuxième couche épitaxiée (44) plus mince que la première couche, dopée par un dopant de nature différente de celui du support.
5. Structure (60) selon l'une quelconque des revendications 1 à 3, comprenant une couche épitaxiée (63) adjacente au support et dopée par un dopant de nature différente de celui du support (61, 62) .
6. Structure (95) selon l'une quelconque des revendications 1 à 3, dans laquelle le support (100) comporte des troisièmes zones (105) à dopage du premier type alternant avec des quatrièmes zones (107) à dopage du deuxième type, et dans laquelle la couche épitaxiée (102), dopée par un dopant du deuxième type, comporte des cinquièmes zones (110, 112) dopées du premier ou du deuxième type, le dopage des cinquièmes zones provenant de la diffusion des dopants des troisièmes et quatrièmes zones .
7. Structure (80) selon l'une quelconque des revendications précédentes, dans laquelle une couche épitaxiée (83) comporte plusieurs sous-couches (83-i) de matériaux de nature différente.
8. Structure (80) selon la revendication 7, dans laquelle les matériaux des sous-couches sont soit du silicium pur, soit du germanium pur, soit un alliage de silicium et de germanium de formule SixGe]__x, x étant un paramètre pouvant varier de 0 à 1 et dépendant de la sous-couche considérée.
9. Structure selon l'une quelconque des revendications précédentes, dans lequel le dopage du premier type est un dopage de type N ou N+ et le dopage du deuxième type est un dopage de type P ou P+.
10. Structure selon l'une quelconque des revendications précédentes, dans laquelle l'épaisseur du support est supérieure à 100 micromètres, l'épaisseur de la première zone étant comprise entre une épaisseur minimale égale à zéro et une épaisseur maximale égale à l'épaisseur du support moins 100 micromètres.
11. Structure selon l'une quelconque des revendications précédentes, dans laquelle le support n'est pas plan et/ou a une forme quelconque.
12. Cellule photovoltaïque (38, 50, 75, 90), comportant une structure électronique selon l'une quelconque des revendications précédentes .
13. Cellule photovoltaïque (38, 50, 75, 90) selon la revendication 12, comportant une couche antireflet et/ou des prises de contact ohmique disposées sur les deux faces de la cellule ou sur une des faces seulement de la cellule.
14. Procédé pour réaliser une structure électronique (35, 40, 60, 80, 95) comprenant les étapes suivantes : a) réalisation d'une plaquette (10) par frittage de poudres de silicium ; b) dopage de la plaquette à l'aide de dopants d'un premier et/ou d'un deuxième type, de concentration supérieure à 10-^ atomes/cm-^, l'étape b) pouvant être faite au cours de l'étape a) ; c) recristallisation d'une face de la plaquette pour faire croître la taille des grains de silicium, la majorité des grains de silicium adjacents à la face recristallisée présentant une taille supérieure ou égale à une grandeur déterminée ; et d) dépôt par épitaxie d'une ou plusieurs couches d'un matériau semiconducteur dopé à l'aide de dopants du premier et/ou du deuxième type, l'étape de recristallisation c) étant réalisée de sorte que la grandeur déterminée soit supérieure ou égale à l'épaisseur de la ou des couches épitaxiées.
15. Procédé selon la revendication 14, dans lequel la plaquette est fondue sur toute son épaisseur au cours de l'étape de recristallisation.
PCT/FR2010/050628 2009-04-02 2010-04-01 Structure electronique a couche epitaxiee sur silicium fritte WO2010112782A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10723184A EP2415084A2 (fr) 2009-04-02 2010-04-01 Structure electronique a couche epitaxiee sur silicium fritte
CN2010800157559A CN102439736A (zh) 2009-04-02 2010-04-01 包括烧结硅上的外延层的电子结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0952110A FR2944142B1 (fr) 2009-04-02 2009-04-02 Structure electronique a couche epitaxiee sur silicium fritte
FR0952110 2009-04-02

Publications (2)

Publication Number Publication Date
WO2010112782A2 true WO2010112782A2 (fr) 2010-10-07
WO2010112782A3 WO2010112782A3 (fr) 2011-05-19

Family

ID=41449905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2010/050628 WO2010112782A2 (fr) 2009-04-02 2010-04-01 Structure electronique a couche epitaxiee sur silicium fritte

Country Status (4)

Country Link
EP (1) EP2415084A2 (fr)
CN (1) CN102439736A (fr)
FR (1) FR2944142B1 (fr)
WO (1) WO2010112782A2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203175A1 (fr) * 2015-06-17 2016-12-22 S'tile Structure electronique sur support ceramique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140276A (en) * 1979-04-18 1980-11-01 Matsushita Electric Ind Co Ltd Photovoltaic element
DE19842002A1 (de) * 1998-09-04 2000-03-09 Matthias Nell Substrat zur Abscheidung einer für Solarzellen geeigneten Halbleiterschicht und Herstellungsverfahren des Substrats
US20070023979A1 (en) * 2003-04-14 2007-02-01 Alain Straboni Method for the production of semiconductor granules
US20070178675A1 (en) * 2003-04-14 2007-08-02 Alain Straboni Sintered semiconductor material

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3035563C2 (de) * 1980-09-20 1984-10-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer polykristallinen Silizium-Solarzelle
JP4848666B2 (ja) * 2005-05-06 2011-12-28 大日本印刷株式会社 酸化物半導体電極用転写材、色素増感型太陽電池用基材、色素増感型太陽電池、及びそれらの製造方法
CN101132029A (zh) * 2007-09-27 2008-02-27 南开大学 铝基晶体硅颗粒太阳电池及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55140276A (en) * 1979-04-18 1980-11-01 Matsushita Electric Ind Co Ltd Photovoltaic element
DE19842002A1 (de) * 1998-09-04 2000-03-09 Matthias Nell Substrat zur Abscheidung einer für Solarzellen geeigneten Halbleiterschicht und Herstellungsverfahren des Substrats
US20070023979A1 (en) * 2003-04-14 2007-02-01 Alain Straboni Method for the production of semiconductor granules
US20070178675A1 (en) * 2003-04-14 2007-08-02 Alain Straboni Sintered semiconductor material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203175A1 (fr) * 2015-06-17 2016-12-22 S'tile Structure electronique sur support ceramique
FR3037719A1 (fr) * 2015-06-17 2016-12-23 S'tile Structure electronique sur support ceramique

Also Published As

Publication number Publication date
FR2944142B1 (fr) 2011-06-03
FR2944142A1 (fr) 2010-10-08
WO2010112782A3 (fr) 2011-05-19
CN102439736A (zh) 2012-05-02
EP2415084A2 (fr) 2012-02-08

Similar Documents

Publication Publication Date Title
EP1903616B1 (fr) Procédé de recuit de cellules photovoltaiques
EP2172981B1 (fr) Cellule photovoltaïque à hétérojonction à deux dopages et procédé de fabrication
FR2491261A1 (fr) Pile solaire et son procede de fabrication
FR2648624A1 (fr) Dispositif photovoltaique et son procede de fabrication
FR2781930A1 (fr) Procede de fabrication de modules photovoltaiques et module photovoltaique
FR2602913A1 (fr) Dispositif photovoltaique
FR2722612A1 (fr) Procede de fabrication d'un materiau ou dispositif photovoltaique, materiau ou dispositif ainsi obteu et photopile comprenant un tel materiau ou dispositif
FR2526223A1 (fr) Alliages perfectionnes de silicium amorphe contenant de l'oxygene a large intervalle de bande et de type p, et dispositifs pour les utiliser
CN102804392A (zh) 半导体光学检测器结构
FR2549642A1 (fr) Cellule solaire
FR2966980A1 (fr) Procédé de fabrication de cellules solaires, atténuant les phénomènes de lid
FR2474763A1 (fr) Transistor a film mince
FR2933684A1 (fr) Procede de purification d'un substrat en silicium cristallin et procede d'elaboration d'une cellule photovoltaique
EP2415084A2 (fr) Structure electronique a couche epitaxiee sur silicium fritte
FR2545986A1 (fr) Procede pour former des contacts ohmiques d'argent pur sur des materiaux d'arseniure de gallium de type n et de type p
WO2014044933A2 (fr) Procédé de réalisation d'une cellule photovoltaïque à hétérojonction et cellule photovoltaïque ainsi obtenue
EP2965350A1 (fr) Substrat semi-conducteur monolithique à base de silicium, divisé en sous-cellules
WO2011138519A2 (fr) Cellule photovoltaïque comportant une zone suspendue par un motif conducteur et procédé de réalisation
FR2953330A1 (fr) Module photovoltaique comportant des cellules photovoltaiques integrees
WO2014136082A1 (fr) Plaquette de silicium monolithique presentant une alternance de zones dopees n et de zones dopees p
WO2015063689A1 (fr) Substrat composite a base de silicium presentant des zones actives separees par des zones d'isolation electrique comportant un feuillard en carbure de silicium
WO2001039281A1 (fr) Procede de fabrication d'une lamelle ou plaquette photovoltaique et cellule comportant une telle plaquette
BE900365R (fr) Transistor a film mince.
JP2000340813A (ja) 光電変換素子及びその製造方法
WO2016203175A1 (fr) Structure electronique sur support ceramique

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080015755.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10723184

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010723184

Country of ref document: EP