CN102437051A - 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法 - Google Patents

硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法 Download PDF

Info

Publication number
CN102437051A
CN102437051A CN2011103795331A CN201110379533A CN102437051A CN 102437051 A CN102437051 A CN 102437051A CN 2011103795331 A CN2011103795331 A CN 2011103795331A CN 201110379533 A CN201110379533 A CN 201110379533A CN 102437051 A CN102437051 A CN 102437051A
Authority
CN
China
Prior art keywords
silicide
photoresist
stop layer
trapping layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103795331A
Other languages
English (en)
Inventor
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011103795331A priority Critical patent/CN102437051A/zh
Publication of CN102437051A publication Critical patent/CN102437051A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种硅化物阻止层刻蚀方法以及通孔刻蚀停止层形成方法。根据本发明的硅化物阻止层刻蚀方法包括：硅化物阻止层生长步骤，用于在半导体器件表面生长硅化物阻止层；光刻胶涂覆步骤，用于在PMOS半导体器件上的硅化物阻止层上涂覆光刻胶，其中在NMOS半导体器件上的硅化物阻止层上没有涂覆光刻胶；离子注入步骤，在涂覆所述光刻胶之后进行中性元素注入；光刻胶去除步骤，去除光刻胶；以及刻蚀步骤，在去除光刻胶之后对硅化物阻止层执行刻蚀。本发明对不同导电类型的MOS管形成不同的侧墙形貌，通孔刻蚀停止层与不同导电类型的MOS晶体管的沟道之间的距离得以调整，在改善一种器件的性能的同时，降低通孔刻蚀停止层应力对另一种器件的负面影响。

Description

硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法
技术领域
本发明涉及半导体制备技术领域，更确切的说，本发明涉及一种用于提高半导体器件性能的硅化物阻止层刻蚀方法、以及采用了该硅化物阻止层刻蚀方法的通孔刻蚀停止层形成方法、以及由此制成的CMOS器件。
背景技术
随着半导体相关制造工艺的发展以及集成电路芯片按照比例尺寸缩小的趋势，应力工程在半导体工艺和半导体器件性能方面所起的作用越来越明显，应力工程广泛适应于改进晶体管载流子迁移率的半导体器件上，尤其在一些特殊的芯片类型上，如互补金属氧化物半导体(CMOS，ComplementaryMetal-Oxide-Semiconductor)器件。
通常，在CMOS器件的复杂制备工艺流程中存在各种各样的应力，由于器件尺寸的逐步缩小，而最终留在器件沟道区中的应力对器件的性能有着较大的影响。很多应力对器件的性能是有改善的，不同种类的应力对器件中的载流子(即电子和空穴)迁移率有着不同的影响作用。例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。
通孔刻蚀停止层(Contact-Etch-Stop-Layer，即CESL)应力工程，是在通孔刻蚀停止层薄膜沉积过程中，通过调整沉积条件，在薄膜内部加入应力(可以是压应力，也可以是张应力)，该应力传导到CMOS器件沟道中，可以对载流子的迁移率产生影响。例如对于NMOS器件(如图1所示)，当沉积通孔刻蚀停止层ST薄膜时，通过调整沉积条件，在薄膜内部产生压应力，该应力传导到NMOS器件沟道中，对沟道形成张应力，由于沟道方向上的张应力有助于提高NMOS器件的电子迁移率，所以内部保持压应力的通孔刻蚀停止层ST，对提高NMOS器件的电子迁移率有益。
通孔刻蚀停止层ST与CMOS器件沟道的距离，会直接影响到CMOS器件沟道中产生应力的大小。在相同的通孔刻蚀停止层ST沉积条件下，其距离CMOS器件沟道的距离越小，对沟道中产生应力的影响就越大。
由于沟道中的应力会对NMOS和PMOS造成不同的影响，例如，在CMOS器件沟道方向上张应力对NMOS电子迁移率有益，而压应力对PMOS空穴迁移率有益。所以在利用单一通孔刻蚀停止层ST的应力工程改善一种器件(比如NMOS)的性能的同时，总是要降低另一种器件(比如PMOS)的性能。如何在改善一种器件性能的同时，减少对另一种器件负面的影响，是单一通孔刻蚀停止层应力工程中需要考虑的问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高CMOS半导体器件总体性能的硅化物阻止层刻蚀方法、以及采用了该硅化物阻止层刻蚀方法的通孔刻蚀停止层形成方法。
根据本发明的第一方面，提供了一种硅化物阻止层刻蚀方法，其包括：硅化物阻止层生长步骤，用于在半导体器件表面生长硅化物阻止层；光刻胶涂覆步骤，用于在PMOS半导体器件上的硅化物阻止层上涂覆光刻胶，其中在NMOS半导体器件上的硅化物阻止层上没有涂覆光刻胶；离子注入步骤，在涂覆所述光刻胶之后进行中性元素注入；光刻胶去除步骤，去除所述光刻胶；以及刻蚀步骤，在去除所述光刻胶之后对硅化物阻止层执行刻蚀。
优选地，所述中性元素是锗元素和/或氙元素。
优选地，所述硅化物阻止层刻蚀方法用于65nm以下的刻蚀工艺。
本发明第一方面通过改进硅化物阻止层刻蚀的方法，对CMOS器件的不同导电类型的MOS晶体管形成不同的侧墙形貌修正，使得通孔刻蚀停止层与CMOS器件的不同导电类型的MOS晶体管的沟道之间的距离得以调整，使得能够在改善一种器件(比如NMOS)的性能的同时，降低通孔刻蚀停止层应力对另一种器件(比如PMOS)的负面影响，从而达到提高CMOS半导体器件总体性能的目的。
根据本发明的第二方面，提供了一种采用了根据本发明第一方面所述的硅化物阻止层刻蚀方法的通孔刻蚀停止层形成方法。
由于采用了根据本发明第一方面所述的硅化物阻止层刻蚀方法，因此，本领域技术人员可以理解的是，在根据本发明通孔刻蚀停止层形成方法同样能够中，改进硅化物阻止层的刻蚀方法，形成不同形貌的侧墙修正；在之后进行的通孔刻蚀停止层沉积过程中，由于之前的侧墙形貌不同，所以沉积的通孔刻蚀停止层对器件的影响不同，即侧墙窄的影响大，侧墙宽的影响小。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了利用通孔刻蚀停止层的应力工程提高NMOS器件电子迁移率的示意图。
图2示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的硅化物阻止层生长步骤后的器件结构。
图3示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的光刻胶涂覆步骤后的器件结构。
图4示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的离子注入步骤后的器件结构。
图5示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的光刻胶去除步骤后的器件结构。
图6示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的刻蚀步骤后的器件结构。
图7示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法得到的最终的CMOS器件结构。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
根据本发明实施例的硅化物阻止层刻蚀方法包括如下步骤：
首先，执行硅化物阻止层生长步骤，用于在衬底SUB上的半导体器件(NMOS以及PMOS)表面生长硅化物阻止层SAB。硅化物阻止层(也称为硅化物掩膜层，salicide block layer)被用于保护硅片表面，在其保护下，硅片不与其它金属形成不期望的硅化物(salicide)。图2示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的硅化物阻止层生长步骤后的器件结构。如图2所示，NMOS晶体管包括栅极G1、源极S1和漏极D1；PMOS晶体管包括栅极G2、源极S2和漏极D2；NMOS晶体管与PMOS晶体管之间由浅沟槽隔离区STI隔离开。如图2所示，在硅化物阻止层生长步骤后，NMOS晶体管的栅极G1、源极S1和漏极D1以及PMOS晶体管的栅极G2、源极S2和漏极D2上均生长了硅化物阻止层SAB。
接着，执行光刻胶涂覆步骤，用于在PMOS半导体器件上的硅化物阻止层上涂覆光刻胶PR，其中在NMOS半导体器件上的硅化物阻止层上没有涂覆光刻胶；图3示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的光刻胶涂覆步骤后的器件结构。
然后，执行离子注入步骤，在涂覆所述光刻胶之后进行中性元素注入；优选地，中性元素例如是锗元素、氙元素等。图4示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的离子注入步骤后的器件结构。由于在PMOS半导体器件上的硅化物阻止层上涂覆光刻胶PR，而在NMOS半导体器件上的硅化物阻止层上没有涂覆光刻胶PR；所以，NMOS器件区域进行了锗、氙等中性元素的注入，而PMOS器件区域没有进行锗、氙等中性元素的注入。
此后，执行光刻胶去除步骤，去除所述光刻胶PR；图5示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的光刻胶去除步骤后的器件结构。
随后，执行刻蚀步骤，在去除所述光刻胶之后对硅化物阻止层执行刻蚀。图6示意性地示出了根据本发明实施例的硅化物阻止层刻蚀方法的刻蚀步骤后的器件结构。其中，由于NMOS器件区域进行过锗、氙等中性元素的注入，其硅化物阻止层的刻蚀速率会大于PMOS器件区域，所以在最终刻蚀形成的侧墙结构中，NMOS器件的栅极的侧墙1要窄于PMOS器件的栅极的侧墙2。
此后，进行硅化物形成工艺，以及通孔刻蚀停止层ST的沉积。最终的CMOS器件截面如图7所示。
如图7所示，由于NMOS器件的栅极侧墙1要窄于PMOS器件的栅极侧墙2，所以通孔刻蚀停止层ST与NMOS器件沟道的距离要小于PMOS器件，所以由通孔刻蚀停止层ST在CMOS器件中引起的应力影响，NMOS器件要大于PMOS器件。由于是以通孔刻蚀停止层ST中为压应力为例子，所以对NMOS器件有利的沟道中的张应力得以加强，而对PMOS器件不利的沟道中的张应力得以减弱，从而CMOS器件的总体性能得到提高。
综上所述，上述硅化物阻止层刻蚀方法能够对CMOS器件的不同导电类型的MOS晶体管形成不同的侧墙形貌修正，使得通孔刻蚀停止层与CMOS器件的不同导电类型的MOS晶体管的沟道之间的距离得以调整，使得能够在改善一种器件(比如NMOS)的性能的同时，降低通孔刻蚀停止层应力对另一种器件(比如PMOS)的负面影响，从而达到提高CMOS半导体器件总体性能的目的。
优选地，例如，本发明实施例可以应用在65nm以下的硅化物阻止层刻蚀工艺中，以在改善一种器件(比如NMOS)的性能的同时，降低通孔刻蚀停止层应力对另一种器件(比如PMOS)的负面影响。
根据本发明的另一实施例，本发明还提供了采用了上述硅化物阻止层刻蚀方法的通孔刻蚀停止层形成方法。
根据本发明的又一实施例，本发明还提供了一种CMOS器件，在该CMOS器件的制造过程中有利地采用了上述硅化物阻止层刻蚀方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种硅化物阻止层刻蚀方法，其特征在于包括：
硅化物阻止层生长步骤，用于在半导体器件表面生长硅化物阻止层；
光刻胶涂覆步骤，用于在PMOS半导体器件上的硅化物阻止层上涂覆光刻胶，其中在NMOS半导体器件上的硅化物阻止层上没有涂覆光刻胶；
离子注入步骤，在涂覆所述光刻胶之后进行中性元素注入；
光刻胶去除步骤，去除所述光刻胶；以及
刻蚀步骤，在去除所述光刻胶之后对硅化物阻止层执行刻蚀。
2.根据权利要求1所述的硅化物阻止层刻蚀方法，其特征在于，所述中性元素是锗元素和/或氙元素。
3.根据权利要求1或2所述的硅化物阻止层刻蚀方法，其特征在于，所述硅化物阻止层刻蚀方法用于65nm以下的刻蚀工艺。
4.一种通孔刻蚀停止层形成方法，其特征在于采用了根据权利要求1至3所述的硅化物阻止层刻蚀方法。
5.一种采用根据权利要求1至3所述的硅化物阻止层刻蚀方法制成的CMOS器件。
CN2011103795331A 2011-11-24 2011-11-24 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法 Pending CN102437051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103795331A CN102437051A (zh) 2011-11-24 2011-11-24 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103795331A CN102437051A (zh) 2011-11-24 2011-11-24 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法

Publications (1)

Publication Number Publication Date
CN102437051A true CN102437051A (zh) 2012-05-02

Family

ID=45985046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103795331A Pending CN102437051A (zh) 2011-11-24 2011-11-24 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法

Country Status (1)

Country Link
CN (1) CN102437051A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185894A (zh) * 2020-09-14 2021-01-05 华虹半导体(无锡)有限公司 降低刻蚀停止层对nmos器件压应力的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1862779A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 金属硅化物的制造方法
CN1873955A (zh) * 2005-06-03 2006-12-06 联华电子股份有限公司 半导体元件及其制造方法
US20080026522A1 (en) * 2003-06-30 2008-01-31 International Business Machines Corporation High performance cmos device structures and method of manufacture
JP2008130963A (ja) * 2006-11-24 2008-06-05 Sharp Corp 半導体装置及びその製造方法
CN101241912A (zh) * 2007-02-09 2008-08-13 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20080224274A1 (en) * 2007-03-16 2008-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
CN101641770A (zh) * 2007-03-28 2010-02-03 富士通微电子株式会社 半导体器件及其制造方法
CN101673682A (zh) * 2009-09-25 2010-03-17 上海宏力半导体制造有限公司 晶片刻蚀方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080026522A1 (en) * 2003-06-30 2008-01-31 International Business Machines Corporation High performance cmos device structures and method of manufacture
CN1862779A (zh) * 2005-05-09 2006-11-15 联华电子股份有限公司 金属硅化物的制造方法
CN1873955A (zh) * 2005-06-03 2006-12-06 联华电子股份有限公司 半导体元件及其制造方法
JP2008130963A (ja) * 2006-11-24 2008-06-05 Sharp Corp 半導体装置及びその製造方法
CN101241912A (zh) * 2007-02-09 2008-08-13 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US20080224274A1 (en) * 2007-03-16 2008-09-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
CN101641770A (zh) * 2007-03-28 2010-02-03 富士通微电子株式会社 半导体器件及其制造方法
CN101673682A (zh) * 2009-09-25 2010-03-17 上海宏力半导体制造有限公司 晶片刻蚀方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185894A (zh) * 2020-09-14 2021-01-05 华虹半导体(无锡)有限公司 降低刻蚀停止层对nmos器件压应力的方法

Similar Documents

Publication Publication Date Title
US7326622B2 (en) Method of manufacturing semiconductor MOS transistor device
US7935593B2 (en) Stress optimization in dual embedded epitaxially grown semiconductor processing
US8334569B2 (en) Transistor with embedded Si/Ge material having enhanced across-substrate uniformity
JP2010517323A (ja) トランジスタにシリコン／ゲルマニウム（Ｓｉ／Ｇｅ）含有ドレイン／ソース領域をシリコン／ゲルマニウム損失を削減して形成する方法
US20130095627A1 (en) Methods of Forming Source/Drain Regions on Transistor Devices
CN102903639A (zh) Mos晶体管、具有应力层的衬底及其形成方法
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN102437051A (zh) 硅化物阻止层刻蚀方法、通孔刻蚀停止层形成方法
US20150255353A1 (en) Forming source/drain regions with single reticle and resulting device
US9029919B2 (en) Methods of forming silicon/germanium protection layer above source/drain regions of a transistor and a device having such a protection layer
CN102446857B (zh) 一种用于提高半导体器件性能的硅化物掩模刻蚀方法
CN104362096A (zh) SiGe源漏MOS器件制造方法
KR101179515B1 (ko) 반도체 소자의 제조방법
CN102664150A (zh) 提高接触刻蚀阻挡层工艺中pmos性能的方法
CN102709179B (zh) 双应力氮化硅蚀刻阻挡层形成方法和半导体器件制造方法
US9041119B2 (en) Forming CMOS with close proximity stressors
CN102054686B (zh) 形成cmos器件应力膜的方法
US20130109186A1 (en) Method of forming semiconductor devices using smt
CN103996619A (zh) 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法
US20130029488A1 (en) Single Liner Process to Achieve Dual Stress
CN104392960A (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
CN102110652B (zh) 嵌入式半导体器件的制作方法
US8669616B2 (en) Method for forming N-shaped bottom stress liner
CN101488478B (zh) 用于保护多晶和衬底表面的集成方法
CN105140113A (zh) 一种改善离子注入准直性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120502