CN102412952B - 一种具有串扰消除的多通道模拟模块及其控制方法 - Google Patents
一种具有串扰消除的多通道模拟模块及其控制方法 Download PDFInfo
- Publication number
- CN102412952B CN102412952B CN201010291832.5A CN201010291832A CN102412952B CN 102412952 B CN102412952 B CN 102412952B CN 201010291832 A CN201010291832 A CN 201010291832A CN 102412952 B CN102412952 B CN 102412952B
- Authority
- CN
- China
- Prior art keywords
- multiplexer
- input
- multichannel analog
- analog module
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
在一种高密度模拟输入模块中,将一种新的技术实现方法用于多通道模块,同时其包含了串扰消除功能。本发明提供一种多通道模拟模块,包括:并联的第一至第n多路复用器,第一至第n多路复用器的每个都具有两个以上的数据输入端,用于接收输入数据;第一至第n多路复用器的地址选择码输入端,接收地址选择码以控制从所有数据输入端中选择一路输入数据;和第一至第n多路复用器的n个输出端并联,用于输出所选的一路数据,其中n为自然数;第n+1多路复用器,具有第一输入端、第二输入端、第三输入端、地址选择码输入端以及一输出端;放大器,用于接收来自第n+1多路复用器的输出;以及负信号输入端;模数转换器,用于对来自放大器的输出进行模-数变换。
Description
技术领域
本发明涉及一种多通道模拟模块设计,更具体地说,涉及一种具有串扰消除的高密度的多通道模拟模块及其控制方法。
背景技术
存在两种现有的方法:
1.采用没有故障保护方案的16通道多路复用器,其缺点是显而易见的,在错误信号连接和EMC(Electromagnetic Compatibility,电磁兼容性)抗扰度方面具有非常差的性能。
2.搜寻和选择没有多路复用器的8通道ADC(analog-to-digitalconverter,模数转换器),这个方案将需要许多附加的放大器,这对于PCB(Printed Circuit Board,印刷电路板)空间有限状况是不可能的。而且,其费用也比较高。并且没有用来降低串扰问题的硬件方案。
并且,上述两种方案都没有良好的可扩展性,并且也不易被类似产品重新使用。
发明内容
本发明的另外方面和优点部分将在后面的描述中阐述,还有部分可从描述中明显地看出,或者可以在本发明的实践中得到。
在一种高密度模拟输入模块中,将一种新的技术实现方法用于多通道模块,同时其包含了串扰消除功能。
本发明提供了一种新的方法来实现高密度模拟模块,通过串联多路复用器其具有极大的可扩展性,例如,8通道、10通道......16通道或更多。在这个实现中,提供了一种放电逻辑(discharging logic)来消除通道间的串扰。
对于多通道模拟模块设计,尤其是对于高密度的多通道模拟模块设计,通常将会面临如下不同的困难,诸如,专用多路复用器搜寻、差的可扩展性、令人头痛的串扰消除、EMC鲁棒性等。
在我们的设计中,其目标是设计8通道输入模块,还需要0V信号以及用于校准的基准信号,这意味着多于8通道多路复用器是需要的,但是没有多于8通道的具有故障保护的多路复用器可选,因此,本申请提供一种采用两个串联结构的多路复用器的新的实现。
这种串联结构具有两个显著优点:
-极好的可扩展性;
-简单的放电逻辑设计。
因此,根据本发明的技术方案具有如下优点:
1、在相同产品上使用的极大的可扩展性。
2、更灵活且更容易利用固件配置进行放电以用于串扰消除。
3、在EMC干扰方面更好的性能以及满意的输入阻抗。
本发明提供一种多通道模拟模块,包括:并联的第一至第n多路复用器,第一至第n多路复用器的每个都具有两个以上的数据输入端,用于接收输入数据;第一至第n多路复用器的地址选择码输入端,接收地址选择码以控制从所有数据输入端中选择一路输入数据;和第一至第n多路复用器的n个输出端并联,用于输出所选的一路数据,其中n为自然数;第n+1多路复用器,具有与第一至第n多路复用器的输出端连接的第一输入端;与地信号连接的第二输入端;与基准信号连接的第三输入端;接收地址选择码的地址选择码输入端;以及一输出端;放大器,具有正信号输入端,用于接收来自第n+1多路复用器的输出;以及连接到放大器的输出端的负信号输入端;以及模数转换器,用于对来自放大器的输出进行模-数变换。
本发明还提供一种多通道模拟模块的控制方法,该多通道模拟模块包括并联的第一至第n多路复用器、第n+1多路复用器、放大器和模数转换器,所述第n+1多路复用器具有与第一至第n多路复用器的输出端连接的第一输入端、与地信号连接的第二输入端、与基准信号连接的第三输入端、以及接收地址选择码的地址选择码输入端,所述控制方法包括:a.第n+1多路复用器通过其地址选择码选择第一输入端,多通道模拟模块进入标准采样模式,通过使能控制信号启动第一至第n多路复用器之一来选择一路数据,其中n为自然数;b.对所选择的一路数据执行模-数变换;c.第n+1多路复用器通过其地址选择码选择第二输入端,多通道模拟模块进入放电模式,第一至第n多路复用器被禁止,以对第一多路复用器和第n+1多路复用器之间的第一寄生电容进行放电以及对第n+1多路复用器和放大器之间的第二寄生电容进行放电;d.读取步骤b的模-数变换结果;e.判断是否已经对第一至第n多路复用器中的所有通道的数据执行模-数变换,如果存在尚未变换的通道的数据,则将多通道模拟模块转换成标准采样模式,并通过第一至第n多路复用器之一选择未变换通道中的一路数据并返回步骤b;f.如果不存在未变换的通道的数据,则第n+1多路复用器通过其地址选择码选择第三输入端,第一寄生电容连接到地用于放电,并对多通道模拟模块进行校准。
附图说明
通过结合附图对本发明的优选实施例进行详细描述,本发明的上述和其他目的、特性和优点将会变得更加清楚,其中相同的标号指定相同结构的单元,并且在其中:
图1示出了根据本发明第一实施例的具有串扰消除的高密度的8通道模拟模块;
图2示出了图1的8通道模拟模块的固件序列控制流程图;
图3示出了根据本发明第二实施例的具有串扰消除的高密度的16通道模拟模块;以及
图4示出了图3的16通道模拟模块的固件序列控制流程图。
具体实施方式
下面将参照示出本发明实施例的附图充分描述本发明。然而,本发明可以以许多不同的形式实现,而不应当认为限于这里所述的实施例。相反,提供这些实施例以便使本公开透彻且完整,并且将向本领域技术人员充分表达本发明的范围。在附图中,为了清楚起见放大了组件。
应当理解,当称“元件”“连接到”或“耦接”到另一元件时,它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反,当称元件“直接连接到”或“直接耦接到”另一元件时,不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
应当理解,尽管这里可以使用术语第一、第二、第三等描述各个元件、组件和/或部分,但这些元件、组件和/或部分不受这些术语限制。这些术语仅仅用于将元件、组件或部分相互区分开来。因此,下面讨论的第一元件、组件或部分在不背离本发明教学的前提下可以称为第二元件、组件或部分。
这里使用的术语仅仅是为了描述特定实施例的目的,而并不意图限制本发明。这里使用的单数形式“一”、“一个”和“那(这个)”也意图包含复数形式,除非上下文中明确地指出不包含。应当理解,术语“包括”当用在本说明书中时指示所述特征、整数、步骤、操作、元件和/或组件的存在,但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在或添加。
除非另有定义,这里使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解,诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义,而不应用理想化或极度形式化的意义来解释,除非这里明确地这样定义。
本发明最显著的特征在于它极好的可扩展性。
本发明集中在高密度模拟输入设计领域,其可以应用于多个8通道的模拟输入产品。
图1示出了根据本发明第一实施例的具有串扰消除的高密度的8通道模拟模块。
图1中示出了多路复用器串联实现以及放电逻辑。
如图1所示,多通道模拟模块包括两个多路复用器MUX1101和MUX2102、放大器103、以及ADC 104(模数转换器)。
图1中所示的多路复用器MUX1101和MUX2102为两个功能、型号不同的集成芯片,例如,MUX1101例如可以用Analog Device的ADG508或MAXIM的MAX358,而MUX2102例如可以用Analog Device的ADG1209等等。但本领域技术人员应该理解,多路复用器MUX1101和MUX2102并不限于此处列举的几种。图1中所示的ADC 104例如可以采用AD7321,此外Analog Device,Texas,Linear等公司还有非常多不同型号的芯片可以选择。但本领域技术人员应该理解,ADC 104并不限于此处列举的几种。
MUX1 101用于转换模拟输入通道,并且MUX2 102用于校准通道。同时,MUX2 102的另一个非常重要的功能是用于对C1和C2进行放电。C1和C2是MUX1 101、MUX2 102和放大器103之间的寄生电容。
如图1所示,将模拟通道输入数据Si输入到MUX1 101的数据输入端S0~S7。
微处理器分别输出地址选择码SEL0~SEL4到MUX1 101的地址选择码输入端A0~A2和MUX2 102的地址选择码输入端A0~A1。
具体地,地址选择码SEL0输入到MUX1 101的地址选择码输入端A0,地址选择码SEL1输入到MUX1 101的地址选择码输入端A1,地址选择码SEL2输入到MUX1 101的地址选择码输入端A2。MUX1 101根据A0~A2从S0~S7中选择一路输出。
地址选择码SEL4输入到MUX2 102的地址选择码输入端A1。在这个实施例中,地址选择码SEL3既作为输入到MUX2 102的地址选择码输入端A0的地址选择码,同时也作为输入到MUX1 101的使能端EN的使能控制信号。而MUX2 102的使能端EN通过一电阻器接地。
此处,地址选择码SEL0~SEL4例如可以由微处理器通过一个串并转换器件AHC595生成。本领域技术人员应该理解,本发明可采用任何可实现该地址选择码的其他现有器件。
MUX1 101的输出端D将信号AI输出到MUX2102的数据输入端S0B、S2B和S3A。MUX2 102的数据输入端S1B、S3B和S1A接NC(未连接)。MUX2 102的数据输入端S2A接收基准信号REF并且数据输入端S0A接收0V信号。MUX2 102的输出端DA接地,输出端DB将信号AO输出到放大器103的正向输入端。放大器103的负向输入端连接到放大器103的输出端。REF基准直接由高精度基准源接入。
寄生电容C1存在于MUX1 101的输出端D和地之间;寄生电容C2存在于MUX2 102的输出端DB和地之间。放大器103的输出端连接到ADC 104的输入端Ain。ADC 104的基准信号输入端接收REF信号。
“AI”代表由地址选择码SEL0~SEL2以及使能控制信号SEL3选择的模拟输入,并且“AO”代表用于采样的其输出。
表1是多路复用器MUX1 101和MUX2 102的真值表,其中示出了地址选择码SEL0~SEL4、采用通道以及放电的状态。
SEL0 | SEL1 | SEL2 | SEL3 | SEL4 | 采样通道 | 放电 |
0 | 0 | 0 | 1 | 1 | S0 | 无 |
0 | 0 | 1 | 1 | 1 | S1 | 无 |
0 | 1 | 0 | 1 | 1 | S2 | 无 |
0 | 1 | 1 | 1 | 1 | S3 | 无 |
1 | 0 | 0 | 1 | 1 | S4 | 无 |
1 | 0 | 1 | 1 | 1 | S5 | 无 |
1 | 1 | 0 | 1 | 1 | S6 | 无 |
1 | 1 | 1 | 1 | 1 | S7 | 无 |
X | X | X | 0 | 1 | REF | C1 |
X | X | X | 0 | 0 | 0V | C1、C2 |
表1
可以利用地址选择码SELx来选择通道转换和放电,x=0~4,从表1中可以看出:
●当地址选择码SEL3=SEL4=1时,MUX1101被启动并且标准采样模式是有效的,MUX1101通过地址选择码SEL0~SEL2选择输入通道S0~S7的一个,并且MUX2102将“AI”信号转换到输出“AO”。
●当地址选择码SEL3=0时,MUX1101被禁止并且放电模式是有效的,信号“AI”连接到GND;如果地址选择码SEL4=1,则寄生电容C1被连接到地用于放电;如果地址选择码SEL4=0,则寄生电容C1和C2都连接到地用于放电。当SEL3=0,SEL4=1时,MUX2102同时切换到S2A和S2B,同时完成REF输入校准和C1放电两项功能。
图2示出了图1的8通道模拟模块的固件序列控制流程图。如图2所示:
在步骤S1,根据本发明的多通道模拟模块转换到标准采样模式并选择一个通道。即,MUX1101转换到通道Si(i=0),而MUX2102切换到通道S3A,然后由DB输出。
在步骤S2,开始对放大器103输出的信号执行AD变换。
在步骤S3,根据本发明的8通道模拟模块被转换到放电模式,并配置SEL4=0。根据表1可知,SEL4=0时,MUX1 101被禁止,MUX2 102选择数据输入端S0A的输入0V,即GND,并对电容器C1和C2都进行放电。
在步骤S4,读取步骤S2的AD变换结果。
在步骤S5,判断i是否=7,即所有通道数据的AD变换是否执行完毕。如果i不等于7,则在步骤S6切换到标准采样模式并选择下一通道,i=i+1,即,MUX1 101转换到通道Si+1,而MUX2 102切换到通道S3A,并由DB输出。然后返回步骤S2。
如果i等于7,也即,所有通道数据的AD变换都执行之后,则在步骤S7结束循环,转换到放电模式,并选择SEL4=1以进行校准。设计者可以根据产品规格中的实际需要定义校准持续时间,例如,可以将校准持续时间设置为500us、1ms等等。这里,单位校准时间可以理解为单位时间内采样基准电压的次数,校准时间越长,意味着采样基准电压的次数越多,这样AD可以对多次采样值取平均,更具可靠性。其中,校准可以采用现有技术的校准方法。
图3示出了根据本发明第二实施例的具有串扰消除的高密度的16通道模拟模块。
图3中示出了多路复用器串联实现以及放电逻辑。该16通道模拟模块的实现原理与图1的8通道模拟模块原理类似,为了避免重复,此处将不描述相同的部分。
实现16通道采样,需要在图2的8通道模拟模块的基础上增加一片8通道MUX3 105,并且调整MUX1 101和MUX3 105的使能控制信号SEL5和SEL6。
如图3所示,16通道模拟模块包括三个多路复用器MUX1 101、MUX2102和MUX3 105、放大器103、以及ADC 104。
在图3中,示出了两个功能、型号相同的集成芯片,即多路复用器MUX1101和MUX3 105。MUX1 101或MUX 3105例如可以用Analog Device的ADG508或MAXIM的MAX358。MUX1 101和MUX 3105用于转换模拟输入通道。但本领域技术人员应该理解,根据不同的输入信号,MUX1 101和MUX 3 105可以采用具有不同通道数目的多路复用器。并且,本领域技术人员应该理解,多路复用器MUX1 101和MUX3 105并不限于此处列举的几种,也可以采用现有技术中可用的其他多路复用器。
如图3所示,模拟通道输入数据Si输入到MUX1 101的数据输入端S0~S7和MUX 3 105的数据输入端S8~S15。地址选择码SEL7~SEL9分别输入到MUX3 105的地址选择码输入端A0~A2,如图3所示,其中地址选择码SEL7输出到MUX3 105的地址选择码输入端A0,地址选择码SEL8输出到MUX3 105的地址选择码输入端A1,地址选择码SEL9输出到MUX3 105的地址选择码输入端A2。MUX3 105根据输入到A0~A2的地址选择码从S8~S15中选择一路输出。
与图1不同,在图3中,SEL3仅作为地址选择码输出到MUX2 102的地址选择码输入端A0,而并不输出到MUX1 101的使能端EN。在图3中,使能控制信号SEL5输出到MUX1 101的使能端EN;并且使能控制信号SEL6输出到MUX3 105的使能端EN。
MUX3 105的输出端D与MUX1 101的输出端D一起输出信号AI到MUX2 102的数据输入端S0B、S2B和S3A。
在本发明中,所有的地址选择码和使能控制信号均可由CPU通过串行HC595级联输出控制,实现非常容易。本领域技术人员应该理解,本发明可采用任何可实现该地址选择码和使能控制信号的现有器件。
同样,在图3中,“AI”代表由地址选择码SEL0~SEL2和SEL7~SEL9以及使能控制信号SEL5~6选择的模拟输入,并且“AO”代表用于采样的其输出。
表2是多路复用器MUX1 101、MUX2 102和MUX3 105的真值表,其中示出了地址选择码SEL0~SEL4和SEL7~SEL9、使能控制信号SEL5~6、采用通道以及放电的状态。
SEL0 | SEL1 | SEL2 | SEL3 | SEL4 | SEL5 | SEL6 | SEL7 | SEL8 | SEL9 | 采样通道 | 放电 |
0 | 0 | 0 | 1 | 1 | 1 | 0 | X | X | X | S0 | 无 |
0 | 0 | 1 | 1 | 1 | 1 | 0 | X | X | X | S1 | 无 |
0 | 1 | 0 | 1 | 1 | 1 | 0 | X | X | X | S2 | 无 |
0 | 1 | 1 | 1 | 1 | 1 | 0 | X | X | X | S3 | 无 |
1 | 0 | 0 | 1 | 1 | 1 | 0 | X | X | X | S4 | 无 |
1 | 0 | 1 | 1 | 1 | 1 | 0 | X | X | X | S5 | 无 |
1 | 1 | 0 | 1 | 1 | 1 | 0 | X | X | X | S6 | 无 |
1 | 1 | 1 | 1 | 1 | 1 | 0 | X | X | X | S7 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 0 | 0 | 0 | S8 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 0 | 0 | 1 | S9 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 0 | 1 | 0 | S10 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 0 | 1 | 1 | S11 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 1 | 0 | 0 | S12 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 1 | 0 | 1 | S13 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 1 | 1 | 0 | S14 | 无 |
X | X | X | 1 | 1 | 0 | 1 | 1 | 1 | 1 | S15 | 无 |
X | X | X | 0 | 1 | 0 | 0 | X | X | X | REF | C1 |
X | X | X | 0 | 0 | 0 | 0 | X | X | X | 0V | C1、C2 |
表2
可以利用地址选择码和使能控制信号SELx来选择通道转换和放电,x=0~9,从表2中可以看出:
●当地址选择码SEL3=SEL4=1时,通过使能控制信号SEL5和SEL6分别启动MUX1 101和MUX 3105并且标准采样模式是有效的。当SEL5=1时,MUX1 101通过地址选择码SEL0~SEL2选择输入通道S0~S7的一个;而当SEL6=1时,MUX3 105通过地址选择码SEL7~SEL9选择输入通道S8~S15的一个。并且MUX2 102将“AI”信号转换到输出“AO”。
●当地址选择码SEL3=0时,MUX1 101和MUX 3 105被禁止并且放电模式是有效的,信号“AI”连接到GND;如果地址选择码SEL4=1,则寄生电容C1被连接到地用于放电;如果地址选择码SEL4=0,则寄生电容C1和C2都连接到地用于放电。当SEL3=0,SEL4=1时,MUX2 102同时切换到S2A和S2B,同时完成REF输入校准和C1放电两项功能。
图4示出了图3的16通道模拟模块的固件序列控制流程图。如图4所示:
在步骤S1,根据本发明的16通道模拟模块转换到标准采样模式并选择一个通道。即,选择MUX1 101、MUX3 105中的一个通道Si(i=0),而MUX2102切换到通道S3A,然后由DB输出。
在步骤S2,开始对放大器103输出的信号执行AD变换。
在步骤S3,根据本发明的多通道模拟模块转换到放电模式,并配置SEL4=0。根据表2可知,SEL4=0时,MUX1 101、MUX3 105被禁止(SEL5=SEL6=0),MUX2 102切换到GND,并对电容器C1和C2都进行放电。
在步骤S4,读取步骤S2的AD变换结果。
在步骤S5,判断i是否=15,即所有通道数据的AD变换是否执行完毕。如果i不等于15,则在步骤S6切换到标准采样模式并选择下一通道,i=i+1,即,转换到通道Si+1,而MUX2102切换到通道S3A,并由DB输出。然后返回步骤S2。
如果i等于15,也即,所有通道数据的AD变换都执行之后,则在步骤S7结束循环,转换到放电模式,并选择SEL4=1以进行校准。此处的校准与图2中的校准步骤一样,同样,设计者可以根据产品规格中的实际需要定义校准持续时间,例如,可以将校准持续时间设置为500us、1ms等等。
以上参考图1-图4对8通道和16通道模拟模块设计进行了描述,但本领域技术人员应该理解,结合本发明公开的第一和第二实施例,可以容易地将其他多路复用器结合到本发明的8通道和16通道模拟模块中,以实现其他更多通道模拟模块的设计。
虽然结合目前被认为是最实际和最优的实施例描述了本发明,但本领域技术人员应当理解本发明不限于所公开的实施例,相反,本发明旨在覆盖所附权利要求的精神和范畴之内包括的各种各样的修改和等价结构。
Claims (13)
1.一种多通道模拟模块,包括:
并联的第一至第n多路复用器,第一至第n多路复用器的每个都具有两个以上的数据输入端,用于接收输入数据;第一至第n多路复用器的地址选择码输入端,接收地址选择码以控制从所有数据输入端中选择一路输入数据;和第一至第n多路复用器的n个输出端并联,用于输出所选的一路数据,其中n为自然数;
第n+1多路复用器,具有与第一至第n多路复用器的输出端连接的第一输入端;与地信号连接的第二输入端;与基准信号连接的第三输入端;接收地址选择码的地址选择码输入端;以及一输出端;
放大器,具有正信号输入端,用于接收来自第n+1多路复用器的输出;以及连接到放大器的输出端的负信号输入端;以及
模数转换器,用于对来自放大器的输出进行模-数变换。
2.如权利要求1所述的多通道模拟模块,进一步包括:
存在于第一多路复用器的输出端和地之间的第一寄生电容;以及
存在于第n+1多路复用器的输出端和地之间的第二寄生电容。
3.如权利要求2所述的多通道模拟模块,其中第一至第n多路复用器的每个具有使能端,用于接收使能控制信号以启动或禁止第一至第n多路复用器的工作。
4.如权利要求3所述的多通道模拟模块,其中第n+1多路复用器通过其地址选择码选择第一输入端,多通道模拟模块进入标准采样模式,通过使能控制信号启动第一至第n多路复用器来选择一路输入数据。
5.如权利要求4所述的多通道模拟模块,其中第n+1多路复用器通过其地址选择码选择第二输入端,多通道模拟模块进入放电模式,第一至第n多路复用器被禁止,第一和第二寄生电容都连接到地用于放电。
6.如权利要求5所述的多通道模拟模块,其中第n+1多路复用器通过其地址选择码选择第三输入端,第一寄生电容连接到地用于放电,并对多通道模拟模块进行校准。
7.如权利要求6所述的多通道模拟模块,其中所述地址选择码和使能控制信号由微处理器生成。
8.如权利要求7所述的多通道模拟模块,其中所述第一至第n多路复用器具有相同数目的数据输入端。
9.如权利要求7所述的多通道模拟模块,其中所述第一至第n多路复用器具有不同数目的数据输入端。
10.一种多通道模拟模块的控制方法,该多通道模拟模块包括并联的第一至第n多路复用器、第n+1多路复用器、放大器和模数转换器,所述第n+1多路复用器具有与第一至第n多路复用器的输出端连接的第一输入端、与地信号连接的第二输入端、与基准信号连接的第三输入端、以及接收地址选择码的地址选择码输入端、与放大器正信号输入端连接的输出端,所述控制方法包括:
a.第n+1多路复用器通过其地址选择码选择第一输入端,多通道模拟模块进入标准采样模式,通过使能控制信号启动第一至第n多路复用器之一来选择一路数据,其中n为自然数;
b.对所选择的一路数据执行模-数变换;
c.第n+1多路复用器通过其地址选择码选择第二输入端,多通道模拟模块进入放电模式,第一至第n多路复用器被禁止,以对第一多路复用器的输出端和地之间的第一寄生电容进行放电以及对第n+1多路复用器的输出端和地之间的第二寄生电容进行放电;
d.读取步骤b的模-数变换结果;
e.判断是否已经对第一至第n多路复用器中的所有通道的数据执行模-数变换,如果存在尚未变换的通道的数据,则将多通道模拟模块转换成标准采样模式,并通过第一至第n多路复用器之一选择未变换通道中的一路数据并返回步骤b;
f.如果不存在未变换的通道的数据,则第n+1多路复用器通过其地址选择码选择第三输入端,第一寄生电容连接到地用于放电,并对多通道模拟模块进行校准。
11.如权利要求10所述的多通道模拟模块的控制方法,其中所述地址选择码和使能控制信号由微处理器生成。
12.如权利要求11所述的多通道模拟模块的控制方法,其中所述第一至第n多路复用器具有相同数目的数据输入端。
13.如权利要求11所述的多通道模拟模块的控制方法,其中所述第一至第n多路复用器具有不同数目的数据输入端。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010291832.5A CN102412952B (zh) | 2010-09-26 | 2010-09-26 | 一种具有串扰消除的多通道模拟模块及其控制方法 |
PCT/CN2011/080167 WO2012037903A1 (zh) | 2010-09-26 | 2011-09-26 | 一种具有串扰消除的多通道模拟模块及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010291832.5A CN102412952B (zh) | 2010-09-26 | 2010-09-26 | 一种具有串扰消除的多通道模拟模块及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102412952A CN102412952A (zh) | 2012-04-11 |
CN102412952B true CN102412952B (zh) | 2014-08-13 |
Family
ID=45873457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010291832.5A Expired - Fee Related CN102412952B (zh) | 2010-09-26 | 2010-09-26 | 一种具有串扰消除的多通道模拟模块及其控制方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102412952B (zh) |
WO (1) | WO2012037903A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108111149A (zh) * | 2017-12-20 | 2018-06-01 | 中国科学院长春光学精密机械与物理研究所 | 一种多通道模拟开关的抗串扰的方法 |
CN112994680B (zh) * | 2021-04-21 | 2021-08-10 | 成都齐碳科技有限公司 | 多通道切换电路、切换方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1098836A (zh) * | 1993-05-21 | 1995-02-15 | 索尼公司 | 调制方法和解调设备 |
US5715280A (en) * | 1996-06-20 | 1998-02-03 | Aware, Inc. | Method for partially modulating and demodulating data in a multi-carrier transmission system |
CN1846352A (zh) * | 2004-11-22 | 2006-10-11 | 特斯检验株式会社 | 多路复用器电路 |
CN101009848A (zh) * | 2003-03-21 | 2007-08-01 | Lg电子株式会社 | 在vsb发送系统中具有增强型多路复用数据的数字发送系统 |
CN101231877A (zh) * | 2007-01-26 | 2008-07-30 | 联发科技股份有限公司 | 存取n端口存储器m个存储器地址的方法及n端口存储器 |
CN101567681A (zh) * | 2008-04-25 | 2009-10-28 | 恩益禧电子股份有限公司 | 模拟多路复用器及其选择信号生成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7031395B2 (en) * | 2002-03-29 | 2006-04-18 | Northrop Grumman Corporation | Apparatus and methods for digital-to-analog conversion |
-
2010
- 2010-09-26 CN CN201010291832.5A patent/CN102412952B/zh not_active Expired - Fee Related
-
2011
- 2011-09-26 WO PCT/CN2011/080167 patent/WO2012037903A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1098836A (zh) * | 1993-05-21 | 1995-02-15 | 索尼公司 | 调制方法和解调设备 |
US5715280A (en) * | 1996-06-20 | 1998-02-03 | Aware, Inc. | Method for partially modulating and demodulating data in a multi-carrier transmission system |
CN101009848A (zh) * | 2003-03-21 | 2007-08-01 | Lg电子株式会社 | 在vsb发送系统中具有增强型多路复用数据的数字发送系统 |
CN1846352A (zh) * | 2004-11-22 | 2006-10-11 | 特斯检验株式会社 | 多路复用器电路 |
CN101231877A (zh) * | 2007-01-26 | 2008-07-30 | 联发科技股份有限公司 | 存取n端口存储器m个存储器地址的方法及n端口存储器 |
CN101567681A (zh) * | 2008-04-25 | 2009-10-28 | 恩益禧电子股份有限公司 | 模拟多路复用器及其选择信号生成方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012037903A1 (zh) | 2012-03-29 |
CN102412952A (zh) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2431475A (en) | Power transmission system sampling module | |
US8446143B2 (en) | Self-calibration circuit with gyrated output impedance | |
CN102412952B (zh) | 一种具有串扰消除的多通道模拟模块及其控制方法 | |
US20050206545A1 (en) | Holding method, analog to digital converting method, signal observing method, holding apparatus, analog to digital converting apparatus, and signal observing apparatus | |
Schiller et al. | A 4-GHz 8-b ADC system | |
CN105389273A (zh) | 带有可编程模拟子系统的集成电路器件 | |
CN106501743A (zh) | 一种数字示波器精度校准方法及装置 | |
WO2002075335A2 (en) | Test system formatters | |
EP0265044B1 (en) | Level shift circuit for differential signals | |
CN105531769B (zh) | 取样具有多个通道的输入级 | |
US20040177293A1 (en) | Programmable multi-function module for automatic test equipment systems | |
CN100529782C (zh) | 并行源/捕获结构 | |
US6734759B2 (en) | Droop compensation filter having high pass characteristic | |
JP2007199062A (ja) | リジェネレータプローブ | |
CN107196639B (zh) | 多路并行的双向电平转换电路 | |
CN112491420B (zh) | 一种基于时间交织的高速高分辨率da转换电路 | |
JP2011024190A (ja) | 分解能の低コストでの改善および低雑音信号の雑音の低減 | |
US20150242295A1 (en) | Testing using coupling emulation | |
CN109586802A (zh) | 红外接收放大芯片与红外接收放大电路 | |
CN111525927A (zh) | 可增强adc多通道采样精度的系统及其方法 | |
CN117978167B (zh) | 一种多运放的轮转校准方法、校准电路和多通道驱动系统 | |
CN109194332B (zh) | 一种四通道输入的40gsps采集系统信号驱动电路 | |
CN210839494U (zh) | 一种衰减系数可选的模拟电路 | |
Pachchigar | Demystifying high-performance multiplexed data-acquisition systems | |
KR102664683B1 (ko) | 내부 임피던스 매칭을 가진 펄스 전류 소스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140813 Termination date: 20160926 |