CN107196639B - 多路并行的双向电平转换电路 - Google Patents

多路并行的双向电平转换电路 Download PDF

Info

Publication number
CN107196639B
CN107196639B CN201710380732.1A CN201710380732A CN107196639B CN 107196639 B CN107196639 B CN 107196639B CN 201710380732 A CN201710380732 A CN 201710380732A CN 107196639 B CN107196639 B CN 107196639B
Authority
CN
China
Prior art keywords
resistor
level
operational amplifier
power supply
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710380732.1A
Other languages
English (en)
Other versions
CN107196639A (zh
Inventor
严玉婷
姚胜兴
李祖林
毛珂
陈依
肖慧云
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Institute of Technology
Original Assignee
Hunan Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Institute of Technology filed Critical Hunan Institute of Technology
Priority to CN201710380732.1A priority Critical patent/CN107196639B/zh
Publication of CN107196639A publication Critical patent/CN107196639A/zh
Application granted granted Critical
Publication of CN107196639B publication Critical patent/CN107196639B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

多路并行的双向电平转换电路，涉及电路设计技术领域，包括若干个集成运放芯片以及与集成运放芯片内运放U1相同数量的外部电路，外部电路包括电阻R1、电阻R2、二极管D1、正电源接口VCC、第一电平接口VCC1_IO和第二电平接口VCC2_IO，第一电平接口VCC1_IO连接电阻R1，电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，电阻R2分别连接GND和运放U1的反向输入端，运放U1的电源正端连接正电源接口VCC，运放U1的电源负端接GND，运放U1的输出端连接二极管D1的正极，二极管D1的负极连接第一电平接口VCC1_IO，正电源接口VCC输入运放U1电源正端的电压值与高电平芯片的工作逻辑电平值相等。该多路并行的双向电平转换电路用到的分立元件数量少、结构简洁、体积较小。

Description

多路并行的双向电平转换电路
技术领域
本发明涉及电路设计技术领域，特别涉及一种多路并行的双向电平转换电路。
背景技术
电平转换在电子电路设计中经常用到，特别是在数字电路产品广泛使用的今天，各种厂家推出的逻辑芯片存在工作时逻辑电平水平并不统一，这就造成不同的数字芯片在工作时逻辑电平不一致而无法正常通信的情况，例如芯片A（在本专利的描述中，将工作逻辑电平相对较低的芯片定义为“低电平芯片”）工作逻辑电平为3.3V，而芯片B（在本专利的描述中，将工作逻辑电平相对较高的芯片定义为“高电平芯片”）工作逻辑电平为12V，此时低电平芯片（芯片A）和高电平芯片（芯片B）就不能直接进行逻辑通信，若让芯片A和芯片B直接进行逻辑通信就会存在无法识别对方发来的数字信号或烧坏芯片逻辑端口的可能，为了解决这类电平不匹配的问题，在设计数字电路产品时，就需要考虑对不同逻辑电平进行相互转换，特别是双向逻辑电平的转换。
现有的双向电平转换电路大多是基于多个分立元件搭建而成，例如中国专利CN1996758A中利用反相器+三极管+二极管+上拉电阻等分立元器件来搭建；中国专利CN103199847A中通过控制两颗 NPN 型三极管的通断时序，以实现第一电平信号与第二电平信号之间的双向转换。这些电路大多存在以下的问题：1、只能实现一路双向电平转换。2、采用数量较多的分立元器件搭建（单个双向电平转换电路中涉及的分立元件数量均在10个以上），电路整体结构较复杂、不够简洁且整块电路体积较大，这样的电路结构难以在细小的空间内实现多路并行IO逻辑电平转换的同时搭建。此外，由于涉及的元件过多，实际生产时还容易出现因某一个元件焊接不良而导致整个电路无法工作的情况。
发明内容
本发明要解决的技术问题是提供一种涉及的分立元件数量少、结构简洁、体积较小的多路并行的双向电平转换电路。
为了解决上述技术问题，本发明采用如下技术方案：一种多路并行的双向电平转换电路，包括若干个内部含有多个运放U1的集成运放芯片以及与所述运放U1相同数量的外部电路，所述外部电路与运放U1一一对应，所述外部电路包扩电阻R1、电阻R2、二极管D1、用于连接正电源的正电源接口VCC、用于连接高电平芯片的第一电平接口VCC1_IO和用于连接低电平芯片的第二电平接口VCC2_IO，所述第一电平接口VCC1_IO连接电阻R1，所述电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，所述电阻R2分别连接GND和运放U1的反向输入端，所述运放U1的电源正端连接正电源接口VCC（对于一个集成运放芯片来说，其包含的所有运放U1的电源正端并联且均连接至集成运放芯片的+VCC引脚，该集成运放芯片的+VCC引脚即为正电源接口VCC），所述运放U1的电源负端接GND，所述运放U1的输出端连接二极管D1的正极，所述二极管D1的负极连接第一电平接口VCC1_IO，所述正电源接口VCC输入运放U1电源正端的电压值与高电平芯片的工作逻辑电平值VCC1相等；
其中，VCC1*R2/(R1+R2)等于或近似等于VCC2；
上式中，所述VCC2为低电平芯片的工作逻辑电平值，所述R1为电阻R1的阻值，所述R2为电阻R2的阻值。
进一步地，所述外部电路还包括电阻R3和电阻R4，所述电阻R2分别连接GND和电阻4，所述电阻R4再分别连接运放U1的反向输入端和电阻R3，所述电阻R3连接正电源接口VCC；
其中，0<VCC1*R4/(R3+R4)<VCC2*(1/3)；
上式中，所述R3为电阻R3的阻值，所述R4为电阻R4的阻值。其中，所述高电平芯片的工作逻辑电平值VCC1为12V，所述低电平芯片的工作逻辑电平值VCC2为3.3V，所述电阻R1的阻值R1为5.1KΩ，所述电阻R2的阻值R2为2KΩ，所述电阻R3的阻值R3为10KΩ，所述R4的阻值R4为1KΩ。
本发明包含多路双向电平转换电路，下面取本发明中的一路双向电平转换电路为例来介绍其工作原理：
当低电平芯片的逻辑电平VCC2先来到时，其会经第二电平接口VCC2_IO直接输入运放U1的同向输入端（因为电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，也就是说，电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端均连接至电阻R1的下端，故第二电平接口VCC2_IO和运放U1的同向输入端直接相连），由于电阻R2分别连接GND和运放U1的反向输入端，也就是说，运放U1的反向输入端也连接GND，同时运放U1的电源负端也接GND，故运放U1的反向输入端及电源负端电压值均为0，显然，运放U1的同向输入端电压值（为经第二电平接口VCC2_IO输入的低电平芯片的逻辑电平值）大于0，即运放U1的同向输入端电压值大于反向输入端的电压值，故运放U1输出端向第一电平接口VCC1_IO输出的电压值为加在其电源正端的电压值，而电源正端的电压值与高电平芯片的工作逻辑电平值相等，由此实现了低电平向高电平转换，使得低电平芯片可以与高电平芯片进行通信，其中，设置在运放U1输出端与第一电平接口VCC1_IO之间的二极管D1可以防止第一电平接口VCC1_IO先供上电时对运放U1输出端造成损坏。
当高电平芯片的逻辑电平VCC1先来到时，该电平经第一电平接口VCC1_IO输入电路，由于第一电平接口VCC1_IO连接电阻R1，而电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，也就是说第二电平接口VCC2_IO连接电阻R1的下端以及运放U1的同向输入端，此外，电阻R2还分别连接GND和运放U1的反向输入端，也就是说电阻R2下端及运放U1的反向输入端均接GND，即电阻R2下端及运放U1的反向输入端电压为0，此时第二电平接口VCC2_IO的电压值为运放U1同向输入端的输入电压值，即电阻R1下端的电压值。当然也可以这样理解，在电路中，电阻R1和电阻R2串联分压，第一电平接口VCC1_IO输入的电压经电阻R1分压后再加载在电阻R2两端的电压值即为第二电平接口VCC2_IO的电压值（因为电阻R2下端电压为0），通过电阻R1和电阻R2串联分压，使得输入电平经电阻R1分压后，电路后段的电压值降低，从而实现高电平转换成符合低电平芯片工作要求的低电平，使得高电平芯片可以与低电平芯片通信。
其他双向电平转换电路的工作原理与以上电路一样，在此不再赘述。
综上所述，本发明提供的多路并行的双向电平转换电路能够实现在高、低电平间双向电平转换，使得多组不同逻辑电平的数字芯片可以相互正常通信。本发明利用集成运放内部含有多个运放单元，结合外部电路一起构成电平转换电路，电平转换电路的最大转换路数，取决于采用的集成运放芯片的个数（假设数量为N个）和集成运放内部含有的运放个数（假设个数为M），二者的乘积为设计所能达到的最大电平转换路数（即N*M个）。上述多路并行的双向电平转换电路采用最为常见的集成运放芯片、电阻和二极管搭建而成，外部电路涉及到的分立元件数量少，整体成本非常低，更加重要的是，其电路结构极为简洁、紧凑，整块电路体积非常小（也可以根据需要将所有外部电路集成到一块芯片上，这样可以进一步减小电路体积），尤其适合应用在外部空间狭小但同时又要实现多路并行IO逻辑电平转换的场合。
附图说明
图1为本发明实施例的整体结构框图；
图2为本发明实施例中运放与外部电路的连接结构示意图；
图3为用实施例中的一路双向电平转换电路实现3.3V逻辑电平转12V逻辑电平的计算机软件仿真示意图；
图4为用实施例中的一路双向电平转换电路实现12V逻辑电平转3.3V逻辑电平的计算机软件仿真示意图。
具体实施方式
为了便于本领域技术人员的理解，下面结合具体实施例与附图对本发明作进一步的说明。
见图1和2所示，多路并行的双向电平转换电路，包括若干个内部含有多个运放U1的集成运放芯片以及与运放U1相同数量的外部电路，外部电路与运放U1一一对应，外部电路电阻R1、电阻R2、二极管D1、用于连接正电源的正电源接口VCC、用于连接高电平芯片的第一电平接口VCC1_IO和用于连接低电平芯片的第二电平接口VCC2_IO，第一电平接口VCC1_IO连接电阻R1，电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，电阻R2分别连接GND和运放U1的反向输入端，运放U1的电源正端连接正电源接口VCC，运放U1的电源负端接GND，运放U1的输出端连接二极管D1的正极，二极管D1的负极连接第一电平接口VCC1_IO，正电源接口VCC输入运放U1电源正端的电压值与高电平芯片的工作逻辑电平值VCC1相等；
其中，VCC1*R2/(R1+R2)等于或近似等于VCC2；
上式中，所述VCC2为低电平芯片的工作逻辑电平值，所述R1为电阻R1的阻值，所述R2为电阻R2的阻值。
本实施例包含多路双向电平转换电路，下面取其中一路双向电平转换电路为例来介绍其工作原理，具体来说，以该双向电平转换电路用于12V逻辑电平和3.3V逻辑电平之间的双向电平相互转换为例来对其工作原理进行说明。
1） 先给运放U1供上工作电压，通过正电源接口VCC输入至运放U1电源正端的电压VCC(+)=12V, 电源负端的电压VCC(-)=0V（接地）。
2） 设置电阻R1的阻值为5.1KΩ，电阻R2的阻值为2KΩ。
下面具体分析如何转换：
A）假设当3.3V_IO逻辑电平先到来时，即先有3.3V 的电平经第二电平接口VCC2_IO输入运放U1同向输入端，此时运放U1同向输入端电压V(+)=3.3V，而此时运放U1反向输入端电压V（-）=0V，所以V(+) > V(-) ，于是U1的输出Vout = VCC(+) = 12V, 也就是第一电平接口VCC1_IO产生了12V_IO逻辑电平输出，实现了3.3V_IO逻辑电平转换为12V_IO逻辑电平的功能，对这个方向的电平转换功能进行计算机软件仿真，具体仿真图如图3所示，由图3可以看出，当第二电平接口VCC2_IO给定3.3V逻辑电平输入时，仿真电压表测得出R1上端电压到地之间的电压差为11.463V，近似为12V逻辑电平，故认为实现了3.3V逻辑电平转12V逻辑电平；
B) 假设当12V_IO逻辑电平先到来时，U1同向输入端的输入电压为V(+)=R2*12V /(R1+R2) = 3.38V，近似可以看成3.3V，即3.3V_IO逻辑电平，所以此时完成了由12V_IO逻辑电平转3.3V_IO逻辑电平的功能，这个方向的逻辑电平转换功能的计算机软件仿真图如图4所示。由图4可以看出，当第一电平接口VCC1_IO的输入电压等于12V时，第二电平接口VCC2_IO的电压可以直接由R1和R2分压得出，此时仿真电压表测量得出第二电平接口VCC2_IO的电压等于3.3V，从而完成了12V逻辑电平转成3.3V逻辑电平的功能。
在该电路中，设置在运放U1输出端与第一电平接口VCC1_IO之间的二极管D1可以防止第一电平接口VCC1_IO先供上电时对运放U1输出端造成损坏。
以上为12V逻辑电平和3.3V逻辑电平之间的双向电平相互转换的例子，本领域技术人员应当明白，当需要转换的逻辑电平不同时，只要对应调整电阻的阻值以及加在运放上的工作电压值即可。
综上所述，上述实施例提供的多路并行的双向电平转换电路能够实现在高、低电平间双向电平转换，使得多组不同逻辑电平的数字芯片可以相互正常通信。上述实施例利用集成运放内部含有多个运放单元，结合外部电路一起构成电平转换电路，电平转换电路的最大转换路数，取决于采用的集成运放芯片的个数（假设数量为N个）和集成运放内部含有的运放个数（假设个数为M），二者的乘积为设计所能达到的最大电平转换路数（即N*M个）。上述多路并行的双向电平转换电路采用最为常见的集成运放芯片、电阻和二极管搭建而成，外部电路涉及到的分立元件数量少，整体成本非常低，更加重要的是，其电路结构极为简洁、紧凑，整块电路体积非常小（也可以根据需要将所有外部电路集成到一块芯片上，这样可以进一步减小电路体积），尤其适合应用在外部空间狭小但同时又要实现多路并行IO逻辑电平转换的场合。
作为更进一步的改进，见图2-4所示，外部电路还包括电阻R3和电阻R4，设置电阻R3为10KΩ，电阻R4为1KΩ，电阻R2分别连接GND和电阻4，电阻R4再分别连接运放U1的反向输入端和电阻R3，电阻R3连接正电源接口VCC。由于电阻R3和电阻R4串联分压作用，可以防止第二电平接口VCC2_IO无输入时或零点几伏特的电压扰动导致运放U1的误输出。还是以12V逻辑电平和3.3V逻辑电平之间的双向电平相互转换为例，在图2和图3中，运放U1反向输入端电压V（-）=R4*VCC1/(R4+R3) =1.09V ，0V<1.09V<1.1V ，分出的这个1.09V电压值可以防止当第二电平接口VCC2_IO无输入时，运放U1误动作产生错误输出。
上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。
为了让本领域普通技术人员更方便地理解本发明相对于现有技术的改进之处，本发明的一些附图和描述已经被简化，并且为了清楚起见，本申请文件还省略了一些其它元素，本领域普通技术人员应该意识到这些省略的元素也可构成本发明的内容。

Claims (3)

1.多路并行的双向电平转换电路，其特征在于：包括若干个内部含有多个运放U1的集成运放芯片以及与所述运放U1相同数量的外部电路，所述外部电路与运放U1一一对应，所述外部电路包括电阻R1、电阻R2、二极管D1、用于连接正电源的正电源接口VCC、用于连接高电平芯片的第一电平接口VCC1_IO和用于连接低电平芯片的第二电平接口VCC2_IO，所述第一电平接口VCC1_IO连接电阻R1，所述电阻R1分别连接电阻R2、第二电平接口VCC2_IO和运放U1的同向输入端，所述电阻R2分别连接GND和运放U1的反向输入端，所述运放U1的电源正端连接正电源接口VCC，所述运放U1的电源负端接GND，所述运放U1的输出端连接二极管D1的正极，所述二极管D1的负极连接第一电平接口VCC1_IO，所述正电源接口VCC输入运放U1电源正端的电压值与高电平芯片的工作逻辑电平值VCC1相等；
其中，VCC1*R2/(R1+R2)等于VCC2；
上式中，所述VCC2为低电平芯片的工作逻辑电平值，所述R1为电阻R1的阻值，所述R2为电阻R2的阻值。
2.根据权利要求1所述的多路并行的双向电平转换电路，其特征在于：所述外部电路还包括电阻R3和电阻R4，所述电阻R2分别连接GND和电阻R4，所述电阻R4再分别连接运放U1的反向输入端和电阻R3，所述电阻R3连接正电源接口VCC；
其中，0<VCC1*R4/(R3+R4)<VCC2*(1/3)；
上式中，所述R3为电阻R3的阻值，所述R4为电阻R4的阻值。
3.根据权利要求2所述的双向电平转换电路，其特征在于：所述高电平芯片的工作逻辑电平值VCC1为12V，所述低电平芯片的工作逻辑电平值VCC2为3.3V，所述电阻R1的阻值R1为5.1KΩ，所述电阻R2的阻值R2为2KΩ，所述电阻R3的阻值R3为10KΩ，所述R4的阻值R4为1KΩ。
CN201710380732.1A 2017-05-25 2017-05-25 多路并行的双向电平转换电路 Expired - Fee Related CN107196639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710380732.1A CN107196639B (zh) 2017-05-25 2017-05-25 多路并行的双向电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710380732.1A CN107196639B (zh) 2017-05-25 2017-05-25 多路并行的双向电平转换电路

Publications (2)

Publication Number Publication Date
CN107196639A CN107196639A (zh) 2017-09-22
CN107196639B true CN107196639B (zh) 2020-09-29

Family

ID=59875547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710380732.1A Expired - Fee Related CN107196639B (zh) 2017-05-25 2017-05-25 多路并行的双向电平转换电路

Country Status (1)

Country Link
CN (1) CN107196639B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115878539B (zh) * 2023-01-31 2023-05-16 北京智芯微电子科技有限公司 串口自适应电路、电子设备和电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242887A (zh) * 1996-11-04 2000-01-26 艾利森电话股份有限公司 系统连接器
JP2014160903A (ja) * 2013-02-19 2014-09-04 Asahi Kasei Electronics Co Ltd スイッチトキャパシタ回路
CN205039801U (zh) * 2015-11-02 2016-02-17 浪潮集团有限公司 一种应用于基于osd的kvm系统的简易dac

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2760914B1 (fr) * 1997-03-14 1999-05-14 Matra Mhs Circuit convertisseur de niveaux analogiques
CN100576745C (zh) * 2008-05-23 2009-12-30 北京时代民芯科技有限公司 一种ttl和cmos兼容式输入缓冲器
KR20100116253A (ko) * 2009-04-22 2010-11-01 삼성전자주식회사 입출력 회로 및 이를 포함하는 집적회로 장치
CN102902336B (zh) * 2011-07-29 2015-08-26 联想(北京)有限公司 主板的电源连接模块、主板及其电子设备
CN102707763A (zh) * 2012-06-28 2012-10-03 北京经纬恒润科技有限公司 高低压转换电路
KR20150021814A (ko) * 2013-08-21 2015-03-03 삼성전자주식회사 Led 구동 장치 및 조명 장치
CN104714320B (zh) * 2015-03-30 2017-09-19 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN106533427A (zh) * 2016-12-26 2017-03-22 四川中科智慧智能系统有限公司 一种应用于工业通信的电平转换装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242887A (zh) * 1996-11-04 2000-01-26 艾利森电话股份有限公司 系统连接器
JP2014160903A (ja) * 2013-02-19 2014-09-04 Asahi Kasei Electronics Co Ltd スイッチトキャパシタ回路
CN205039801U (zh) * 2015-11-02 2016-02-17 浪潮集团有限公司 一种应用于基于osd的kvm系统的简易dac

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Design of multi-level output voltage power supply for high-efficiency linear power amplifier;Seung-Soo Choi et al.;《2016 IEEE 8th International Power Electronics and Motion Control Conference (IPEMC-ECCE Asia)》;20130714;全文 *
光纤损耗对双环注入锁定光电振荡器相噪的影响;洪俊 等;《光电子·激光》;20151231;第26卷(第12期);全文 *
宽范围低功耗亚阈值电平转换单元的设计;卢奕岑 等;《微电子学与计算机》;20150831;第32卷(第8期);全文 *

Also Published As

Publication number Publication date
CN107196639A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US8411804B2 (en) Digital demodulation of pulse-width modulated signals
CN104218951B (zh) 半导体器件以及半导体器件的操作方法
JP5906960B2 (ja) 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法
US20110128036A1 (en) Driving circuit with impedence calibration
TW201534055A (zh) 輸入／輸出電路與控制方法
CN111817694B (zh) 电源开关电路
CN113704157A (zh) 一种基于总线控制多路不同电平复位信号的系统
US11120749B2 (en) Display device
US10135442B2 (en) Current-mode logic circuit
US7508236B2 (en) Line driver device
US20180287615A1 (en) Level shifter and level shifting method
CN107196639B (zh) 多路并行的双向电平转换电路
US20130222036A1 (en) Voltage level converting circuit
US8384641B2 (en) Amplifier circuit and display device including same
CN108648685B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN218162431U (zh) 一种双向电平转换电路
US11308842B2 (en) Display driving apparatus and current bias circuit thereof
RU2721386C1 (ru) Триггерный двухступенчатый R-S триггер
US20190319455A1 (en) Device and method for generating duty cycle
US9742407B2 (en) Circuit and method for shifting voltage level
US20150370746A1 (en) Bidirectional data transmission system
CN214228232U (zh) 一种双向电平转换电路与电子设备
KR101790288B1 (ko) 차동 입력 레벨 쉬프터
JP2008205976A (ja) 多値検出回路
KR100675898B1 (ko) 데이터 트레이닝회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Yan Yuting

Inventor after: Yao Shengxing

Inventor after: Li Zulin

Inventor after: Mao Ke

Inventor after: Chen Yi

Inventor after: Xiaohuiyun

Inventor after: Other inventor requests not to publish the name

Inventor before: Xiao Dongrui

Inventor before: Yao Shengxing

Inventor before: Li Zulin

Inventor before: Yan Yuting

Inventor before: Mao Ke

Inventor before: Chen Yi

Inventor before: Xiaohuiyun

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200929

CF01 Termination of patent right due to non-payment of annual fee