CN102412826B - 用于使用物理上不可克隆函数来生成识别位的识别电路和方法 - Google Patents

用于使用物理上不可克隆函数来生成识别位的识别电路和方法 Download PDF

Info

Publication number
CN102412826B
CN102412826B CN201110275241.3A CN201110275241A CN102412826B CN 102412826 B CN102412826 B CN 102412826B CN 201110275241 A CN201110275241 A CN 201110275241A CN 102412826 B CN102412826 B CN 102412826B
Authority
CN
China
Prior art keywords
circuit
nmos pass
pass transistor
transistor
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110275241.3A
Other languages
English (en)
Other versions
CN102412826A (zh
Inventor
M.布西
R.吕齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102412826A publication Critical patent/CN102412826A/zh
Application granted granted Critical
Publication of CN102412826B publication Critical patent/CN102412826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于使用物理上不可克隆函数来生成识别位的识别电路和方法。本发明的实施例是安装在集成电路上用于生成识别位的识别电路，所述识别电路包括：用于生成第一输出信号的第一电路，所述第一输出信号基于在所述第一电路中的随机参数变化；用于生成第二输出信号的第二电路，所述第二输出信号基于在所述第二电路中的随机参数变化；能够在放大模式中和在锁存模式中操作的第三电路，其中在所述放大模式中，将在第一输出信号与第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号。

Description

用于使用物理上不可克隆函数来生成识别位的识别电路和方法
技术领域
本发明涉及用于使用物理上不可克隆函数来生成识别位的识别电路和方法。
背景技术
本发明通常涉及用于生成独特识别号码以电子保护电子器件的技术，以及更具体地涉及用于使用物理上不可克隆函数（physicallyunclonablefunction，PUF）来生成识别位的识别电路和方法。在本领域中已知通过电路、构件、过程或能够生成输出的其他实体来实现PUF，所述输出诸如抗克隆的数字位、词或者函数。典型地，PUF能够基于器件的固有物理特性来生成，诸如例如晶体管的个体物理特性，诸如由于在制造期间的局部过程变化而改变的晶体管的阈值电压。无需将PUF存储在器件内，因为能够重复地生成PUF。近乎不可能利用另一器件克隆出具有以生成相同的PUF输出的方式实现的PUF的器件。
电子器件的安全性已成为这些器件的制造商和用户的主要关注。为此，有用的是，能够将每个电子器件，特别是这些器件内的集成电路，彼此区别开。对于诸如计算机、个人手持式器件、蜂窝电话、芯片卡、RFID-标签以及包含敏感信息的其他器件的器件来说，尤其如此。电子器件的开发者持续努力着开发使得他们的产品不让进行未授权的访问或使用的系统和方法。
同时，大多数应用具有必须考虑的成本限制。例如，如果在集成电路上采用要求存储和计算资源的复杂认证过程，则招致的成本可能无法证明所实现的安全性的成本是正确的，尤其如果最终产品是低成本且大批量生产的消费品的话。
用于解决上述问题的一个方法是采用PUF来提供独特的安全位、词或函数以用于生成安全密钥。这可以消除在器件上存储公共密钥或私人密钥的需要。
在现有技术的出版物中，传统方法已提出了这样的配置。一个示例，美国专利No.6,161,213公开了一种识别器件，所述识别器件基于：识别单元的阵列；以及用于测量每个单元的输出并用于生成阵列的所有元件的测量特性的输出数据函数的电路。每个单元包括两个尺寸相同的MOS晶体管，其利用相同的栅极-源极电压进行偏置。由于局部过程变化，该两个晶体管呈现不同的阈值电压，并因此，对应的漏极电流是不同的。将电流差异转换为电压差异，放大并使用精确比较器（自动归零比较器）进行比较。
从Y.Su,J.Holleman,B.P.Otis,”Adigital1.6pJ/bitchipidentificationcircuitusingprocessvariations”,IEEEJ.Solid-StateCircuits,vol.43,no.1,Jan.2008也已知，使用基于包括由交叉耦合的反相器构成的锁存器的识别单元阵列的器件。最初，锁存器的两侧均被下拉。在释放重置时，每个锁存器评估到由两个反相器的切换阈值失配确定的状态。
在美国专利No.6,161,213中描述的识别器件的缺点是为得出二进制输出数据的另外电路复杂度。在来自Y.Su,J.Hollemana和B.P.Otis的IEEE文档中描述的识别单元较不复杂但是不稳定定。例如，电子噪声或温度的改变能够影响来自已知电路的输出，以及可能发生不同的识别位。
需要的是一种关于外部影响是稳定的简单识别电路。
发明内容
一个实施例包括安装在集成电路上用于生成识别位的识别电路，其包括：第一电路，用于生成第一输出信号，所述第一输出信号基于在所述第一电路中的随机参数变化；第二电路，用于生成第二输出信号，所述第二输出信号基于在所述第二电路中的随机参数变化；第三电路，能够在放大模式中和在锁存模式中操作，其中在所述放大模式中，将在第一输出信号与第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号。
另一实施例包括用于生成识别位的方法，所述方法包括下述步骤：从第一电路生成第一输出信号，所述第一输出信号是在所述第一电路中的随机参数变化的函数；从第二电路生成第二输出信号，所述第二输出信号是在所述第二电路中的随机参数变化的函数；利用第三电路对第一和第二输出之间的差异进行放大，所述第三电路能够在放大模式中和在锁存模式中操作，以及在锁存模式中切换第三电路以得到数字识别位。
附图说明
图1示出识别电路100的实施例；
图2是识别电路100的实施例的电压-时间图示；
图3示出识别电路100的实施例。
具体实施方式
图1示出用于生成识别位的识别电路100的实施例。该识别电路100包括第一电路C1以生成电流信号I1，经由节点NO1将所述电流信号I1提供到第三电路C3。基于电流信号I1，在节点NO1处生成电压信号OUT，其基于在第一电路C1中的一个或多个元件的随机参数变化。在识别电路100中提供第二电路C2以生成第二电流I2，经由节点NO2将所述第二电流I2提供到第三电路C3。第二电流I2基于在第二电路C2中的至少一个元件的随机参数变化。第三电路C3提供负载电路，并能够在第一模式中和在第二模式中操作，所述第一模式在本文中还称为放大模式而所述第二模式在本文中还称为锁存模式。根据第三电路C3是在放大模式还是锁存模式中操作，为识别电路获得不同的稳定状态，从而在根据操作模式的稳定状态下为在节点NO1和NO2处的电压信号OUT和OUT_N导致不同的值。当在不同节点处的电位和电流处于稳定状态也就是基本保持至少一定时间时，获得电路的稳定状态。
在对PUF函数的数字化或锁存之前的时间段中实现由第三电路C3提供的放大模式。通过允许在将节点NO1和NO2处的电位之间的差异数字化之前并且在演变到放大模式的稳定状态期间逐渐地分离不同电位，放大模式提供待最终数字化为数字PUF值的值的更好信噪比。然后在锁存模式中，将分离的值转换为数字信号。
触发信号TRIGGER导致电路作为放大器或作为锁存器工作。当触发器信号TRIGGER为低时，第三电路C3作为放大器操作，并生成差分电压Vd=Vout-Vout_n，其与偏移I1-I2=ΔI成比例。在放大模式期间，输出信号OUT、OUT_n因此是模拟信号。当触发信号TRIGGER升高时，第三电路C3切换到锁存模式，其通过将两个信号OUT和OUT_n中的较高一个拉到高供电（supply）电位并将两个信号OUT和OUT_n中的较低一个拉到低供电电位来提供PUF信号的数字化或锁存。在一个实施例中，高供电电位可以是VDD，而低供电电位可以是地，在本文中表示为GND。然后，将信号OUT、OUT_n保持或锁存在VDD或GND用于提供数字PUF值。
放大模式表示第一阶段，在该第一阶段期间，放大在两个信号之间的偏移，并且仅仅当触发信号TRIGGER到达时，在锁存模式中做出关于输出信号OUT、OUT_n将在哪个方向上被锁存的决定。因此，偏移放大以及决定/数字化是由放大模式和锁存模式表示的两个分离阶段。在作为第一阶段的放大模式期间，第三电路C3不对噪声敏感或仅仅在小程度上对噪声敏感。将OUT和OUT_n驱动到稳定值，其取决于确定PUF的参数之间的差异的延伸（extend）。在第二阶段中，放大的偏移被进一步增加以达到VDD与GND之间的最大差异。在一个实施例中，可以使用另外的电容以减少在放大阶段期间在输出节点NO1、NO2上的热噪声。
在一个实施例中，识别电路100可以包括切换电路，所述切换电路配置为在第三电路C3的放大模式与锁存模式之间切换。
在一个实施例中，识别电路100包括在第一电路C1中的第一晶体管，其中由第一输出信号OUT表示第一晶体管的操作特性。此外，在第二电路C2中提供第二晶体管，其中由第二输出信号OUT_n表示第二晶体管的操作特性。晶体管可以例如包括金属氧化物半导体场效应晶体管（MOSFET）或其他场效应晶体管。在一个实施例中，每个MOSFET对的可测量输出可以是在它们的漏极电流之间的差异，其很容易受制造过程中自然发生的波动影响。
在本发明的一个实施例中，识别电路100包括：在第一电路C1中的第一晶体管阵列，其中第一输出信号OUT是第一晶体管阵列的操作特性；以及在第二电路C2中的第二晶体管阵列，其中第二输出信号OUT_n是第二晶体管阵列的操作特性。
图2示出根据一个实施例的示例性电压-时间图示以及触发信号。在开始确定PUF位时，迫使节点NO1和NO2进入预定状态，使得在两个节点NO1和NO2处的电压是相同的，例如处于零电压。其中迫使两者至相同电位的预定状态是识别电路100的不稳定状态。识别电路100配置为基于第一电流I1在第一输出节点NO1处生成第一电位并基于第二电流I2在第二节点NO2处生成第二电位。识别电路100配置为提供第一电位和第二电位从不稳定状态到对应稳定状态的逐渐演变，所述对应稳定状态保持直到放大模式结束。在锁存模式中，识别电路100基于稳定状态生成在第一输出节点NO1处的第一锁存电位以及在第二输出节点NO2处的第二锁存电位。在实施例中，在第一电位和第二电位的稳定状态之间的差值Vd小于在第一锁存电位与第二锁存电位之间的差值。在第一电位的稳定状态与第二电位的稳定状态之间的差值Vd取决于在第一电路C1和第二电路C2中的随机参数变化。
图3示出识别电路的实施例，其中第三电路C3包括第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3和第四NMOS晶体管N4，并且切换电路CS包括第五NMOS晶体管N5、第六NMOS晶体管N6、第七NMOS晶体管N7以及第八NMOS晶体管N8。NMOS晶体管N1的漏极和栅极、NMOS晶体管N2的漏极以及NMOS晶体管N4的栅极被连接到第一电路C1的第一输出节点NO1。NMOS晶体管N3的漏极和栅极、NMOS晶体管N4的漏极以及NMOS晶体管N2的栅极被连接到第二电路C2的第二输出节点NO2。NMOS晶体管N5的漏极被连接到NMOS晶体管N1的源极，NMOS晶体管N6的漏极被连接到NMOS晶体管N2的源极，NMOS晶体管N8的漏极被连接到NMOS晶体管N4的源极，NMOS晶体管N7的漏极被连接到NMOS晶体管N3的源极。NMOS晶体管N5和NMOS晶体管N7的栅极被连接到触发器节点TR以接收触发信号TRIGGER_n，以及NMOS晶体管N6和NMOS晶体管N8的栅极被连接到VDD。
两个标称偏置信号bias1、bias2被提供给PMOS共源共栅（cascode）电流镜PC。电流生成晶体管的过程变化导致电流失配I1-I2=ΔI。在一个实施例中，使用最小面积良好匹配的晶体管以便避免系统偏移。
借助于四个匹配的NMOS晶体管N1、N2、N3、N4实现第三电路C3。NMOS晶体管N1和NMOS晶体管N3是二极管连接的由此表现为正阻抗，而第二NMOS晶体管N2和第四NMOS晶体管N4是交叉耦合的并且就差分模式来说能够被看作负阻抗。
在此实施例中，使用NMOS晶体管N5、N6、N7和N8以实现在放大模式与锁存模式之间的切换。实际切换通过第五NMOS晶体管N5和第七NMOS晶体管N7来实现，其中利用反相的触发信号TRIGGER_n在触发器节点TR上触发第五NMOS晶体管N5和第七NMOS晶体管N7。提供NMOS晶体管N6和N8以维持在NMOS晶体管N1到NMOS晶体管N2与NMOS晶体管N3到NMOS晶体管N4之间的匹配，而不具有其他功能。晶体管N6和N8的栅极被连接到VDD，这导致它们总是活动（active）。
在放大模式期间，反相的触发信号TRIGGER_n是“1”，将NMOS晶体管N5和N7设置为活动。
在开始放大模式时，节点NO1和NO2被迫使至相同的电位例如0V，以及然后释放。在释放后，由电流I1对节点NO1充电以及由电流I2对节点NO2充电，导致在节点NO1和NO2处的电位的增加。已经在电流I1与I2中的稍微差异将导致在节点NO1和NO2处的电位差异。例如假设电流I1稍微高于电流I2，则节点NO1将更快地处于NMOS晶体管阈值电位。换句话说，在NMOS晶体管N2和N3变成活动之前，NMOS晶体管N1和N4变成活动。
一旦NMOS晶体管N1、N2、N3和N4已变成活动，由于NMOS晶体管N1和NMOS晶体管N3导致的正导纳分别消除了由NMOS晶体管N2和NMOS晶体管N4导致的负差分导纳。能够示出，当电流I1和I2具有不同值时，获得不对称稳定状态，其中当假设NMOS晶体管的现实属性时，在NO1和NO2处的电位是不同的。晶体管N1和N3鉴于栅极连接而充当二极管。因此，区别于锁存模式，经由充当二极管的晶体管N1和N3，偏置节点NO1和NO2。此配置导致电路达到稳定状态，其中在NO1和NO2处的电位不同，但是没有如在锁存下那样拉到VDD或拉到GND。
然后，能够由在二极管晶体管和正反馈晶体管的电导值的差异来确定放大。将晶体管N1、N2、N3和N4的电导表示为gm1、gm2、gm3和gm4，能够假设：
(gm1–gm4)=(gm3–gm2)=Δgm
这是因为“二极管晶体管”N1和N3以与“交叉耦合的晶体管”N4和N2相同的方式对应和匹配。
然后，从
I++I-=gm1*V++gm2*V--gm3*V--gm4*V+=
=(gm1–gm4)*V+-(gm3–gm2)*V-=Δgm*(V+-V-)
我们得到Zd=1/Δgm，以及对于I++I-=ΔIbias的放大而言，也就是差分输出电压，产生Vout–Vout_n=Vd=Zd*ΔIbias=ΔIbias/Δgm。
在放大模式中，能够滤除噪声，以及抵制在其激活期间能够发生的动态效应。如图3中所示，电容能够连接到节点NO1和NO2，用于进一步滤除和减少噪声的影响从而增加电路鲁棒性。能够添加电容而不对放大的偏移具有负面影响，以及甚至当由于仅仅当达到了放大模式中的稳定状态时才触发锁存模式而使电容不匹配时不影响决定安全性，其中在节点NO1和NO2处的电位被充分分离。
换句话说，虽然在从节点NO1和NO2处的相同电位开始的纯锁存的锁存中决定可能被由于噪声导致的电位或电流的稍微改变所颠倒，但是放大模式与在锁存模式中相比允许至少更好地消除该效应。放大模式能够容忍噪声的程度取决于噪声强度与失配的定量（ration）。基本上来说，在纯锁存模式中，电路将根据是节点NO1还是NO2上升更快来决定其状态。这也能够取决于几个寄生效应，而不仅仅取决于在I1与I2之间的静态电流失配。
当反相的触发信号TRIGGER_n落到“0”，导致NMOS晶体管N5和N7关断时，锁存模式开始。在NMOS晶体管N5和N7关断的情况下，NMOS晶体管N1和N3没有汲取电流。因此，交叉耦合的NMOS晶体管N2和NMOS晶体管N4使得负载直接作为锁存器操作。如上所述，在锁存模式中锁存器在哪个方向上锁存的决定取决于节点NO1和NO2中哪个更快充电到阈值电位，在该阈值电位处N2和N4变成活动。因为在锁存模式开始时在节点NO1和NO2处的电位由于先前放大模式而已经被充分分离，所以锁存更不易受噪声影响并且由于噪声导致的锁存的颠倒更不可能发生。
尽管在上面中仅仅描述了单个识别电路，要理解，在一个实施例中，电子器件可以包括如上所述的多个识别电路100用于生成由识别位构成的独特识别代码。识别代码对于每个器件将是独特的，即便来自一系列的所有器件使用相同的生产设施以及相同的掩模来制造。像识别位那样，识别代码基于在制造过程期间发生的随机参数变化。当识别位的数目足够大时，能够为数十亿的器件提供独特的识别代码，而无需对每个器件进行定制。
在上面描述中，在本文中已足够详细地示出和描述了实施例，使得本领域技术人员能够实践在本文中公开的教导。可以利用其它实施例并且可以从此导出其它实施例，使得可以在不背离本公开的范围的情况下进行结构和逻辑替换和改变。
因此，该详细描述不要视为具有限制意义，并且各个实施例的范围仅由所附权利要求以及这些权利要求所赋予的等同物的全范围来限定。
发明主题的这些实施例在本文中可以被单独地和/或共同地由术语“发明”来引用，这仅仅是为了方便而不旨在主动地将本申请的范围限于任何单个发明或发明构思，如果实际上公开了多于一个的话。因此，尽管在本文中示出和描述了特定实施例，但是应理解，被考虑用于实现相同目的的任何装置可以替换所示出的特定实施例。本公开旨在覆盖各个实施例的任何和所有修改或变化。在回顾上面描述时，上面实施例以及在本文中未具体描述的其它实施例的组合对本领域技术人员来说将是明显的。
此外，要注意的是，结合特定实体描述的实施例除了这些实体中的实现之外还可以包括在所描述实体的一个或多个子实体或子部分中的一种或多种实现。
形成本发明的一部分的附图通过说明而非限制的方式示出了其中可以实践主题的特定实施例。
在前述详细描述中，可以看出，为了简化本公开的目的而将各个特征一起分组在单个实施例中。公开的该方法不要被解释为反映要求保护的实施例要求比每个权利要求中明确记载的更多的特征的意图。相反，如所附权利要求所反映的，发明主题在于少于单个公开的实施例的全部特征。因此，在此所附权利要求被合并到详细描述中，其中每个权利要求自己可以作为单独的实施例。虽然每个权利要求自己可以作为单独的实施例，但是要注意的是，虽然在权利要求中从属权利要求可以引用具有一个或多个其它权利要求的特定组合，但是其它实施例也可以包括从属权利要求与每个其它从属权利要求的主题的组合。在本文中提出了这样的组合，除非声明特定组合不是想要的。
此外，要注意的是，说明书中或权利要求中公开的方法可以通过如下器件来实现：该器件具有用于执行这些方法的相应步骤中的每个步骤的装置。

Claims (10)

1.一种安装在集成电路上用于生成识别位的识别电路，包括：
第一电路，用于生成第一输出信号，所述第一输出信号基于在所述第一电路中的随机参数变化，
第二电路，用于生成第二输出信号，所述第二输出信号基于在所述第二电路中的随机参数变化，
能够在放大模式中和在锁存模式中操作的第三电路，其中在所述放大模式中，将在所述第一输出信号与所述第二输出信号之间的差异放大至放大的值，以及其中在所述锁存模式中，将所述放大的值转换为数字信号，以及其中所述第三电路包括切换电路，所述切换电路被设计为基于触发信号在所述第三电路的所述放大模式与所述锁存模式之间切换，
其中所述切换电路包括第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管以及第八NMOS晶体管；
其中第五NMOS晶体管和第七NMOS晶体管的栅极被连接到触发器节点以接收所述触发信号；以及
其中第六NMOS晶体管和第八NMOS晶体管的栅极被连接到高供电电位。
2.根据权利要求1所述的识别电路，还包括：
在所述第一电路中的第一晶体管，其中所述第一输出信号是所述第一晶体管的操作特性；以及
在所述第二电路中的第二晶体管，其中所述第二输出信号是所述第二晶体管的操作特性。
3.根据权利要求1所述的识别电路，还包括：
在所述第一电路中的第一晶体管阵列，其中所述第一输出信号是所述第一晶体管阵列的操作特性；以及
在所述第二电路中的第二晶体管阵列，其中所述第二输出信号是所述第二晶体管阵列的操作特性。
4.根据权利要求2所述的识别电路，其中所述晶体管是金属氧化物半导体场效应晶体管（MOSFET）。
5.根据权利要求1所述的识别电路，其中所述第一输出信号是第一电流，以及所述第二输出信号是第二电流。
6.根据权利要求1所述的识别电路，其中所述识别电路被配置为基于所述第一输出信号在第一节点处生成第一电位以及基于所述第二输出信号在第二节点处生成第二电位，以及其中所述识别电路被配置为提供所述第一电位和所述第二电位到对应稳定状态的逐渐演变并且配置为在所述锁存模式中基于所述稳定状态在所述第一节点处生成第一锁存电位并在所述第二节点处生成第二锁存电位。
7.根据权利要求6所述的识别电路，其中在所述第一电位与所述第二电位的稳定状态之间的差值小于在所述第一锁存电位与所述第二锁存电位之间的差值。
8.根据权利要求6所述的识别电路，其中在所述第一电位的所述稳定状态与所述第二电位的所述稳定状态之间的差值取决于在所述第一电路和所述第二电路中的随机参数变化。
9.包括多个权利要求1的识别电路的、用于生成由所述识别位构成的识别代码的电子器件。
10.一种用于生成识别位的方法，包括：
从第一电路生成第一输出信号，所述第一输出信号是在所述第一电路中的随机参数变化的函数，
从第二电路生成第二输出信号，所述第二输出信号是在所述第二电路中的随机参数变化的函数，
利用能够在放大模式中和在锁存模式中操作的第三电路对所述第一输出和所述第二输出进行放大，
在所述锁存模式中切换所述第三电路以得到数字识别位，
其中所述第三电路包括切换电路，所述切换电路被设计为基于触发信号在所述第三电路的所述放大模式与所述锁存模式之间切换，
其中所述切换电路包括第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管以及第八NMOS晶体管；
其中第五NMOS晶体管和第七NMOS晶体管的栅极被连接到触发器节点以接收所述触发信号；以及
其中第六NMOS晶体管和第八NMOS晶体管的栅极被连接到高供电电位。
CN201110275241.3A 2010-09-17 2011-09-16 用于使用物理上不可克隆函数来生成识别位的识别电路和方法 Active CN102412826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/885,329 US8583710B2 (en) 2010-09-17 2010-09-17 Identification circuit and method for generating an identification bit using physical unclonable functions
US12/885329 2010-09-17

Publications (2)

Publication Number Publication Date
CN102412826A CN102412826A (zh) 2012-04-11
CN102412826B true CN102412826B (zh) 2016-04-20

Family

ID=45818684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110275241.3A Active CN102412826B (zh) 2010-09-17 2011-09-16 用于使用物理上不可克隆函数来生成识别位的识别电路和方法

Country Status (3)

Country Link
US (2) US8583710B2 (zh)
CN (1) CN102412826B (zh)
DE (1) DE102011113506B4 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8619979B2 (en) 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
US8583710B2 (en) * 2010-09-17 2013-11-12 Infineon Technologies Ag Identification circuit and method for generating an identification bit using physical unclonable functions
JP2014522134A (ja) * 2011-03-31 2014-08-28 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
US8415969B1 (en) * 2011-10-28 2013-04-09 International Business Machines Corporation Implementing screening for single FET compare of physically unclonable function (PUF)
US8741713B2 (en) * 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
CN102880840B (zh) * 2012-09-25 2015-05-20 宁波大学 一种用于防御攻击的电流型物理不可克隆函数电路
US9279856B2 (en) * 2012-10-22 2016-03-08 Infineon Technologies Ag Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip
US8934312B2 (en) 2013-01-30 2015-01-13 International Business Machines Corporation Process variation skew in an SRAM column architecture
CN103198268B (zh) * 2013-03-18 2016-06-08 宁波大学 一种可重构多端口物理不可克隆函数电路
CN103198267B (zh) * 2013-03-18 2015-12-09 宁波大学 一种可重构多端口puf电路单元
US9088278B2 (en) * 2013-05-03 2015-07-21 International Business Machines Corporation Physical unclonable function generation and management
CN103336930A (zh) * 2013-05-28 2013-10-02 戴葵 一种新型的puf电路体系结构
US9224030B2 (en) * 2014-01-10 2015-12-29 Qualcomm Incorporated Sensor identification
US9202554B2 (en) 2014-03-13 2015-12-01 International Business Machines Corporation Methods and circuits for generating physically unclonable function
US10044362B2 (en) * 2014-06-19 2018-08-07 Texas Instruments Incorporated Complementary current reusing preamp for operational amplifier
JP6419614B2 (ja) 2015-03-17 2018-11-07 株式会社東芝 データ生成装置および認証システム
CN105871367B (zh) * 2016-03-25 2018-09-21 宁波大学 一种电桥失衡型puf单元电路及多位puf电路
JP6585018B2 (ja) 2016-09-12 2019-10-02 株式会社東芝 認証サーバ、認証システムおよび認証方法
US10027472B2 (en) * 2016-09-27 2018-07-17 Intel Corporation Non-linear physically unclonable function (PUF) circuit with machine-learning attack resistance
CN108537068B (zh) * 2017-03-03 2020-10-20 旺宏电子股份有限公司 产生集成电路固有信息的装置及方法
CN107491704A (zh) * 2017-08-23 2017-12-19 大家传承网络科技（深圳）有限公司 涉及防伪、认证、密钥的物理不可克隆电路及实现方法
CN109428713A (zh) * 2017-08-31 2019-03-05 中芯国际集成电路制造(上海)有限公司 用于puf的电路结构以及获得puf值的方法
CN110442889B (zh) * 2018-05-03 2021-07-09 北京大学 一种基于puf和模糊处理的电路可信性设计方法
US11709656B2 (en) 2018-07-13 2023-07-25 Ememory Technology Inc. Short channel effect based random bit generator
US11290289B2 (en) * 2018-09-27 2022-03-29 Intel Corporation Supply voltage and temperature insensitive physically unclonable function circuit
CN112953507A (zh) * 2021-03-19 2021-06-11 常州市沃尔森电子研究院有限公司 基于电平转换器的物理不可克隆函数电路及其控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412143A (en) 1981-03-26 1983-10-25 Ncr Corporation MOS Sense amplifier
KR970001699B1 (ko) * 1994-03-03 1997-02-13 삼성전자 주식회사 자동프리차아지기능을 가진 동기식 반도체메모리장치
KR100872213B1 (ko) * 2000-07-07 2008-12-05 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법
FR2835947A1 (fr) * 2002-02-11 2003-08-15 St Microelectronics Sa Extraction d'un code binaire a partir de parametres physiques d'un circuit integre
FR2835945A1 (fr) * 2002-02-11 2003-08-15 St Microelectronics Sa Extraction d'un code binaire a partir de parametres physiques d'un circuit integre
US6738788B1 (en) * 2002-04-17 2004-05-18 Icid, Llc Database system using a record key having some randomly positioned, non-deterministic bits
US7263024B2 (en) * 2005-10-17 2007-08-28 Lattice Semiconductor Corporation Clock reset address decoder for block memory
US8290150B2 (en) 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
EP2168072B1 (en) 2007-06-14 2010-12-22 Intrinsic ID B.V. Device and method for providing authentication
US20110215829A1 (en) 2007-08-22 2011-09-08 Intrinsic Id B.V. Identification of devices using physically unclonable functions
US7768432B2 (en) * 2008-06-05 2010-08-03 Mediatek Inc. Analog-to-digital conversion devices and analog-to-digital conversion stages thereof
US8583710B2 (en) * 2010-09-17 2013-11-12 Infineon Technologies Ag Identification circuit and method for generating an identification bit using physical unclonable functions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification

Also Published As

Publication number Publication date
US8583710B2 (en) 2013-11-12
US20140035613A1 (en) 2014-02-06
CN102412826A (zh) 2012-04-11
DE102011113506B4 (de) 2022-01-13
US20120072476A1 (en) 2012-03-22
DE102011113506A1 (de) 2012-04-26
US9112491B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
CN102412826B (zh) 用于使用物理上不可克隆函数来生成识别位的识别电路和方法
US11609126B2 (en) Thermal detection circuit
US5961577A (en) Random binary number generator
US10224931B1 (en) Current-mode PUF circuit based on reference current source
EP2433365B1 (en) Comparator with hysteresis
US7821303B2 (en) Comparator and A/D converter
US9729133B2 (en) Electronic transmission element
CN107220563B (zh) 一种基于电容偏差的puf电路
JP5313779B2 (ja) レベルシフト回路
US8981817B2 (en) Operating conditions compensation circuit
JPWO2018055666A1 (ja) インターフェース回路
JPS5997220A (ja) 電圧比較回路
JP3704112B2 (ja) 信号電圧検出回路
US5886550A (en) Integrated circuit built-in type supply power delay circuit
US7157946B2 (en) Chopper comparator circuit
JP2005057627A (ja) ピーク検出回路
JP5361922B2 (ja) 電流源回路のための電流補正回路
JP2007336203A (ja) コンパレータ回路
Basak et al. Analysis of a Comparator for Low Delay, High Speed and Compact Area for Portable Device Application
JP2004153783A (ja) 低電圧で安定的に動作する比較器
WO2014189050A1 (ja) 半導体装置
KR20140021822A (ko) 저전력 이완 발진기
JP2000349604A (ja) コンパレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant