CN110442889B - 一种基于puf和模糊处理的电路可信性设计方法 - Google Patents

Abstract

本发明公开了一种基于PUF(物理不可克隆函数)和模糊处理的电路可信性设计方法。具体是在芯片设计过程中给原始电路添加额外的电路结构，使其具有防复制和抗木马攻击的能力。本发明涉及的额外添加的电路结构主要包括两个部分：第一部分是由FSM(有限状态机)和若干个PIU(Probability‑Improving‑Unit，即概率改善单元)组成的模糊电路；第二部分是由PUF和FSM组成的抗复制电路。通过共用一个FSM结构，本发明以较低的电路开销有效地解决了芯片生产过程中存在的非法复制、过量生产以及木马攻击等问题，是一种有效的电路可信性设计方法。

Description

一种基于PUF和模糊处理的电路可信性设计方法

技术领域

本发明涉及半导体集成电路设计及测试技术领域，尤其涉及一种基于PUF和模糊处理的电路可信性设计方法。

背景技术

近年来，随着集成电路规模急速增大，芯片设计与制造的全球化越来越符合时代潮流。为了缩短芯片上市时间，降低制造成本，IC厂商不得不将设计好的版图交给第三方制造商进行流片。不可信的第三方制造商可能会给芯片的安全造成极大的威胁，这种威胁主要来自两个方面：一、制造商利用得到的版图擅自过量生产芯片，然后通过非法渠道销售以达到自己营利的目的，这种情况严重损害了设计方的知识产权以及合法利益；二、恶意的制造商通过修改原电路结构，同时有目的地增加一些额外的具有破坏性的电路，就可以使电路在一定的情况下功能异常，拒绝服务，甚至还可能泄露机密信息。这种称之为硬件木马的破坏性电路对设计方造成了极大的威胁。

基于上述两种潜在的安全威胁，设计方不得不考虑电路的可信性设计。具体方法是通过对原电路进行适当的改进，使其既具有抗复制的特性，又具有抗木马的特性。

目前，实现电路抗复制特性的最流行的方法之一便是硅PUF电路结构。PUF是指对于一个物理实体输入一个特定激励，由于其不可避免的内在物理构造的随机差异，输出响应将是一个不可预测的值。PUF电路的原理是通过提取集成电路制造过程中必然存在的工艺参数偏差，借助结构相同所处位置不同的电路产生延迟时间、电压值或电流值差异，处理得到随机的输出响应。PUF通过利用不可控的工艺波动影响电路特性，从而产生一个独特的标识。正是PUF上述特点使得生产两个完全相同的PUF变得异常困难，因此PUF经常被用来实现电路抗复制的功能。

抗木马设计的主要思想是在芯片设计阶段便考虑芯片被植入木马的可能。设计的出发点分为类：第一、改善原电路中低概率节点的概率，使所有节点的概率都提高到一定数值，进而令攻击者很难选择木马的注入节点；第二、修改原电路的状态空间，将其分为正常模式和模糊模式。只有输入特定的密钥序列，电路才能进入正常工作模式，否则电路将处于模糊模式。这种模糊处理的方式极大地增加了攻击者分析电路的难度，因此也就增加了攻击者植入木马的难度。

发明内容

本发明的技术目的是提供一种电路可信性设计方法，以解决当前芯片在加工过程中涉及到的非法复制、过量生产以及硬件木马植入等难题。

为了达到上述目的，本发明公开了一种基于PUF和模糊处理的电路可信性设计方法。该方法具体是在电路设计过程中，对原电路增加一部分额外的电路模块，使其具有防复制和抗木马的性质。上述额外增加的电路模块主要包含两个部分：PUF结构和模糊处理结构。

所述模糊处理结构由一个有限状态机和若干个PIU结构组成，PIU结构的作用是改善节点概率，有限状态机的作用是对修改后的电路进行模糊处理。

其中，由于电路中为1概率很低的节点和为0概率很低的节点的产生机制是不同的，因此所述PIU结构在两种情况下也有区别。在图1中，对于由与门产生的“1”概率较低的节点S，改善其概率的方法是在与门的“1”概率较低的输入端口Q插入一个或门，其中或门的第一个输入端口接与门的原始输入Q，第二个输入端口T由有限状态机控制。当T＝1时，节点S为“1”的概率将提高；当T＝0时，电路功能与原电路保持一致。在图2中，对于由或门产生的“0”概率较低的节点R，改善其概率的方法是在或门的“0”概率较低的输入端口V插入一个与门，其中与门的第一个输入端口接或门的原始输入V，第二个输入端口Tn(Tn＝～T)由有限状态机控制。当T＝1(Tn＝0)时，节点R为“0”的概率将提高；当T＝0(Tn＝1)时，电路功能与原电路保持一致。

状态机的输入FI位宽可以灵活配置为a，FSM输出端口FO的位宽为2，高位FO[1]与PIU结构的T节点相连用于控制节点的概率，低位FO[0]用于控制芯片的原始输出端口的功能是否正确，具体结构图见图3。图4为有限状态机的状态转移图，该状态机总共有n+1个状态，电路启动状态为S0。根据FSM输出高低位的值的不同，FSM的状态被分为三类。当FSM输出为“01”时(对应状态S0、S1、S2、…、Sn-2)，原电路的输出端口发生错误，但是电路内部节点(输出端口除外)的概率没有被改善，与原电路各个节点的概率相近；当输出FSM输出为“10”时(对应状态Sn-1)，原电路输出端口未发生错误，但是电路内部低概率节点的概率得到改善，因此状态Sn-1为测试状态；当FSM输出为“00”时(对应状态Sn)，原电路输出端口未发生错误，同时电路内部节点概率保持正常，此时电路功能与原电路等效，因此状态Sn为工作状态。

FSM的状态转移和蓝色箭头上的矢量是一一对应的。只有FSM的输入等于箭头上的矢量值时，FSM才能够按照箭头指定的方向跳转，其他输入都将使得FSM进入S0状态。状态Sn-1用于设计者在测试硬件木马时使用，进入状态Sn-1需要使芯片的输入KEY等于测试密钥KEY_TEST且满足以下方程：

KEY_TEST^R＝{K1，K2，K3，…，Kn-1}

即：

KEY_TEST＝{K1，K2，K3，…，Kn-1}^R

状态Sn则用于电路正常工作时使用，进入状态Sn需要使芯片的输入KEY等于工作密钥KEY_WORK且满足以下方程：

KEY_WORK^R＝{K1，K2，K3，…，Kn}

即：

KEY_WORK＝{K1，K2，K3，…，Kn}^R

所述PUF结构为目前较为流行的SRAM PUF，由两个互相耦合的反相器构成，如图4。由于生产过程中的工艺波动会导致两个反相器的参数不对称，同时两个耦合的反相器之间具有放大效果，于是上电后SRAM会最终稳定在0或1，这个值便是SRAM PUF的响应。考虑到有限状态机的输入FI位宽为3位，所以本发明中的PUF结构由3个SRAM PUF单元组成，上电后响应为R。

对于作为攻击者的第三方制造商，模糊处理电路的引入令其分析电路的难度非常大，几乎无法使电路进入概率改善状态，所以植入木马的效果将大打折扣。同时PUF的引入使不同芯片的密钥KEY也不相同，这也会增加制造商非法复制电路和过量生产的成本。

本发明的技术效果在于：

1、本发明利用了PIU结构提高了芯片内部低概率节点对应的概率，同时为了防止制造商作为攻击者植入硬件木马，进而使用有限状态机对以上修改进行了模糊处理。这极大地增加了攻击者分析芯片内部节点情况的难度，即增大了攻击者植入硬件木马的难度。

2、本发明将SRAM PUF作为芯片的唯一标识引入的芯片中，由于PUF具有不可克隆性，所以保证了改进后电路的抗复制特性。即使制造商获取了某个芯片的密钥，也不能将该密钥用于其他芯片，因为不同芯片的密钥不同。同时，由于PUF的不可克隆性，制造者也不可能制造出密钥相同的芯片。综合以上可知，PUF的存在极大程度地增加了制造商非法复制电路的难度。

附图说明

图1针对由与门产生的“1”概率较低的节点植入的PIU-OR结构

图2针对由或门产生的“0”概率较低的节点植入的PIU-AND结构

图3基于PUF和模糊处理的电路可信性设计方法总架构图

图4抗木马和防复制结合的有限状态机状态转移图

图5SRAM PUF的门级结构图

具体实施方式

下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明为基于PUF和模糊处理的电路可信性设计方法，其步骤包括：

步骤1：插入PIU结构。对原始电路施加100000个随机向量，统计电路内部节点为0和1的概率；找出节点为0和1的概率小于阈值Pth(如1％)的所有节点(如图3中A、B和C)，分析各节点概率较小的原因并对照图1和2插入相应的PIU结构。

步骤2：设计模糊处理有限状态机。设计图4中所示的有限状态机并进行仿真，验证有限状态机功能；最后将有限状态机的输出T与步骤1中PIU结构的对应节点连接起来。

步骤3：设计SRAM PUF结构。用仿真软件设计晶体管级的SRAM PUF单元。

步骤4：连接PUF和模糊处理结构，完成电路可信性设计。将各模块相连接，完成最终电路可信性设计。

本发明基于PUF和模糊处理结合的电路可信性设计，具体是在芯片设计过程中给原始电路添加额外的电路结构，使其具有防复制和抗木马攻击的能力。本发明涉及的额外添加的电路结构主要包括两个部分：第一部分是由FSM(有限状态机)和若干个PIU(概率改善单元)组成的模糊电路；第二部分是由PUF和FSM组成的抗复制电路。通过共用一个FSM结构，本发明以较低的电路开销有效地解决了芯片生产过程中存在的非法复制、过量生产以及木马攻击等，是一种有效的电路可信性设计方法。

Claims (7)

1.一种基于PUF和模糊处理的电路可信性设计方法，包括基于PUF电路和模糊处理电路，其特征在于：在芯片设计过程中给原始电路添加基于PUF的抗复制电路以及基于PIU和FSM防木马插入的模糊处理电路。

2.如权利要求1所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：所述的模糊处理电路包括PIU概率改善单元和FSM有限状态机电路，对原电路中易被攻击的低概率节点进行调整，添加相应的PIU结构提高节点跳转概率，然后利用FSM对上述添加的PIU结果进行模糊处理，只有对有限状态机输入特定的序列时，模糊处理电路才能进入概率改善状态，来提高低概率节点的概率，否则电路功能与原电路相同。

3.如权利要求2所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：所述的PIU概率改善单元，对于由与门产生的“1”概率较低的节点，改善其概率的方法是在与门的“1”概率较低的输入端口插入一个或门，其中或门的第一个输入端口接与门的原始输入，第二个输入端口由FSM的输出控制。

4.如权利要求2所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：所述的PIU概率改善单元，对于由或门产生的“0”概率较低的节点，改善其概率的方法是在或门的“0”概率较低的输入端口插入一个与门，其中与门的第一个输入端口接或门的原始输入，第二个输入端口由FSM的输出控制。

5.如权利要求2所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：所述的FSM有限状态机电路，由若干个状态组成，只有输入满足一定条件时，电路才会进入下一状态，否则跳转到初始状态，在所有状态中，只有距离初始状态最远的那个状态才能控制PIU电路对低概率节点的概率进行改善，其他状态下，电路功能保持与原电路功能一致。

6.如权利要求1所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：所述的基于PUF电路，将PUF电路产生的编码R与修改后电路的输入密钥KEY进行异或运算，其结果FI作为FSM电路中有限状态机的输入信号，利用硅PUF在芯片加工过程中受工艺波动等因素而产生不同的响应，进而使每一个芯片具有一个特定的编码，提高了电路被复制的难度。

7.如权利要求1所述的一种基于PUF和模糊处理的电路可信性设计方法，其特征在于：将PUF电路产生的编码R与修改后电路的输入密钥KEY进行异或运算，其结果FI作为模糊处理电路中有限状态机的输入信号，对于不同的芯片来说，能够使模糊处理电路进入概率改善状态，而输入的密钥KEY将由R和有限状态机的具体结构而决定。

Images