CN107547200A - 半导体装置、半导体装置制造方法及特有信息的产生方法 - Google Patents

Abstract

本发明提供一种半导体装置、半导体装置制造方法及特有信息的产生方法，该半导体装置是具有改良特有信息产生功能的半导体装置。该半导体装置，基于一般的设计状况或制造状况下包括集成电路部(110)、输入出部(120)、以及用以产生半导体装置的特有信息的特有信息产生部(130)。特有信息产生部(130)，包括PUF用电路(132)、及码产生部(134)。基于设计与制造状况与一般的状况不同PUF用电路的制造具有使电路零件的偏差变大的因素，基于PUF用电路的输出，码产生部产生码。本发明能够提高特有信息的随机性，即使动作条件变化，也能提高特有信息的恒久性。

Description

半导体装置、半导体装置制造方法及特有信息的产生方法

技术领域

本发明是有关于具有特有信息产生功能的半导体装置，特别是有关于利用半导体装置的电路零件的特有信息产生方法。

背景技术

近年来，伴随着电子元件及电子装置的安全性的强化，有需要对实际安装于其中的半导体装置的伪造及仿冒提供对策。某种方法是将特有信息提供给半导体装置，当特有信息被认证时，该半导体装置作为真正的物件而允许半导体装置及电子设备的动作。特有信息，例如可存储于半导体装置的非易失性存储器等，但是此种方法，会有利用解析半导体装置而读取特有信息、或利用从外部不正当地存取半导体装置而读取特有信息的风险。

因此近来，无法进行物理上复制的PUF(Physical Unclonable Function)技术广受瞩目。PUF技术是将不可预测、保密性高、且具有恒久性的物理的信息作为特有信息使用。例如，日本专利文件1的数字值产生装置及方法，揭示使用半导体的制造工艺误差而产生特有的数字值的技术。日本专利文件2的半导体装置，揭示从独特码产生部产生的独特码所对应的存储区域中读取特定信息的技术。

[专利文件1]特开2015-80252号公报

[专利文件2]特开2016-12931号公报

发明内容

[发明要解决的问题]

半导体装置的设计/制造中，利用抑制晶体管等的电路零件的偏差(变动)、或将偏差最小化，以提供再现性、可靠度高的半导体装置。但是，当如专利文件1藉由半导体的制造工艺偏差而产生特有信息时，将电路零件的偏差最小化会造成电路零件的均一性，结果是降低了特有信息的随机性(非预测性)。此外，晶体管在温度变化时输出特性会改变，在偏差小的晶体管中，特有信息会改变而难以保持恒久性。

本发明的目的为提供一种半导体装置、半导体装置制造方法及特有信息的产生方法，解决此种现有问题、并提供具有改良的特有信息的产生功能的半导体装置。

[解决问题的手段]

本发明一实施例的半导体装置的制造方法，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1设计条件而设计；该第2电路是遵循第2设计条件而设计；该第2设计条件相较于该第1设计条件还包含使该电路零件的偏差变大的因素。

本发明另一实施例的半导体装置的制造方法，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：制造第1电路与该第2电路的工序；该第1电路是遵循第1制造条件而制造；该第2电路是遵循第2制造条件而制造；该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。

本发明再一实施例的半导体装置的制造方法，包括制造第1电路与第2电路的工序；其中，第1电路是遵循第1设计与制造条件而设计与制造，第2电路是遵循第2设计与制造条件而设计与制造，第2设计与制造条件相较于第1设计与制造条件还包含使电路零件的偏差变大的因素。半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能。

理想上，第1设计条件包括设定晶体管的通道宽度为W1；第2设定条件包括设定晶体管的通道宽度为小于W1的W2。理想上，通道宽度W1是设计上所容许的值，该通道宽度W2是比该设计上所容许的值小的值。理想上，第1制造条件，包括将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构；第2制造条件，包括不将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构。理想上，第1制造条件，包括以在基板表面形成第1掺杂物浓度的方式而进行通道离子注入；第2制造条件，包括以在比该基板表面深的位置形成该第1掺杂物浓度的方式而进行通道离子注入。理想上，第1制造条件，包括以在比该基板表面深的位置形成比该第1掺杂物浓度高的第2掺杂物浓度的方式而进行通道离子注入；第2制造条件，包括以在该基板表面形成该第2掺杂物浓度的方式而进行通道离子注入。

本发明一实施例的半导体装置的特有信息的产生方法，包括基于第2电路的电路零件的输出而产生特有信息的步骤；其中半导体装置包含遵循第1设计条件而设计的第1电路、及遵循第2设计条件而设计的第2电路，第2设计条件相较于第1设计条件还包含使电路零件的偏差变大的因素。

本发明另一实施例的半导体装置的特有信息的产生方法，包括遵循第1制造条件制造第1电路；遵循第2制造条件制造第2电路，第2制造条件相较于第1制造条件还包含使电路零件的偏差变大的因素；以及，基于第2电路的电路零件的输出而产生特有信息的步骤。

本发明一实施例的半导体装置，包括：以第1设计条件而构成的第1电路；以第2设计条件而构成的第2电路，该第2设计条件相较于该第1设计条件还包含使电路零件的偏差变大的因素；以及产生电路，基于该第2电路的电路零件的输出而产生特有信息。

本发明另一实施例的半导体装置，包括以第1设计与制造条件而构成的第1电路；以第2设计与制造条件而构成的第2电路，该第2设计与制造条件相较于该第1设计与制造条件还包含使电路零件的偏差变大的因素；以及，产生电路，基于该第2电路的电路零件的输出而产生特有信息。

理想上，第2电路包括并联连接的多个晶体管；前述产生电路，包括检测电路、及编码部；检测电路检测该等晶体管导通时的漏极电流；该编码部基于该检测电路的输出而产生编码信息。理想上，第2电路包括以2个反向器为1组的多组反向器；前述产生电路包括，比较在各组反向器中流通漏电流时的差电压、且基于比较结果而产生编码信息的电路。

[发明的效果]

依据本发明，以电路零件的变动变大的设计条件或制造条件制造第2电路，而产生基于第2电路的电路零件的输出的特有信息，所以能够提高特有信息的随机性。此外，即使动作条件变化，也能提高特有信息的恒久性。

附图说明

图1显示本发明实施例的半导体装置的功能结构的方块图。

图2显示本发明实施例的特有信息产生部的内部结构的方块图。

图3显示本发明第1实施例的半导体装置的设计方法的流程图。

图4是本发明第1实施例的设计条件的说明图。

图5A和图5B是本发明第1实施例的通道宽度不同的晶体管的模式图。

图5C显示通道宽度与晶体管临界电压的变动幅度的关系图。

图6说明以本发明第1实施例的设计条件所作成的晶体管的变动的分布。

图7显示本发明第2实施例的半导体装置的设计方法的流程图。

图8是本发明第2实施例的设计条件的说明图。

图9是本发明第2实施例的表示有无LDD的晶体管的模式图。

图10A和图10B是本发明第2实施例的掺杂深度不同的晶体管的模式图。

图10C显示硅基板的掺杂物浓度与SOI膜的掺杂物浓度与晶体管临界电压的关系图。

图10D显示晶体管的临界值的变动的分布。

图11显示本发明第3实施例的半导体装置的制造方法的流程图。

图12是本发明实施例的特有信息产生部的动作流程的例示。

图13显示本发明实施例的特有信息产生部的结构例示。

图14显示本发明实施例的特有信息产生部的结构例示。

图15显示本发明实施例的认证系统的例示。

符号说明：

100：半导体装置

110：集成电路部

120：输入出部

130：特有信息产生部

132：PUF用电路部

134：编码产生部

140：编码部

150：差动放大器

200、200A：集成电路部的晶体管

300、300A：PUF用电路的晶体管

400：快闪存储器

500：主机装置

510：码存储部

520：认证部

具体实施方式

以下，关于本发明的实施样态，将参照图式作详细说明。又，为易于了解，图式是以强调各部的方式显示，应注意并非与实际装置的尺寸相同。

[实施例]

图1显示本发明实施例的半导体装置的概略结构。本实施例的半导体装置100，能具有任意的功能、且并非限定于被搭载于其上的功能。半导体装置100可能是半导体存储器、半导体逻辑、半导体处理电路、半导体驱动电路、及中央处理电路等。半导体装置100，能够在例如IC卡媒体(例如，SIMM卡、信用卡、内藏IC的卡)、智能手机等携带终端、电子机器、电脑等、有安全性需求的每个电子装置中使用。

半导体装置100具有执行任意功能的集成电路部110、输入出部120、及产生半导体装置100的特有信息的特有信息产生部130。输入出部120，能够从外部接收输入并将其提供给集成电路部110或特有信息产生部130。又，输入出部120，能够将集成电路部110执行的结果、或特有信息产生部130产生的特有信息输出至外部。

半导体装置100，例如是在硅基板或其以外的基板(例如，SiC、GaAs、蓝宝石等)上形成多个电路零件(例如，晶体管、电阻器、电容器等)而构成。集成电路部110所包含的电路零件，是以遵循通常的设条件且满足所需功能的方式而设计。

特有信息产生部130，基于形成于半导体装置100的电路零件的输出、理想上是晶体管及反向器的输出而产生半导体装置中的特有信息。图2显示特有信息产生部130的内部结构。特有信息产生部130，包括PUF用电路132、及基于PUF用电路132的输出而产生码信息的码产生部134。PUF用电路132包含晶体管等的电路零件而被构成，PUF用电路132与集成电路部110的设计条件不同，是藉由使电路零件的偏差变大的因素的设计条件而设计。

图3说明本实施例的集成电路部110及PUF用电路132的设计手法。在此，作为电路零件而例示代表的晶体管。集成电路部110所包含的n型或p型MOS晶体管，以满足所要求的动作条件的方式，在最小加工尺寸的基础上利用通常的设计条件，设计通道长度(L)及通道宽度(W)(S100)。但是，并非表示所有的晶体管以最小加工尺寸设计，而是晶体管能以最小加工尺寸设计，另一方面，以满足所要求的动作条件的方式而设计。通常的设计条件是以使集成电路部110的晶体管的偏差(变动)变小的方式而设计，因此，集成电路部110的晶体管的临界值是以保持均一性的方式而设计。

PUF用电路132与集成电路部110的通常设计条件是遵循使晶体管的偏差(变动)变大的因素的PUF用设计条件而设计(S110)。因此，PUF用电路132的晶体管的临界值的偏差变大。当将晶体管的偏差利用为特有信息时，晶体管的偏差大，能够于特有信息中产生随机性、且抑制动作条件及噪音等的影响，进而给予特有信息恒久性。

图4显示本实施例的设计条件的具体例子。集成电路部110的晶体管，被设计为满足所要求的动作条件的通道宽度W1。已知通道宽度对晶体管的偏差有影响，通道宽度变得愈大则晶体管的临界值的偏差变小，相反地，通道宽度变得愈窄则晶体管的临界值的偏差变大。因此，集成电路部110的晶体管的通道宽度W1尽可能地设计为大。

另一方面，PUF用电路132的晶体管由于要将临界值的偏差设定为大，所以尽可能地以将通道宽度W2设定为小的方式而设计。但是，通道宽度W2不小于最小加工尺寸。图5A是集成电路部110的晶体管的示意图，图5B是PUF用电路132的晶体管的示意图。假设，集成电路部110的晶体管与PUF用电路132的晶体管的通道长度L相等，通道宽度W2可设计为比通道宽度W1小。

图5C显示通道宽度与临界值的变动的关系。横轴是1/(LW)^0.5(μm^-1)，且是在通道长度L保持一定时，将通道宽度W的变化以倒数表示。纵轴是临界值。Tox1、Tox2、Tox3(Tox1<Tox2<Tox3)是栅极氧化膜的膜厚，△表示高Vth，□表示中Vth，◇表示低Vth。由同一图，W变得愈小(愈向右)，高Vth、中Vth、低Vth的间隔愈广，可知临界值Vth的偏差(变动)变大。亦即，通道宽度与临界值的偏差是呈反比例的关系。

如本实施例，以通常的设计条件设计集成电路部110，在使用包含偏差变大因素的设计条件而设计PUF用电路132的情形下，集成电路部110的晶体管的临界值Vth成为如图6的(A)所示的常态分布σ1，PUF用电路132的晶体管的临界值Vth成为偏差(变动)大的分布σ2。因此，PUF用电路132的晶体管的偏差，比集成电路部110的晶体管的偏差的随机性(非预测性)高。

接着，说明本发明第2实施例的半导体装置的制造方法。图7是说明第2实施例的半导体装置的制造方法的流程图。于第2实施例，集成电路部110是遵循晶体管的偏差小、再现性及可靠度高的通常的制造条件而制造(S200)。另一方面，PUF用电路132，是遵循不同于通常的制造条件、且包含晶体管的偏差变大因素的PUF用制造条件而制造。

图8显示第2实施例的制造条件的理想例子。于1个理想(较佳)例子中，集成电路部110的晶体管的源极/漏极的扩散区域具有LDD(低掺杂漏极，Lightly Doped Drain)结构，相对于此，PUF用电路132的晶体管则不具有那样的LDD结构。图9的(A)是集成电路部110的晶体管200，其具有栅极电极210、LDD结构的扩散区域220。LDD的制造方法，例如，以栅极电极210为掩膜板，藉由第1次的离子注入而形成掺杂物扩散区域，接着，在栅极电极210的两侧形成侧壁212，并且以栅极电极210及侧壁212为掩膜板，进行第2次离子注入。或者，作为其他制造方法，而藉由旋转离子注入以形成LDD结构。

图9的(B)是PUF用电路132的晶体管300，其具有栅极电极310、及不是LDD结构的扩散区域320。例如，藉由以栅极电极310为掩膜板并将掺杂物离子注入而形成扩散区域320。在没有形成LDD结构的晶体管300中，栅极电极310及扩散区域320之间产生高电场，由于热电子注入等之故，临界值的变动会变得比LDD结构的晶体管大。晶体管的通道长度L愈小，为了抑制偏差则希望形成LDD结构。假设，集成电路部110的晶体管200与PUF用电路132的晶体管300具有一定以下的通道长度L，在晶体管200形成有LDD结构，而在晶体管300没有形成LDD结构。

于第2理想例子中，集成电路部110的晶体管，以在基板表面形成低浓度的掺杂物区域的方式而进行通道离子注入，而PUF用电路132的晶体管，以在从基板表面深入的位置形成低浓度的掺杂物区域的方式而进行通道离子注入。或者，集成电路部110的晶体管，以在从基板表面深入的位置形成高浓度的掺杂物区域的方式而进行通道离子注入，而PUF用电路，则以在基板表面形成高浓度的掺杂物区域的方式而进行通道离子注入。于本例子中，利用控制离子注入的深度而控制晶体管的偏差，基板表面的掺杂物浓度变高时，晶体管的特性恶化而偏差则变大。

图10A显示集成电路部110的晶体管200A。例如，藉由SIMOX或基板贴合方法，在硅基板230上形成BOX层(SiO₂)232、且在基板表面上形成SOI膜234，SOI膜234是由外延所产生的硅。硅基板230通过离子注入而被高浓度掺杂，SOI膜234通过离子注入而被低浓度掺杂。图10B显示PUF用电路的晶体管300A。在晶体管300A的情形下，硅基板330通过离子注入而被低浓度掺杂，基板表面的SOI膜334则被高浓度掺杂。

图10C表示由硅基板的掺杂物浓度(纵轴)及SOI膜的掺杂物浓度(横轴)所决定的晶体管的临界值Vth。随着双方的掺杂物浓度变大，临界值Vth也变大。将表示同一图中的(1)～(5)的取样点的晶体管临界值的偏差的图表在图10D显示。N_SUB是基板的浓度，N_SOI是SOI膜的浓度，T_OX是栅极氧化膜的膜厚、T_BOX是BOX层的膜厚，L_g是通道长度。审视同一图，可知随着N_SOI变高，统计所示的临界值的偏差则增加。(5)最大而(1)最小。亦即，如图10B所示的晶体管300A，SOI膜334的掺杂物浓度变高时，偏差有变得比晶体管200A大的倾向。

接着说明关于本发明第3实施例的半导体装置的制造方法。图11显示第3实施例的制造方法。第3实施例是组合第1实施例的设计方法与第2实施例的制造方法。亦即，遵循通常的设计条件以设计集成电路部110的晶体管、且以通常的制造条件制造集成电路部110的晶体管，遵循包含偏差变大因素的PUF用设计条件以设计PUF用电路132的晶体管、且以包含偏差变大因素的PUF用制造条件制造PUF用电路132的晶体管。关于分别的设计条件与制造条件，如第1及第2实施例所述者。依据第3实施例，保证PUF用电路132的晶体管的偏差(变动)变得更大，能够更提高偏差的随机性。

接着，说明关于本实施例的码产生部(图2)。码产生部134接收PUF用电路132的输出，在半导体装置产生特有的码。图12显示本实施例的码产生部134的动作流程图。于理想例子中，如图12的(A)所示，当半导体装置100被供应电源时(S300)，码产生部134基于PUF用电路132的输出产生码(S310)，输出入部120将产生的码输出至外部(S320)。亦即。作为半导体装置100的电源启动顺序(power-up sequence)而将半导体装置的特有的码输出。

其他的理想例子中，如图12的(B)所示，码产生部134通过输入出部120而接收到码输出的要求时(S302)，基于PUF用电路132的输出产生码(S310)，输入出部120将回应于要求而被产生码输出至外部(S320)。在此应留意，被产生的码没有被存储于存储器等，而是通过输入出部120直接被输出至外部。

码产生部134可以从PUF电路132的输出直接产生码，亦可将PUF用电路132的输出转换为其他信息而从被转换的信息产生码。前者的例子，例如，将PUF用电路132的输出编码、通过函数编码，以产生码。后者的例子，例如，从PUF用电路132的输出产生位址信息，存取基于该位址信息的存储器区域，从而产生码。又，应留意码产生部134所包含的电路，是用与集成电路部110相同的设计条件或制造条件所制造而得。

图13显示码产生部134的一结构例。在此，PUF用电路132由并联连接的n个NMOS晶体管Q1、Q2、Q3、…Qn所构成。晶体管Q1～Qn如第1至第3实施例所说明，由于是以包含偏差(变动)变大因素而被制造，所以晶体管Q1～Qn的临界值的偏差大。n个晶体管Q1～Qn分别被供给电压Vdd，栅极则共同被连接驱动信号DV。

码产生部134包括产生驱动信号DV的驱动电路(省略图示)、分别连接晶体管Q1～Qn的n个电流检测型的感测放大器S/A、以及将S/A的输出编码的编码部140。码产生部134，当产生码时，例如，将等于Vdd的驱动信号DV供给晶体管Q1～Qn，使晶体管Q1～Qn一起导通。晶体管Q1～Qn的临界值的偏差变大，因此流过晶体管Q1～Qn的漏极电流的偏差变大。电流检测型的感测放大器S/A分别检测流过晶体管Q1～Qn的漏极电流，将此检测结果输出给编码部140。

编码部140基于感测放大器S/A所检测的漏极电流而执行编码。编码部140将1个感测放大器所检测的漏极电流进行二值化(“0”或“1”)。当PUF用电路132有n个晶体管Q1～Qn时，编码部140产生2ⁿ的被编码的串列数据。

假设，PUF用电路132的晶体管Q1～Qn与集成电路部110同样地以通常的设计条件或通常的制造条件制造，晶体管Q1～Qn的偏差，成为图6的(A)所示如σ1的常态分布，因此分别流过晶体管Q1～Qn的漏极电流的偏差变小，编码部140的编码会保持均一性。亦即，所产生的2ⁿ的串列数据的随机性变小。

又，晶体管的动作特性容易受到温度变化的影响，此外微小的漏极电流会受到感测放大器等的噪音的影响而变动。如本实施例，晶体管的偏差变大时，能将用以编码的边际(margin)设大，温度及噪音的影响变得难以使编码被变动。亦即，PUF用电路132的输出，能够被保持在高恒久性。

又，于上述的例子中，编码部140将感测放大器的输出进行二值化，但是并非限定于此，倘若晶体管的偏差非常大，也可以将感测放大器的输出三值化而产生4位元数据。

接着，图14显示码产生部的其他结构。在此，PUF用电路132包括多个反向器IV1、IV2，IV1和IV2由Vcc电源供电，各栅极共同连接驱动信号DV。码产生部134，包括供给驱动信号DV的驱动电路(省略图示)、以及接收反向器IV1和IV2输出的比较器(差动放大器)150。

当码被产生时，码产生部134将驱动信号DV输出至IV1和IV2。驱动信号，理想上是1/2Vcc。当反向器IV1和IV2被输入1/2Vcc的驱动信号DV时，反向器IV1和IV2流通作为漏电流的贯通电流。由于反向器IV1、IV2的偏差大，流过反向器IV1、IV2的漏电流的偏差也变大，因此在反向器IV1的输出节点N1和反向器IV2的输出节点N2产生的电压的偏差也变大。差动放大器150将输出节点N1的电压和输出节点N2的电压输入，且输出反应两者的差的数据。图14中，只例示1组IV1和IV2，当PUF用电路132由n组反向器构成时，是从n个差动放大器150输出2n的串列数据。

又，码产生部134的结构例虽然显示于图13、图14，但除此之外也可以使用既存的电路等任意地构成。

接着，将包含附安全功能的快闪存储器的认证系统的一例子在图15显示。附安全功能的快闪存储器400，包括如前述第1至第3实施例所说明的特有信息产生部130。主机装置500，包括：码存储部510，用以存储快闪存储器400的特有信息的码；以及，认证部520，用以认证快闪存储器400是否为真正的。

快闪存储器400，在电源启动时或有来自主机装置500的要求时，将特有信息输出至主机装置500。认证部520比较所接收的特有信息与已存储的码，若为一致，则认证快闪存储器400为真正的，若为不一致，则判定快闪存储器400是仿冒品或伪造品，而不认证其为真正的。例如，当快闪存储器400没有藉由主机装置500认证时，主机装置500能够设定包含快闪存储器400的电子机器不能动作。

如上所述是详细说明本发明的理想实施样态，但是本发明并非限制于特定的实施样态，于权利要求所载的本发明的要点范围内是有各种变形和更动的可能。

Claims (15)

1.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：

制造第1电路与该第2电路的工序；

该第1电路是遵循第1设计条件而设计；

该第2电路是遵循第2设计条件而设计；

该第2设计条件相较于该第1设计条件还包含使该电路零件的偏差变大的因素。

2.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：

制造第1电路与该第2电路的工序；

该第1电路是遵循第1制造条件而制造；

该第2电路是遵循第2制造条件而制造；

该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。

3.一种半导体装置的制造方法，其特征在于，该半导体装置具有基于第2电路的电路零件的输出而产生特有信息的功能，该制造方法，包括：

以第1制造条件制造遵循第1设计条件而设计的第1电路、与以第2制造条件制造遵循第2设计条件的该第2电路的工序；

该第2设计条件相较于该第1设计条件，包含使该电路零件的偏差变大的因素；

该第2制造条件相较于该第1制造条件还包含使该电路零件的偏差变大的因素。

4.如权利要求1或3所述的半导体装置的制造方法，其特征在于，

该第1设计条件包括设定晶体管的通道宽度为W1；

该第2设定条件包括设定晶体管的通道宽度为小于W1的W2。

5.如权利要求4所述的半导体装置的制造方法，其特征在于，

该通道宽度W1是设计上所容许的值；

该通道宽度W2是比该设计上所容许的值小的值。

6.如权利要求2或3所述的半导体装置的制造方法，其特征在于，

该第1制造条件，包括将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在基板表面形成第1掺杂物浓度的方式而进行通道离子注入；

该第2制造条件，包括不将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在比该基板表面深的位置形成该第1掺杂物浓度的方式而进行通道离子注入。

7.如权利要求6所述的半导体装置的制造方法，其特征在于，

该第1制造条件，包括以在比该基板表面深的位置形成比该第1掺杂物浓度高的第2掺杂物浓度的方式而进行通道离子注入；

该第2制造条件，包括以在该基板表面形成该第2掺杂物浓度的方式而进行通道离子注入。

8.一种半导体装置的特有信息的产生方法，其特征在于，该半导体装置包含遵循第1设计条件而设计的第1电路、及遵循第2设计条件而设计的第2电路，该第2设计条件相较于该第1设计条件还包含使电路零件的偏差变大的因素；

该特有信息的产生方法包括，

基于该第2电路的电路零件的输出而产生特有信息的步骤。

9.如权利要求8所述的半导体装置的特有信息的产生方法，其特征在于，

该第1设计条件包括设定晶体管的通道宽度为W1；

该第2设定条件包括设定晶体管的通道宽度为小于W1的W2。

10.一种半导体装置的特有信息的产生方法，其特征在于，包括：

遵循第1制造条件制造第1电路；

遵循第2制造条件制造第2电路，该第2制造条件相较于该第1制造条件还包含使电路零件的偏差变大的因素；以及

基于该第2电路的电路零件的输出而产生特有信息的步骤。

11.如权利要求10所述的半导体装置的特有信息的产生方法，其特征在于，

该第1制造条件，包括将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在基板表面形成第1掺杂物浓度的方式而进行通道离子注入；

该第2制造条件，包括不将通道长度小于一定值以下的晶体管的扩散区域设定为LDD结构以及以在比该基板表面深的位置形成该第1掺杂物浓度的方式而进行通道离子注入。

12.一种半导体装置，其特征在于，包括：

以第1设计条件而构成的第1电路；

以第2设计条件而构成的第2电路，该第2设计条件相较于该第1设计条件还包含使电路零件的偏差变大的因素；以及

产生电路，基于该第2电路的电路零件的输出而产生特有信息。

13.一种半导体装置，其特征在于，包括：

以第1制造条件而构成的第1电路；

以第2制造条件而构成的第2电路，该第2制造条件相较于该第1制造条件还包含使电路零件的偏差变大的因素；以及

产生电路，基于该第2电路的电路零件的输出而产生特有信息。

14.如权利要求13所述的半导体装置，其特征在于，

该第2电路，包括并联连接的多个晶体管；

该产生电路，包括检测电路、及编码部；

该检测电路检测所述晶体管导通时的漏极电流；

该编码部基于该检测电路的输出而产生编码信息。

15.如权利要求13所述的半导体装置，其特征在于，

该第2电路，包括以2个反向器为1组的多组反向器；

该产生电路包括，比较在各组反向器中流通漏电流时的差电压、且基于比较结果而产生编码信息的电路。