CN102412129A - 制作存储器的存储单元中顶电极的方法 - Google Patents

制作存储器的存储单元中顶电极的方法 Download PDF

Info

Publication number
CN102412129A
CN102412129A CN2010102926001A CN201010292600A CN102412129A CN 102412129 A CN102412129 A CN 102412129A CN 2010102926001 A CN2010102926001 A CN 2010102926001A CN 201010292600 A CN201010292600 A CN 201010292600A CN 102412129 A CN102412129 A CN 102412129A
Authority
CN
China
Prior art keywords
top electrode
contact hole
insulating barrier
layer
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102926001A
Other languages
English (en)
Inventor
周真
洪中山
冯永刚
杨伟俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102926001A priority Critical patent/CN102412129A/zh
Publication of CN102412129A publication Critical patent/CN102412129A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种制作存储器的存储单元中顶电极的方法,该方法包括:提供一在第一绝缘层中的底电极,在第一绝缘层和该底电极上沉积介质层;在介质层上沉积第二绝缘层后,在第二绝缘层上形成金属层;采用光刻工艺和刻蚀工艺对金属层和第二绝缘层进行刻蚀,在金属层和第二绝缘层中形成接触孔;采用等离子体干法对金属层表面及接触孔底层表面进行预清理后,在金属层表面及接触孔内沉积顶电极材料,填充满接触孔;对顶电极材料抛光至第二绝缘层,所述抛光过程中抛光掉第二绝缘层表面上的金属层,形成顶电极。本发明提供的方法在制作存储单元中顶电极过程中,避免了第二绝缘层表面的放电损伤,提高最终得到的存储器良率。

Description

制作存储器的存储单元中顶电极的方法
技术领域
本发明涉及半导体器件的制作技术,特别涉及一种制作存储器的存储单元中顶电极的方法。
背景技术
半导体器件的制作包括存储器的制作。存储器包括存储单元和外围电路,其中,存储单元区域用于存储数据,一般都包括底电极、介质层及顶电极。
图1为现有技术制作存储器的存储单元中顶电极的方法流程图,结合图2a~图2f现有技术所示的制作存储器的存储单元中顶电极过程的剖面结构图,进行详细说明:
步骤11、如图2a所示,提供一底电极101,该底电极101可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等;
在该步骤中,底电极101形成于第一绝缘层102中,第一绝缘层102可以采用氧化物构成,也可以为低介电常数材料层,例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石(black diamond,BD)或者掺有氟离子的硅玻璃,也可以称为氟化玻璃(Fluorin Silicon Glass,FSG)等;
步骤12、如图2b所示,在该底电极101和第一绝缘层102表面沉积介质层103;
在本步骤中,所沉积的介质层103可以为氮化硅层;
步骤13、如图2c所示,在介质层103表面沉积第二绝缘层104,用于在其中形成顶电极106;
在该步骤中,第二绝缘层104可以采用氧化物构成,也可以为低介电常数材料层,例如含有硅、氧、碳和氢元素的类似氧化物的BD或者掺有氟离子的硅玻璃,也可以称为FSG等;
步骤14、如图2d所示,采用光刻工艺和刻蚀工艺在第二绝缘层104中形成用于填充顶电极106材料的接触孔105;
在本步骤中,光刻工艺为:在第二绝缘层104上涂覆光刻胶层后,按照接触孔105图形对光刻胶层进行曝光和显影后,形成具有接触孔105图形的光刻胶层;
刻蚀工艺为:以该具有接触孔105图形的光刻胶层为掩膜,采用等离子体干法刻蚀对第二绝缘层104进行刻蚀后,得到接触孔105,所述干法等离子体刻蚀通常采用氟碳化合物化学气体,在反应腔中采用射频激发后刻蚀第二绝缘层104;
步骤15、刻蚀完成后,采用等离子体干法刻蚀对第二绝缘层104表面及接触孔105表面进行预清理;
在本步骤中,由于在步骤104的过程中会在第二绝缘层104表面及接触孔105表面沾污杂质,特别是接触孔104底层表面沾污的杂质,会对后续在接触孔104沉积的顶电极性能产生影响,所以需要进行预清理;
在本步骤中,采用等离子体干法预清理也就是将水蒸气注入到反应腔中,采用射频激发后与第二绝缘层104表面及接触孔104表面反应,去除掉杂质;
步骤16、如图2e所示,在得到的接触孔105中填充顶电极106材料;
在本步骤中,该底电极106材料可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等;
步骤17、如图2f所示,采用化学机械平坦化(CMP)抛光顶电极106材料至第二绝缘层104表面,得到顶电极106。
采用上述过程就制作得到存储器的存储单元中顶电极,但是,采用该方法最终得到的存储器的良率却不高。这是因为,在制作顶电极过程中,由于步骤105的等离子体干法预清理是采用射频激发得到等离子体,会带电荷,而第二绝缘层104绝缘无法导电,所以就会在第二绝缘层104表面造成放电损伤,造成了第二绝缘层104表面不平,在后续沉积顶电极材料并CMP得到顶电极过程中,使得无法完全去除第二绝缘层表面的顶电极材料,最终可能导致所制作的存储器漏电,使最终得到的存储器的良率降低。
为了解决这个问题,现有采用减少等离子干法预清理的时间和射频功率的方法来减少第二绝缘层104表面的损伤,但是无法完全去除在第二绝缘层104表面的放电损伤,在第二绝缘层104表面造成的放电损伤依然存在。
发明内容
有鉴于此,本发明提供一种制作存储器的存储单元中顶电极的方法,该方法在制作存储单元中顶电极过程中,能够避免第二绝缘层表面的放电损伤,提高最终得到的存储器良率。
为达到上述目的,本发明实施的技术方案具体是这样实现的:
一种制作存储器的存储单元中顶电极的方法,该方法包括:
提供一在第一绝缘层中的底电极,在第一绝缘层和该底电极上沉积介质层;
在介质层上沉积第二绝缘层后,在第二绝缘层上形成金属层;
采用光刻工艺和刻蚀工艺对金属层和第二绝缘层进行刻蚀,在金属层和第二绝缘层中形成接触孔;
采用等离子体干法对金属层表面及接触孔底层表面进行预清理后,在金属层表面及接触孔内沉积顶电极材料,填充满接触孔;
对顶电极材料抛光至第二绝缘层,所述抛光过程中抛光掉第二绝缘层表面上的金属层,形成顶电极。
所述金属层形成采用化学气相淀积方法或电化学电镀方法。
所述化学气相淀积方法为等离子体增强化学气相淀积方法、等离子体增强化学气相淀积方法、金属有机化学气相淀积方法或低压化学气相淀积方法。
所述金属层采用铝、铜、钨、顶电极合金材料、氮化铝、氮化铜、氮化钨或氮化顶电极合金材料。
所述金属层的沉积厚度为1000埃~3埃。
所述采用光刻工艺和刻蚀工艺对金属层和第二绝缘层进行刻蚀的过程为:
在金属层表面上涂覆光刻胶层后,按照接触孔图形对光刻胶层进行曝光和显影后,形成具有接触孔图形的光刻胶层;
以该具有接触孔图形的光刻胶层为掩膜,采用干法等离子体对金属层和第二绝缘层进行刻蚀后,得到接触孔。
由上述技术方案可见,本发明为了在制作存储单元中顶电极过程中,避免第二绝缘层表面的放电损伤,在得到接触孔之前,增加在第二绝缘层表面得到金属层的步骤,该金属层可以在后续等离子体干法预清理过程中作为导电层将等离子体的电荷导掉,不会造成第二绝缘层表面的放电损伤。并且,该增加的金属层在后续的CMP步骤抛光顶电极材料中可以同时被去除掉,不会影响最终制作的存储器性能。
附图说明
图1为现有技术制作存储器的存储单元中顶电极的方法流程图;
图2a~图2f为现有技术制作存储器的存储单元中顶电极过程的剖面结构图;
图3为本发明制作存储器的存储单元中顶电极的方法流程图;
图4a~图4g为本发明制作存储器的存储单元中顶电极过程的剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
从现有技术可以看出,制作得到存储器的存储单元中顶电极过程中的等离子体干法预清理步骤会造成第二绝缘层表面放电损伤而导致第二绝缘层不平,在后续沉积顶电极材料并CMP得到顶电极过程中,使得无法完全去除第二绝缘层表面的顶电极材料,可能导致最终所制作的存储器漏电,降低了最终得到的存储器的良率降低。
因此,如何避免制作得到存储器的存储单元中顶电极过程中的等离子体干法预清理步骤造成的第二绝缘层表面放电损伤,是解决问题的关键所在。虽然现有技术采用了减少等离子干法预清理的时间和射频功率,来降低第二绝缘层表面的放电损伤,但是却无法从根本上解决问题,第二绝缘层表面的放电损伤虽然减少,但是还依然存在。
为了克服上述问题,本发明在制作得到存储器的存储单元中顶电极过程中,在得到接触孔之前,增加在第二绝缘层表面得到金属层的步骤,该金属层可以在后续等离子体干法预清理过程中作为导电层将等离子体的电荷导掉,不会造成第二绝缘层表面的放电损伤。并且,该增加的金属层在后续的CMP顶电极材料步骤中可以同时被去除掉,不会影响最终制作的存储器性能。这样,就从根本上避免了第二绝缘层表面的损伤。
图3为本发明制作存储器的存储单元中顶电极的方法流程图,结合图4a~图4g本发明所示的制作存储器的存储单元中顶电极过程的剖面结构图,进行详细说明:
步骤301、如图4a所示,提供一底电极101,该底电极101可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等;
在该步骤中,底电极101形成于第一绝缘层102中,第一绝缘层102可以采用氧化物构成,也可以为低介电常数材料层,例如含有硅、氧、碳和氢元素的类似氧化物的BD或者掺有氟离子的硅玻璃,也可以称为FSG等;
步骤302、如图4b所示,在该底电极101和第一绝缘层102表面沉积介质层103;
在本步骤中,所沉积的介质层103可以为氮化硅层;
步骤303、如图4c所示,在介质层103表面沉积第二绝缘层104,用于在其中形成顶电极106;
在该步骤中,第二绝缘层104可以采用氧化物构成,也可以为低介电常数材料层,例如含有硅、氧、碳和氢元素的类似氧化物的BD或者掺有氟离子的硅玻璃,也可以称为FSG等;
步骤304、如图4d所示,在第二绝缘层104表面上生成金属层401;
在本步骤中,金属层401可以采用铝、铜、钨、顶电极合金材料、氮化铝、氮化铜、氮化钨或氮化顶电极合金材料;
在本步骤中,金属层401的材料与顶电极106材料相同或不同;
在本步骤中,金属层401的沉积厚度可以为1000埃~3埃,可以根据需要确定;
在本步骤中,可以采用化学气相淀积(CVD)得到金属层401,比如采用等离子体增强化学气相淀积(PVD)、金属有机化学气相淀积(MOCVD)或低压化学气相淀积(ALD)得到金属层401;也可以采用电化学电镀(ECP)得到金属层401;
步骤305、如图4e所示,采用光刻工艺和刻蚀工艺在金属层401和第二绝缘层104中形成用于填充顶电极106材料的接触孔402;
在本步骤中,光刻工艺为:在金属层401表面上涂覆光刻胶层后,按照接触孔402图形对光刻胶层进行曝光和显影后,形成具有接触孔402图形的光刻胶层;
刻蚀工艺为:以该具有接触孔402图形的光刻胶层为掩膜,采用等离子体干法刻蚀对金属层401和第二绝缘层104进行刻蚀后,得到接触孔402,所述干法等离子体刻蚀通常采用氟碳化合物化学气体,在反应腔中采用射频激发后刻蚀金属层401和第二绝缘层104;
步骤306、刻蚀完成后,采用等离子体干法刻蚀对金属层401表面及接触孔402底层表面进行预清理;
在本步骤中,由于在步骤104的过程中会在金属层401表面及接触孔402底层表面沾污杂质,特别是接触孔104底层表面沾污的杂质,会对后续在接触孔104沉积的顶电极性能产生影响,所以需要进行预清理;
在本步骤中,采用等离子体干法预清理也就是将水蒸气注入到反应腔中,采用射频激发后与金属层401表面及接触孔402底层表面反应,去除掉杂质;
步骤307、如图4f所示,在得到的接触孔402中填充顶电极106材料;
在本步骤中,该底电极106材料可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等,该材料可以与金属层401的材料相同或不同;
步骤308、如图4g所示,采用CMP抛光顶电极106材料至第二绝缘层104表面,得到顶电极;
在本步骤中,CMP抛光顶电极106的过程中,也会将第二绝缘层104表面的金属层401抛光掉,CMP的方法和现有技术相同。
在上述过程中,所制作的顶电极106的高度仍然由第二绝缘层104的沉积高度决定。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种制作存储器的存储单元中顶电极的方法,该方法包括:
提供一在第一绝缘层中的底电极,在第一绝缘层和该底电极上沉积介质层;
在介质层上沉积第二绝缘层后,在第二绝缘层上形成金属层;
采用光刻工艺和刻蚀工艺对金属层和第二绝缘层进行刻蚀,在金属层和第二绝缘层中形成接触孔;
采用等离子体干法对金属层表面及接触孔底层表面进行预清理后,在金属层表面及接触孔内沉积顶电极材料,填充满接触孔;
对顶电极材料抛光至第二绝缘层,所述抛光过程中抛光掉第二绝缘层表面上的金属层,形成顶电极。
2.如权利要求1所述的方法,其特征在于,所述金属层形成采用化学气相淀积方法或电化学电镀方法。
3.如权利要求1所述的方法,其特征在于,所述化学气相淀积方法为等离子体增强化学气相淀积方法、等离子体增强化学气相淀积方法、金属有机化学气相淀积方法或低压化学气相淀积方法。
4.如权利要求1~3任一权利要求所述的方法,其特征在于,所述金属层采用铝、铜、钨、顶电极合金材料、氮化铝、氮化铜、氮化钨或氮化顶电极合金材料。
5.如权利要求1~3任一权利要求所述的方法,其特征在于,所述金属层的沉积厚度为1000埃~3埃。
6.如权利要求1所述的方法,其特征在于,所述采用光刻工艺和刻蚀工艺对金属层和第二绝缘层进行刻蚀的过程为:
在金属层表面上涂覆光刻胶层后,按照接触孔图形对光刻胶层进行曝光和显影后,形成具有接触孔图形的光刻胶层;
以该具有接触孔图形的光刻胶层为掩膜,采用干法等离子体对金属层和第二绝缘层进行刻蚀后,得到接触孔。
CN2010102926001A 2010-09-17 2010-09-17 制作存储器的存储单元中顶电极的方法 Pending CN102412129A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102926001A CN102412129A (zh) 2010-09-17 2010-09-17 制作存储器的存储单元中顶电极的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102926001A CN102412129A (zh) 2010-09-17 2010-09-17 制作存储器的存储单元中顶电极的方法

Publications (1)

Publication Number Publication Date
CN102412129A true CN102412129A (zh) 2012-04-11

Family

ID=45914149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102926001A Pending CN102412129A (zh) 2010-09-17 2010-09-17 制作存储器的存储单元中顶电极的方法

Country Status (1)

Country Link
CN (1) CN102412129A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534731A (zh) * 2003-04-02 2004-10-06 ��������˹�����տ����� 用于分子存储器和逻辑器件的定制电极
CN1855514A (zh) * 2005-04-18 2006-11-01 海力士半导体有限公司 可防止等离子体电荷引起的损坏的非易失性存储器件
CN101106134A (zh) * 2006-07-10 2008-01-16 台湾积体电路制造股份有限公司 存储器晶胞、集成电路
CN101398578A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 电容器、硅基液晶显示器及制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534731A (zh) * 2003-04-02 2004-10-06 ��������˹�����տ����� 用于分子存储器和逻辑器件的定制电极
CN1855514A (zh) * 2005-04-18 2006-11-01 海力士半导体有限公司 可防止等离子体电荷引起的损坏的非易失性存储器件
CN101106134A (zh) * 2006-07-10 2008-01-16 台湾积体电路制造股份有限公司 存储器晶胞、集成电路
CN101398578A (zh) * 2007-09-26 2009-04-01 中芯国际集成电路制造(上海)有限公司 电容器、硅基液晶显示器及制作方法

Similar Documents

Publication Publication Date Title
CN102939657B (zh) 具有增强的离子化和rf功率耦合的低电阻率钨pvd
CN100565811C (zh) 具有在退火的高-k栅介电层上形成的金属栅电极的半导体器件
CN102347227B (zh) 一种金属栅极的形成方法
CN107039447A (zh) 存储单元及其形成方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN102054755B (zh) 互连结构及其形成方法
CN108766953B (zh) 半导体器件及其形成方法
CN102412129A (zh) 制作存储器的存储单元中顶电极的方法
CN100372069C (zh) 利用双镶嵌工艺来形成t型多晶硅栅极的方法
CN104347489A (zh) 导电插塞的形成方法
CN102376877A (zh) 相变存储器及其形成方法
US20230154850A1 (en) Graphene liners and caps for semiconductor structures
US20230395429A1 (en) Conductive structures and methods of forming the same
CN102315386B (zh) 相变存储器存储单元的制作方法
US20230378051A1 (en) Capacitor device and manufacturing method thereof
US20230154792A1 (en) Conductive structures with barriers and liners of varying thicknesses
US20230326958A1 (en) Metal-insulator-metal capacitor and methods of manufacturing
US20240046966A1 (en) Wordline sidewall contacts in 3d nand structures
US20220336615A1 (en) Semiconductor device and method of manufacturing the same
US20220223470A1 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
CN101740467B (zh) 半导体制造铝金属线制程
KR100800136B1 (ko) 반도체 소자의 제조방법
TW202349458A (zh) 半導體裝置
JP2002134505A (ja) 金属配線の製造方法
CN105633011A (zh) 互连结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120411