CN102411121A - 测试装置及测试方法 - Google Patents

测试装置及测试方法 Download PDF

Info

Publication number
CN102411121A
CN102411121A CN201110217738XA CN201110217738A CN102411121A CN 102411121 A CN102411121 A CN 102411121A CN 201110217738X A CN201110217738X A CN 201110217738XA CN 201110217738 A CN201110217738 A CN 201110217738A CN 102411121 A CN102411121 A CN 102411121A
Authority
CN
China
Prior art keywords
tested
voltage
inductive load
converter section
load portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110217738XA
Other languages
English (en)
Inventor
德元功
桥本健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN102411121A publication Critical patent/CN102411121A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

提供一种测试装置,对被测试器件进行测试,包括:感应负载部,其具有感应成分,设于向被测试器件流过测试电流的路径上;转换部,其转换是否将来自感应负载部的测试电流供给到被测试器件;断路控制部,其根据被测试器件的状态转换转换部并切断路径;电压控制部,其将感应负载部与转换部之间的路径的电压控制为预定的钳位电压以下。

Description

测试装置及测试方法
技术领域
本发明涉及测试装置及测试方法。
背景技术
以往,为了确认MOSFET(Metal-Oxide-Semiconductor Field-E ffectTransistor:金氧半场效晶体管),IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)等的半导体器件的安全工作区域,在半导体制造工序中实施雪崩破坏测试。例如,专利文献1公开了雪崩破坏测试用的测试装置。
专利文献1:日本特开2007-33042号公报
在雪崩破坏测试中,将被测试器件与感应器等感应负载连接,在使被测试器件为导通状态的期间,该感应负载积蓄电能。其后,将被测试器件转换为非导通状态,测试将感应负载上积蓄的电能施加于被测试器件时的被测试器件的耐性。
在此,将在被测试器件为非导通状态的期间,因施加了超过被测试器件的额定值的电压而流过被测试器件的电流称为雪崩电流。将雪崩电流流过的时间称为雪崩时间。将在雪崩时间内施加于被测试器件的电压称为雪崩电压。
若在雪崩期间中被测试器件以短路模式发生故障,则过大电流流过被测试器件。若过大电流流过被测试器件,则被测试器件的损伤扩大,有时难以解析被测试器件发生故障的原因。此外,有时由于该过大电流而造成测试装置损伤。因此,为了防止被测试器件及测试装置发生损伤,在被测试器件发生故障时,优选利用开关等迅速切断来自感应负载的电流路径。
但是,若在从感应负载向被测试器件供给过大电流的状态下切断电流路径,则在感应负载产生相反电动势。在由相反电动势产生的电压大于雪崩电压时,有时因相反电动势而造成开关损伤。此外,若假定相反电动势而设置耐受大电压的开关,则成本变高。
发明内容
因此,本说明书所包含的技术革新(新发明)的一个方案的目的在于提供能够解决上述问题的测试装置及测试方法。该目的通过权利要求书记载的特征的组合而达到。即,本发明的第1方案提供一种测试装置,对被测试器件进行测试,包括:感应负载部,其具有感应成分,设置于向被测试器件流过测试电流的路径上;转换部,其转换是否将来自感应负载部的测试电流供给到被测试器件;断路控制部,其根据被测试器件的状态转换转换部并切断路径;电压控制部,其将感应负载部与转换部之间的路径的电压控制为预定的钳位电压以下。
转换部例如设置于感应负载部及被测试器件之间,或被测试器件及接地电位之间,转换是否将流过路径的电流切断。断路控制部例如基于流过被测试器件的电流的大小或被测试器件的预定端子间的电压而转换转换部。断路控制部可以基于在预定的比较定时中的、流向被测试器件的电流或端子间的电压的大小与预定的基准值进行比较的比较结果,转换转换部。
感应负载部例如包括:多个感应负载,和从多个感应负载选择1个以上感应负载的选择部。电压控制部可以根据感应负载部所选择的1个以上感应负载的合成电感值而控制钳位电压。断路控制部例如根据感应负载部所选择的1个以上感应负载的合成电感值,控制转换转换部的转换定时。断路控制部可以根据感应负载部所选择的1个以上感应负载的合成电感值而控制比较定时。断路控制部可以根据感应负载部所选择的1个以上感应负载的合成电感值而控制基准值。
此外,测试装置例如还包括脉冲信号供给部,其向被测试器件供给将被测试器件控制为测试电流流过的导通状态或不流过测试电流的非导通状态的任一状态的脉冲信号。断路控制部可以在自向被测试器件供给脉冲信号起经过了预定时间时,无论被测试器件的状态如何都将转换部转换为截止状态。
电压控制部例如根据向被测试器件供给脉冲信号的时间长度而控制钳位电压。此外,电压控制部例如包括:产生基于钳位电压的基准电压的基准电压产生部;阴极连接于基准电压产生部、阳极连接于感应负载部和转换部之间的二极管。电压控制部可以包括:产生对应于钳位电压的基准电压的基准电压产生部;根据转换部的状态,转换基准电压产生部是否与感应负载部及转换部连接的开关。
断路控制部可以包括:测量部,其测量自开始向被测试器件供给脉冲信号起的第1经过时间、及自停止向被测试器件供给脉冲信号起的第2经过时间的一方的经过时间;存储部,其与经过时间对应地存储被允许作为流过被测试器件的电流大小的最小值及最大值的至少一个;比较部,其将存储部存储的最小值及最大值的至少一个与流过被测试器件的电流的大小进行比较,在预定的比较定时中,流过被测试器件的电流的大小小于最小值中的与比较定时所对应的经过时间对应的值时、或大于最大值中的与比较定时所对应的经过时间对应的值时,比较部转换转换部而切断从感应负载部向被测试器件供给的测试电流。
断路控制部可以包括:测量部,其测量自开始对被测试器件供给脉冲信号起的第1经过时间、及自停止对被测试器件供给脉冲信号起的第2经过时间的一方的经过时间;存储部,其与经过时间对应地存储被允许作为被测试器件的预定端子间电压的最小值及最大值的至少一个;比较部,其将存储部存储的最小值及最大值的至少一个与被测试器件的预定端子间电压进行比较,在预定的比较定时中,被测试器件的预定端子间电压小于最小值中的与比较定时所对应的经过时间对应的值时、或大于最大值中的与比较定时所对应的经过时间对应的值时,比较部转换转换部而切断从感应负载部向被测试器件供给的测试电流。
断路控制部还可以具有将流过被测试器件的电流值或被测试器件的预定端子间的电压值转换为数字信号的模数转换部。
存储部例如与感应负载部的电感值对应地存储经过时间所对应的最小值及最大值的至少一个,断路控制部根据感应负载部的电感值,基于从存储部读取的感应负载部的电感值所对应的最小值及最大值的至少一个而转换转换部。
被测试器件是具有接收测试电流的第1端子、输出测试电流的第2端子、及根据被输入的电压或电流而控制流过第1端子与第2端子之间的测试电流的大小的第3端子的半导体器件,断路控制部可以根据第1端子与第2端子之间的电压或第2端子与第3端子之间的电压而转换转换部。测试装置可以还包括向感应负载部提供输入电流的电源部。
本发明的第2方案提供一种测试方法,是对被测试器件进行测试的测试方法,包括如下步骤:控制是否转换将来自感应负载部的测试电流向被测试器件供给的转换部,根据被测试器件的状态切断向被测试器件流过测试电流的路径,感应负载部具有感应成分,设于路径上;将感应负载部与转换部之间的路径的电压控制位预定的钳位电压以下。
上述发明的概要并未列举了本发明必要的所有特征,可以对这些特征组进行组合而得到发明。
附图说明
图1表示实施方式的测试装置100的结构。
图2表示测试正常的被测试器件200时的被测试器件200及测试装置100中的电压及电流。
图3表示测试不正常的被测试器件200时的被测试器件200及测试装置100中的电压及电流。
图4表示本实施方式的测试装置100的其他结构例。
图5A表示感应负载部110的结构例。
图5B表示感应负载部110的结构例。
图5C表示感应负载部110的结构例。
图6表示本实施方式的测试装置100的其他结构例。
图7表示本实施方式的测试装置100的其他结构例。
图8表示本实施方式的测试装置100的其他结构例。
图9A表示断路控制部130的结构例。
图9B表示断路控制部130的其他结构例。
图10A表示存储部134保存的数据的一例。
图10B表示存储部134保存的数据的一例。
图10C表示存储部134保存的数据的一例。
图11表示其他实施方式的测试装置的结构。
具体实施方式
以下,通过发明的实施方式说明本发明,但以下的实施方式不限定权利要求书的保护范围,另外,并不是实施方式中说明的全部特征组合都是解决发明所必须的。
图1表示本实施方式涉及的测试装置100的结构。测试装置100对被测试器件200进行测试。测试装置100包括感应负载部110、转换部120、断路控制部130及电压控制部140。
感应负载部110设于使被测试器件200流过测试电流的路径上,具有感应成分。具体地说,感应负载部110是具有电感的感应器等的受动元件。作为一例,感应负载部110从与测试装置100连接的电源部300接收电流的输入。
脉冲信号供给部400对被测试器件200供给脉冲信号,用于将被测试器件200控制为流过测试电流的导通状态或不流过测试电流的非导通状态的任一状态。在此,本说明书中,所为的“供给脉冲信号”是指将具有使被测试器件200为导通状态的阈电压以上的电压的信号输入到被测试器件200。此外,所谓“停止脉冲信号的供给”是指将电压不足以使被测试器件200为非导通状态的阈电压的信号输入到被测试器件200。
作为一例,当被测试器件200是具有漏极端子、源极端子及栅极端子的MOSFET,或具有集电极端子、发射极端子及栅极端子的IGBT等的半导体器件时,根据输入到栅极端子的脉冲信号的电压,漏极端子与源极端子之间的导通状态或集电极端子与发射极端子之间的导通状态发生变化。例如,被测试器件200为n沟道MOSFET时,在栅极电压为阈电压以上时,漏极端子与源极端子之间成为导通状态,来自感应负载部110的测试电流流过被测试器件200。同样,被测试器件200是IGBT时,在栅极电压为阈电压以上时,集电极端子与发射极端子之间成为导通状态,来自感应负载部110的测试电流流过被测试器件200。
转换部120转换是否将来自感应负载部110的测试电流供给到被测试器件200。转换部120设于感应负载部110及被测试器件200之间,或被测试器件200及接地电位之间,转换是否切断在感应负载部110与转换部120之间的路径流过的电流。
转换部120是例如接收断路控制部130输出的控制信号来转换转换使感应负载部110与被测试器件200之间导通的导通状态,和使感应负载部110与被测试器件200之间不导通的截止状态的开关或继电器。转换部120可以是机械地产生导通状态及截止状态的机械式继电器。转换部120也可以是双极性晶体管或场效应晶体管等的半导体开关。
断路控制部130根据被测试器件200的状态转换转换部120。具体地说,断路控制部130基于流过被测试器件200的电流的大小或被测试器件200的预定端子间的电压来转换转换部120。
作为一例,在测试中有比能够流过被测试器件200的电流设计值大的电流流过时,断路控制部130将转换部120转换为截止状态。在有比电流设计值加上考虑到温度变化或电压变化等而设定的余量的电流值大的电流流过时,断路控制部130可以将转换部120转换为截止状态。
此外,断路控制部130可以基于流过被测试器件的电流的大小或被测试器件的预定端子间的电压来转换转换部。例如,断路控制部130基于对在预定的比较定时的流过被测试器件200的电流或端子间的电压的大小与预定的基准值进行比较的比较结果,来转换转换部120。比较定时表示例如自脉冲信号供给部400输出的脉冲信号的信号沿起的经过时间。
被测试器件200为具有漏极端子、源极端子及栅极端子的MOSFET时,断路控制部130在例如漏极端子与源极端子之间的电压小于设计值时,使转换部120为截止状态。断路控制部130也可以在漏极端子与源极端子之间成为短路状态时,使转换部120为截止状态。同样,在被测试器件200为IGBT时,断路控制部130可以在集电极端子与发射极端子之间成为短路状态时,使转换部120为截止状态。
在向被测试器件200供给脉冲信号起经过了预定时间后,无论被测试器件200的状态如何,断路控制部130都可以转换转换部120。例如,断路控制部130在自脉冲信号的上升沿或下降沿起经过了预定时间后,转换转换部120。
断路控制部130也可以在自向被测试器件200供给脉冲信号起,经过了相当于将向被测试器件200供给脉冲信号的时间和从感应负载部110供给的测试电流流过的雪崩时间的设计值相加而得的时间之后,将转换部120转换为截止状态。断路控制部130可以根据自停止向被测试器件200供给脉冲信号起的经过时间,将转换部120转换为截止状态。通过在预定的经过时间将转换部120转换为截止状态,从而能够防止在被测试器件200发生故障的状态下,测试电流持续流过。
电压控制部140将感应负载部110和转换部120之间的路径上的电压控制在预定的钳位电压以下。具体地说,电压控制部140在感应负载部110和转换部120之间的路径的电压成为钳位电压时,接收感应负载部110输出的电流,开始向电源部300的接地端子输出。例如,电压控制部140是若施加预定电压以上的电压则流过电流的变阻器等电涌吸收元件、或是组合了基准电压源和二极管而成的电路。
电压控制部140通过将感应负载部110和转换部120之间的路径上的电压保持在钳位电压以下,从而能够防止因在将转换部120转换为截止状态时产生的电涌电压而使被测试器件200的损伤扩大,同时能够防止转换部120损伤。
图2表示测试正常的被测试器件200时的被测试器件200及测试装置100中的电压及电流。该图表示被测试器件200使用具有集电极端子、发射极端子及栅极端子的IGBT时的波形。V g e表示由于供给到被测试器件200的栅极端子的脉冲信号产生的栅极端子和发射极端子之间的电压。
Vce表示被测试器件200的集电极端子与发射极端子之间的电压。Ic表示流过被测试器件200的集电极端子与发射极端子之间的集电极电流。SW表示转换部120的导通状态。图2中,由于转换部120继续导通状态,因此SW的波形不变化。VSW表示转换部120与感应负载部110之间的路径上的电压。Tp表示脉冲信号的长度。Tav表示正常的被测试器件200流过雪崩电流的时段。
在脉冲信号未供给到被测试器件200的栅极端子的第1时段,被测试器件200是非导通状态,因此感应负载部110不向被测试器件200供给测试电流。在未流过电流的状态下,感应负载部110的两端之间没有电位差,因此被测试器件200的集电极端子的电压等于电源部300输出的电压Vcc。因此,第1时段的Vce等于Vcc。
在脉冲信号供给到被测试器件200的栅极端子的第2时段,被测试器件200的集电极端子与发射极端子之间流过集电极电流Ic。Ic经由具有电感的感应负载部110而供给,因此电流值以与感应负载部110的电感值相应的变化速度上升,并且在感应负载部110积蓄电能。
在停止对被测试器件200的栅极端子供给脉冲信号之后的第3时段,被测试器件200呈非导通状态,Vce急速上升。此外,感应负载部110开始放出积蓄的电能。被测试器件200吸收感应负载部110放出的电能而转换为热。第3时段持续到感应负载部110积蓄的全部电能被放出。图2中的第3时段等于雪崩时段。
图2所示的例子中,被测试器件200不需故障就能吸收感应负载部110放出的电能,雪崩时段结束,移至被测试器件200不流过电流的第4时段。第4时段中,Vce等于电源部300的输出电压Vcc。
图3表示测试不正常的被测试器件200时的被测试器件200及测试装置100的电压及电流。该图表示被测试器件200使用具有集电极端子、发射极端子及栅极端子的IGBT时的、与图2所示波形相同部位的电压或电流波形。
图3表示第1时段及第2时段中与图2相同的波形。但是,在第3时段的中途,Vce降低直到与集电极端子和发射极端子之间为导通状态的第2时段相同电平(0V)。这表示由于受到施加的过大电压,被测试器件200发生故障,从而集电极端子与发射极端子之间发生了短路。结果,自移至第3时段起减少了的Ic再次增加。
若Ic持续增加,则被测试器件200的损伤扩大,有时难以解析被测试器件200。因此,优选的是,断路控制部130在第3时段中Ic显示异常值时,控制转换部120而迅速停止从感应负载部110向被测试器件200供给测试电流。作为一例,断路控制部130在Ic不是预定范围的大小时,将转换部120转换为截止状态。断路控制部130可以在第3时段中Ic从减少的状态变化到增加的状态时,将转换部120转换为截止状态。
若转换部120被转换为截止状态,则被测试器件200不流过集电极电流。但是,在呈开放状态的感应负载部110产生相反电动势,感应负载部110与转换部120之间的路径上的电压急速上升。因此,电压控制部140进行控制使得该电压成为预定的钳位电压以下,从而VSW不会大于钳位电压。
图4表示本实施方式的测试装置100的其他结构例。该图的测试装置100与图1所示的测试装置100的不同点在于转换部120设置在不同的位置。具体地说,转换部120与被测试器件200输出电流的端子连接。被测试器件200是场效应晶体管时,转换部120配置在被测试器件200的发射极端子与电源部300的接地端子之间。
当断路控制部130使转换部120为截止状态时,感应负载部110和被测试器件200之间的路径上的电压急速上升。电压控制部140进行控制使得该电压为钳位电压以下,从而能够防止被测试器件200的损伤扩大。
图5A、图5B及图5C表示感应负载部110的结构例。作为一例,感应负载部110具有多个感应负载,和从多个感应负载中选择1个以上感应负载的选择部。图5A中,感应负载部110包括具有不同感应器值的感应器111、感应器112及感应器113、以及开关114及开关115。开关114选择感应器111、感应器112及感应器113中的任意一个而与转换部120连接。开关115选择感应器111、感应器112及感应器113中的任意一个而与电源部300连接。感应负载部110通过转换开关114及开关115而能够转换电感值。
图5B中,感应负载部110取代图5A的开关114及开关115而具有开关116及开关117。开关116选择并联连接的感应器111和感应器112、以及感应器113中的任意一个而与转换部120连接。开关117选择并联连接的感应器111和感应器112、以及感应器113中的任意一个而与电源部300连接。感应负载部110通过转换开关116及开关117而能够转换电感值。
图5C中,感应负载部110具有串联连接的感应器111、感应器112及感应器113、以及开关118。开关118选择在转换部120与电源部300之间连接感应器113、连接感应器112及感应器113、以及连接感应器111、感应器112及感应器113的任一情况。感应负载部110通过转换开关118而能够转换电感值。
如上所述,感应负载部110根据被测试器件200的特性或所要求的测试规格等,能够转换为不同值的电感值。因此,断路控制部130可以根据感应负载部110的电感值来控制转换转换部120的定时。例如,若感应负载部110的电感值越大,则感应负载部110中积蓄的电能越大。因此,优选是,为了防止被测试器件200的损伤,断路控制部130以感应负载部110的电感值越大则越提前的定时使转换部120为截止状态。
此外,电压控制部140可以根据感应负载部110的合成电感值来控制钳位电压。若感应负载部110的电感值不同,则图2的第2时段中感应负载部110所积蓄的电能不同。结果,在停止了向被测试器件200供给脉冲信号之后的第3时段的Vce的最大值也不同。
若钳位电压小于正常被测试器件200的Vce的最大值,则正常被测试器件200的测试中施加于被测试器件200电压被限制,所以不优选。因此,优选是电压控制部140根据感应负载部110的合成电感值,控制钳位电压,以使其成为大于使用该电感值测试正常的被测试器件200时施加于被测试器件200的最大电压的电压。
电压控制部140可以根据被测试器件200的电特性来控制钳位电压。根据被测试器件200的种类,耐压等的设计值不同。因此,测试装置100根据被测试器件200的电特性,转换供给脉冲信号的时间,或转换感应负载部110的电感值,从而以适于被测试器件200的条件进行测试。即,根据被测试器件200的种类,在停止向被测试器件200供给脉冲信号之后的第3时段的Vce的最大值不同。因此,优选是电压控制部140根据被测试器件200的电特性,将钳位电压控制成使其成为大于在测试被测试器件200时施加于被测试器件200的最大电压的电压。
此外,电压控制部140可以根据向被测试器件200供给脉冲信号的时间长度来控制钳位电压。在被测试器件200被供给脉冲信号,流过被测试器件200的测试电流增加的时段,感应负载部110中持续积蓄电能。因此,在断路控制部130使转换部120为截止状态后产生的Vce的最大值变大。因此,优选是电压控制部140在向被测试器件200供给脉冲信号的时间更长时,使钳位电压更大。
图6表示本实施方式的测试装置100的其他结构例。该图的电压控制部140取代图1的电压控制部140而具有基准电压产生部142及二极管144。基准电压产生部142产生基于钳位电压的基准电压。二极管144的阴极与基准电压产生部142连接,阳极连接于感应负载部110和转换部120之间。
感应负载部110与转换部120之间的路径上的电压低于基准电压产生部142与二极管144的连接点处的电压时,二极管144不流过电流。与此相对,感应负载部110与转换部120之间的路径上的电压高于基准电压产生部142与二极管144的连接点处的电压时,二极管144流过顺方向电流,因此感应负载部110与转换部120之间的路径上的电压与基准电压产生部142与二极管144的连接点处的电压相等。结果,电压控制部140能够使感应负载部110与转换部120之间的路径上的电压为基准电压产生部142产生的基准电压以下。
图7表示本实施方式的测试装置100的其他结构例。该图的电压控制部140取代图6的二极管144而具有开关146。开关146根据转换部120的状态转换是否将基准电压产生部142与感应负载部110及转换部120连接。开关146例如是场效应晶体管等的半导体开关。开关146也可以是机械式继电器。
作为一例,断路控制部130同步转换转换部120及开关146。具体地说,断路控制部130在转换部120为导通状态的时段,使开关146为截止状态。断路控制部130在使转换部120为截止状态的大致同时,使开关146为导通状态,从而使电压控制部140吸收在使转换部120刚成为截止状态之后产生的电涌电流,将感应负载部110与转换部120之间的路径上的电压维持在与基准电压产生部142输出的基准电压相等的电压。
根据该构成,断路控制部130能够控制使转换部120为截止状态的定时和使开关146为导通状态的定时。因此,电压控制部140能够在比图6所示的二极管144的响应时间提前的定时,控制感应负载部110与转换部120之间的路径上的电压。
断路控制部130也可以根据感应负载部110的合成电感值来控制转换转换部120和开关146的时间。断路控制部130通过进行该控制,从而能够在与根据感应负载部110的电感值而不同的各个电涌波形相应的定时,控制感应负载部110与转换部120之间的路径上的电压。
图8表示本实施方式的测试装置100的其他结构例。被测试器件200是具有接收测试电流的第1端子、输出测试电流的第2端子、及根据所输入的电压或电流来控制在第1端子和第2端子之间流过的测试电流的大小的第3端子的半导体器件。如图8所示,在被测试器件200是例如IGBT时,第1端子与集电极端子202对应,第2端子与发射极端子204对应,第3端子与栅极端子206对应。
相对于图1所示的测试装置100,测试装置100还具有电压检测电路152、电压检测电路154及电流检测器156。电压检测电路152将被测试器件200的集电极端子202与发射极端子204之间的电压输入断路控制部130。电压检测电路154将发射极端子204与栅极端子206之间的电压输入断路控制部130。作为一例,断路控制部130根据集电极端子202与发射极端子204之间的电压或发射极端子204与栅极端子206之间的电压而转换转换部120。具体地说,断路控制部130在本来被测试器件200为非导通状态的时段,在从电压检测电路152输入的电压为预定电压以下时,判断被测试器件200成为短路状态,将转换部120转换为截止状态。
电流检测器156检测被测试器件200的集电极电流。电流检测器156例如是插入到转换部120与被测试器件200之间的路径上的电流检测用线圈。作为一例,电流检测器156将基于集电极电流大小的电压输入到断路控制部130。
断路控制部130可以基于电压检测电路152、电压检测电路154及电流检测器156的至少一个输出的电压,控制转换部120。电压检测电路154输出的电压与供给到被测试器件200的栅极端子206的脉冲信号的电压相等。因此,断路控制部130能够基于电压检测电路154输出的电压,识别向被测试器件200供给脉冲信号的定时。因此,断路控制部130可以根据电压检测电路152输出的电压是否是在基于电压检测电路154输出的电压识别的定容许范围内的电压,来控制转换部120。
例如,在被测试器件200是n沟道IGBT时,在供给到被测试器件200的栅极端子206的脉冲信号小于被测试器件200的阈电压的雪崩时段,被测试器件200成为截止状态。因此,雪崩时段,被测试器件200正常时,电压检测电路152输出电源部300输出的电压以上的电压。
但是,无论电压检测电路154输出的电压是否是阈电压以下,在小于电压检测电路152输出的电压、电源部300输出的电压时,认为被测试器件200发生故障成为短路状态。因此,优选是,断路控制部130在电压检测电路152输出的电压小于电源部300输出的电压等预定电压时,将转换部120转换为截止状态。
图9A表示断路控制部130的结构例。断路控制部130具有电平转换部131、电平转换部132、测量部133、存储部134、DA转换部135及比较部136。电平转换部131转换电流检测器156输出的电压的电平,将转换后的模拟信号输入比较部136。电平转换部132对被测试器件200的集电极端子202与发射极端子204之间的电压的电平进行转换,将转换后的模拟信号输入比较部136。
测量部133基于电压检测电路154输出的信号,生成表示自向被测试器件200供给脉冲信号起的第1经过时间及自停止向被测试器件200供给脉冲信号起的第2经过时间的一方的经过时间的信号。例如,测量部133对在内部产生的预定频率的时钟进行计数,从而生成表示该经过时间的信号。测量部133将生成的信号输入比较部136。
存储部134与自向被测试器件200供给脉冲信号起的第1经过时间及自停止向被测试器件200供给脉冲信号起的第2经过时间的一方的经过时间对应地、存储流过被测试器件200的电流的大小或被测试器件200的预定端子间的电压的允许值范围。例如,存储部134保存与自集电极端子202和发射极端子204之间成为导通状态起的经过时间即第1经过时间对应的、被允许作为被测试器件200的集电极电流的最大值及最小值。存储部134也可以保存与自集电极端子202和发射极端子204之间成为非导通状态起的经过时间即第2经过时间对应的、被允许作为被测试器件200的集电极电流的最大值及最小值。
同样,存储部134可以保存与第1经过时间或第2经过时间对应的、被允许作为被测试器件200的集电极端子202与发射极端子204之间的电压的最大值及最小值。存储部134可以保存与每隔预定时间间隔的经过时间对应的、被允许作为被测试器件200的集电极电流的最大值及最小值、或被允许作为被测试器件200的集电极-发射极间电压的最大值及最小值。
DA转换部135将从存储部134读取的被允许作为集电极电流的最大值及最小值、或被允许作为集电极-发射极间电压的最大值及最小值转换为模拟信号。DA转换部135将转换后的模拟信号输入至比较部136。
比较部136比较存储部134中保存的被允许作为集电极电流的最大值及最小值与流过被测试器件200的电流的大小。比较部136将存储部134中保存的被允许作为集电极-发射极间电压的最大值及最小值,与集电极端子202和发射极端子204之间的电压进行比较。
具体地说,比较部136对从电平转换部131输入的模拟信号与如下的值进行比较,该值是从DA转换部135输入的、与集电极电流的最大值及最小值对应的模拟信号中的同从测量部133输入的表示经过时间的信号对应的值。此外,比较部136对从电平转换部132输入的模拟信号与如下的值进行比较,该值是从DA转换部135输入的、集电极-发射极间电压的最大值及最小值中的与从测量部133输入的表示经过时间的信号对应的值。比较部136可以将自开始向被测试器件200供给脉冲信号起经过了预定时间的定时、或自停止向被测试器件200供给脉冲信号起经过了预定时间的定时作为比较定时,进行上述的比较。
具体地说,在预定的比较定时,流过被测试器件200的电流的大小或被测试器件200的预定端子间的电压比存储部134中保存的最小值中的与该比较定时对应的值小时,比较部136可以输出转换转换部120的信号。在大于存储部134中保存的最大值中的与该比较定时对应的值时,比较部136可以输出转换转换部120的信号。根据比较部136输出的转换转换部120的信号,转换部120切断从感应负载部110向被测试器件200流过的测试电流。
根据感应负载部110的电感值,在被测试器件200为正常时流过的集电极电流和集电极-发射极间电压发生变动。因此,断路控制部130可以根据感应负载部110的合成电感值来控制比较定时。例如,在感应负载部110的电感值大时,感应负载部110中积蓄的电能较大,雪崩时段变长,因此断路控制部130可以延迟比较定时。
断路控制部130可以根据感应负载部110的合成电感值,控制与在比较定时流过被测试器件200的电流或端子间电压的大小进行比较的基准值。例如,存储部134存储与感应负载部110的合成电感值对应的、与经过时间对应的集电极电流或集电极-发射极间电压的允许值的最小值及最大值的至少一个。并且,断路控制部130可以根据感应负载部110的合成电感值,基于从存储部134读取的与感应负载部110的电感值对应的最小值及最大值的至少一个来转换转换部120。断路控制部130通过根据感应负载部110的电感值改变转换转换部120的条件,从而能够高精度地检测被测试器件200的损伤,将转换部120转换为截止状态。
图9B表示断路控制部130的其他结构例。断路控制部130包括AD转换部137、AD转换部138、测量部133、存储部134及比较部136。AD转换部137将基于被测试器件200的集电极电流的电流检测器156输出的电压转换为数字信号。AD转换部138将被测试器件200的集电极端子202与发射极端子204之间的电压转换为数字信号。
比较部136将存储部134存储的被允许作为集电极电流的最大值及最小值,与从AD转换部137输入的、同流过被测试器件200的电流对应的数字信号的值进行比较。比较部136将存储部134存储的被允许作为集电极-发射极间电压的最大值及最小值,与从AD转换部138输入的、同集电极端子202和发射极端子204之间的电压对应的数字信号进行比较。
图10A表示存储部134保存的数据的一例。“经过时间”表示从开始向被测试器件200供给脉冲信号起经过的时间。“最大CE间电压”表示在对应的经过时间,被测试器件200所允许的集电极-发射极间电压的最大值。“最小CE间电压”表示在对应的经过时间,被测试器件200所允许的集电极-发射极间电压的最小值。“最大集电极电流”表示在对应飞经过时间,允许流过被测试器件200的集电极电流的最大值。“最小集电极电流”表示在对应的经过时间,允许流过被测试器件200的集电极电流的最小值。
存储部134可以将图10A所示的数值转换为二进制数来保持。此外,存储部134可以与最大集电极电流及最小集电极电流的值对应地,将电流检测器156输出的电压值保持为表示最大集电极电流及最小集电极电流的值。
图10A所示的例子中,假定向被测试器件200供给的脉冲信号的脉冲宽度是200(μs),正常被测试器件200的雪崩时间是100(μs)。存储部134可以对于每一个感应负载部110的电感值具有同样的数据。
作为一例,比较部136比较经由AD转换部137取得的集电极电流的值与同测量部133测量的时间对应地存储的最大集电极电流及最小集电极电流的值。在经过时间成为250(μs)的定时,经由AD转换部137取得的集电极电流是8.0(A)时,流向被测试器件200的集电极电流超过了最大集电极电流,因此被测试器件200发生故障的可能性高。因此,比较部136将转换部120转换为截止状态。
比较部136比较经由AD转换部138取得的集电极-发射极间电压的值与同测量部133测量的时间对应地存储的最大集电极-发射极间电压及最小集电极-发射极间电压的值。在经过时间成为300(μs)的定时,经由AD转换部138取得的集电极-发射极间电压是1.0(V)时,被测试器件200以短路模式发生故障的可能性高。因此,比较部136将转换部120转换为截止状态。
图10B表示存储部134保存的数据的其他一例。该图的数据包括感应负载部110的电感值。此外,与存储的最大集电极电流等数据对应的经过时间的间隔不均匀。具体地说,与自被供给脉冲信号被测试器件200的集电极端子202-发射极端子204间成为导通状态、即从0到200(μs)的时段中的经过时间间隔相比,停止脉冲信号的供给而被测试器件200的集电极端子202-发射极端子204间成为非导通状态、即200(μs)以后的时段中的经过时间间隔小。
被测试器件200在停止了脉冲信号的供给之后的雪崩时段中发生故障的可能性高。因此,通过缩小在停止脉冲信号的供给之后的时段的经过时间间隔,能够抑制存储部134应存储的数据量的增加,同时尽早地检测被测试器件200的故障。
图10C表示存储部134保存的数据的其他一例。相对于图10B所示的数据,该图的数据中,电感值从100(μH)变化为200(μH)。此外,与存储的数据对应的经过时间也与图10B的经过时间不同。
若感应负载部110的电感值变大,则集电极电流的增加速度及减小速度变慢,同时感应负载部110能够积蓄的电能量增加。因此,测试装置100通过改变感应负载部110的电感值,并且改变供给脉冲信号的时间,从而能够以不同的条件对被测试器件200进行测试。
因此,存储部134可以根据测试装置100的电感值与适于不同脉冲宽度的脉冲信号的经过时间对应地,存储流过被测试器件200的集电极电流及被测试器件200的端子间电压的至少一个。根据该构成,测试装置100能够抑制存储部134应存储的数据量的增加,同时无论感应负载部110的电感值及脉冲信号宽度如何,都能迅速检测被测试器件200的损伤。
图11表示其他的实施方式的测试装置的结构。该图的测试装置100与图1所示的测试装置100的不同点在于,还具有电源部160及脉冲信号供给部170。电源部160具有与图1的电源部300同等的功能,向感应负载部110供给电力。脉冲信号供给部170具有与图1的脉冲信号供给部400同等的功能,向被测试器件200供给脉冲信号。被测试器件200根据从脉冲信号供给部170供给的脉冲信号,流过感应负载部110所供给的电流。
以上,使用实施方式说明了本发明,但本发明的保护范围不限于上述实施方式记载的范围。本领域技术人员很容易想到对上述实施方式加以各种变更或改良。根据权利要求书可知,这样的变更或改良后的方案也包含于本发明的保护范围。
关于权利要求书、说明书及附图中所示的装置、系统、程序及方法的动作、顺序、步骤及阶段等的各处理的执行顺序,应注意:只要没有特别明示“之前”、“先于”等,而且对于之前处理的输出不是在后一处理中使用,则能够以任意顺序实现。关于权利要求书、说明书及附图的动作流程,虽然为了便于说明,使用“首先”、“接着”等进行说明,但也不是表示必须按照该顺序实施。

Claims (20)

1.一种测试装置,是对被测试器件进行测试的测试装置,包括:
感应负载部,其具有感应成分,设置于向所述被测试器件流过测试电流的路径上;
转换部,其转换是否将来自所述感应负载部的所述测试电流供给到所述被测试器件;
断路控制部,其根据所述被测试器件的状态转换所述转换部,并切断所述路径;
电压控制部,其将所述感应负载部与所述转换部之间的所述路径的电压控制到预定的钳位电压以下。
2.根据权利要求1所述的测试装置,其中,
所述转换部设置于所述感应负载部及所述被测试器件之间,或所述被测试器件及接地电位之间,转换是否将流过所述路径的电流切断。
3.根据权利要求1所述的测试装置,其中,
所述断路控制部基于流过所述被测试器件的电流的大小或所述被测试器件的预定端子间的电压而转换所述转换部。
4.根据权利要求3所述的测试装置,其中,
所述断路控制部基于在预定的比较定时中的、流向所述被测试器件的电流或所述端子间的电压的大小与预定的基准值进行比较的比较结果,转换所述转换部。
5.根据权利要求4所述的测试装置,其中,
所述感应负载部包括:多个感应负载,和从所述多个感应负载选择1个以上感应负载的选择部。
6.根据权利要求5所述的测试装置,其中,
所述电压控制部根据所述感应负载部所选择的所述1个以上感应负载的合成电感值而控制所述钳位电压。
7.根据权利要求5所述的测试装置,其中,
所述断路控制部根据所述感应负载部所选择的所述1个以上感应负载的合成电感值,控制转换所述转换部的转换定时。
8.根据权利要求5所述的测试装置,其中,
所述断路控制部根据所述感应负载部所选择的所述1个以上感应负载的合成电感值而控制所述比较定时。
9.根据权利要求5所述的测试装置,其中,
所述断路控制部根据所述感应负载部所选择的所述1个以上感应负载的合成电感值而控制所述基准值。
10.根据权利要求4所述的测试装置,其中,
还包括脉冲信号供给部,其向所述被测试器件供给将所述被测试器件控制为所述测试电流流过的导通状态或不流过所述测试电流的非导通状态的任一状态的脉冲信号。
11.根据权利要求10所述的测试装置,其中,
所述断路控制部在自向所述被测试器件供给所述脉冲信号起经过了预定时间时,无论所述被测试器件的状态如何都将所述转换部转换为截止状态。
12.根据权利要求10所述的测试装置,其中,
所述电压控制部根据向所述被测试器件供给所述脉冲信号的时间长度而控制所述钳位电压。
13.根据权利要求10所述的测试装置,其中,所述电压控制部包括:
产生对应于所述钳位电压的基准电压的基准电压产生部;
阴极连接于所述基准电压产生部、阳极连接于所述感应负载部和所述转换部之间的二极管。
14.根据权利要求10所述的测试装置,其中,所述电压控制部包括:
产生对应于所述钳位电压的基准电压的基准电压产生部;
根据所述转换部的状态,转换所述基准电压产生部是否与所述感应负载部及所述转换部连接的开关。
15.根据权利要求10所述的测试装置,其中,
所述断路控制部包括:
测量部,其测量自开始向所述被测试器件供给所述脉冲信号起的第1经过时间、及自停止向所述被测试器件供给所述脉冲信号起的第2经过时间的一方的经过时间;
存储部,其与所述经过时间对应地存储被允许作为流过所述被测试器件的电流大小的最小值及最大值的至少一个;
比较部,其将所述存储部存储的所述最小值及所述最大值的至少一个与流过所述被测试器件的电流的大小进行比较;
所述比较部,在预定的比较定时中,当流过所述被测试器件的电流的大小,小于所述最小值中,在与所述比较定时对应的所述经过时间所对应的值时、或大于所述最大值中,在与所述比较定时对应的所述经过时间所对应的值时,转换所述转换部而切断从所述感应负载部向所述被测试器件供给的所述测试电流。
16.根据权利要求10所述的测试装置,其中,所述断路控制部包括:
测量部,其测量自开始向所述被测试器件供给所述脉冲信号起的第1经过时间、及自停止向所述被测试器件供给所述脉冲信号起的第2经过时间的一方的经过时间;
存储部,其与所述经过时间对应地存储被允许作为所述被测试器件的预定端子间电压的最小值及最大值的至少一个;
比较部,其将所述存储部存储的所述最小值及所述最大值的至少一个与所述被测试器件的预定端子间电压进行比较;
所述比较部,在预定的比较定时中,当所述被测试器件的预定端子间的电压小于所述最小值中,在与所述比较定时对应的所述经过时间所对应的值时、或大于所述最大值中,在与所述比较定时对应的所述经过时间所对应的值时,转换所述转换部而切断从所述感应负载部向所述被测试器件供给的所述测试电流。
17.根据权利要求15所述的测试装置,其中,
所述存储部与所述感应负载部的电感值对应地存储所述经过时间所对应的所述最小值及所述最大值的至少一个;
所述断路控制部根据所述感应负载部的电感值,基于从所述存储部读取的所述感应负载部的电感值所对应的所述最小值及所述最大值的至少一个而转换所述转换部。
18.根据权利要求1所述的测试装置,其中,
所述被测试器件是具有接收所述测试电流的第1端子、输出所述测试电流的第2端子、及根据被输入的电压或电流控制流过第1端子与第2端子之间的所述测试电流的大小的第3端子的半导体器件;
所述断路控制部根据所述第1端子与所述第2端子之间的电压或所述第2端子与所述第3端子之间的电压,转换所述转换部。
19.根据权利要求1所述的测试装置,其中,还包括:
向所述感应负载部提供输入电流的电源部。
20.一种测试方法,是对被测试器件进行测试的测试方法,包括如下步骤:
控制是否转换将来自感应负载部的测试电流向所述被测试器件供给的转换部,根据所述被测试器件的状态切断向所述被测试器件流过测试电流的路径,所述感应负载部具有感应成分,设于所述路径上;
将所述感应负载部与所述转换部之间的所述路径的电压控制位预定的钳位电压以下。
CN201110217738XA 2010-08-02 2011-08-01 测试装置及测试方法 Pending CN102411121A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-173651 2010-08-02
JP2010173651A JP5547579B2 (ja) 2010-08-02 2010-08-02 試験装置及び試験方法

Publications (1)

Publication Number Publication Date
CN102411121A true CN102411121A (zh) 2012-04-11

Family

ID=45471313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110217738XA Pending CN102411121A (zh) 2010-08-02 2011-08-01 测试装置及测试方法

Country Status (5)

Country Link
US (1) US20120182031A1 (zh)
JP (1) JP5547579B2 (zh)
CN (1) CN102411121A (zh)
DE (1) DE102011108897A1 (zh)
TW (1) TWI428617B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107543944A (zh) * 2016-06-27 2018-01-05 北京确安科技股份有限公司 一种集成电路测试系统的大电流监控方法
CN110045259A (zh) * 2019-03-28 2019-07-23 武汉市毅联升科技有限公司 一种ld-to器件老化系统
CN114167147A (zh) * 2021-12-10 2022-03-11 电子科技大学 一种可复用的功率器件uis测试系统及方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461379B2 (ja) * 2010-12-15 2014-04-02 株式会社アドバンテスト 試験装置
US9759763B2 (en) 2011-07-28 2017-09-12 Integrated Technology Corporation Damage reduction method and apparatus for destructive testing of power semiconductors
US9097759B2 (en) * 2011-07-29 2015-08-04 Fairchild Semiconductor Corporation Apparatus related to an inductive switching test
US9310408B2 (en) * 2012-04-30 2016-04-12 Keysight Technologies, Inc. Power device analyzer
CN103995222B (zh) * 2013-02-20 2017-02-01 无锡华润上华科技有限公司 开关管的开启电压测试方法
US9297853B2 (en) * 2013-06-18 2016-03-29 Globalfoundries Inc. In-line measurement of transistor device cut-off frequency
CN103592607A (zh) * 2013-10-29 2014-02-19 江苏绿扬电子仪器集团有限公司 大功率驱动电源的脉冲测试方法
CN104535809B (zh) * 2014-12-24 2017-05-03 广东电网有限责任公司电力科学研究院 一种可避免危险电流信号损害的标准仪表保护系统
JP6517024B2 (ja) * 2015-01-26 2019-05-22 株式会社シバソク 試験装置及び試験方法
JP5839137B1 (ja) * 2015-04-20 2016-01-06 ソニー株式会社 スイッチング装置
US10139449B2 (en) * 2016-01-26 2018-11-27 Teradyne, Inc. Automatic test system with focused test hardware
FR3056756B1 (fr) * 2016-09-23 2020-06-12 Alstom Transport Technologies Procede de detection d'un court-circuit dans un circuit electrique comprenant un transistor du type igbt et dispositif de pilotage associe
JP2018054543A (ja) * 2016-09-30 2018-04-05 株式会社デンソー デバイス検査装置及びデバイス検査方法
JP6790974B2 (ja) * 2017-04-06 2020-11-25 株式会社デンソー 半導体素子の検査装置
US10640003B2 (en) * 2017-06-08 2020-05-05 Ford Global Technologies, Llc Double-pulse test systems and methods
US11592474B2 (en) * 2020-09-28 2023-02-28 Nanya Technology Corporation Functional test equipment including relay system and test method using the functional test equipment
JP7414746B2 (ja) 2021-01-15 2024-01-16 三菱電機株式会社 半導体装置の電気特性検査装置および半導体装置の電気特性検査方法
CN113608090A (zh) * 2021-06-28 2021-11-05 臻驱科技(上海)有限公司 脉冲参数调整及双脉冲测试方法、装置、电子设备、介质
JP2023062811A (ja) 2021-10-22 2023-05-09 富士電機株式会社 試験回路、及び試験方法
CN115184763A (zh) * 2022-09-09 2022-10-14 佛山市联动科技股份有限公司 一种保护装置及其控制方法、雪崩测试装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969666A (en) * 1971-07-28 1976-07-13 Cincinnati Electronics Corporation Universal impedance test load
US6292342B1 (en) * 1998-05-21 2001-09-18 Advantest Corp. Voltage protection circuit for semiconductor test system
US20070194794A1 (en) * 2006-02-02 2007-08-23 Advantest Corporation Test apparatus and test method
US20080107408A1 (en) * 2004-12-22 2008-05-08 Rohm Co., Ltd. Motor Driving Apparatus
CN101540543A (zh) * 2008-03-13 2009-09-23 株式会社东芝 电力变换器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS514834B1 (zh) * 1970-12-27 1976-02-14
JPS62220877A (ja) * 1986-03-22 1987-09-29 Toshiba Corp 電力用トランジスタの試験装置
JPS63120177U (zh) * 1987-01-30 1988-08-03
JPH03163372A (ja) * 1989-11-22 1991-07-15 Fujitsu Ltd 入出力保護素子評価装置およびその評価方法
US7307433B2 (en) * 2004-04-21 2007-12-11 Formfactor, Inc. Intelligent probe card architecture
US20060214704A1 (en) * 2005-03-24 2006-09-28 Nec Electronics Corporation Load drive circuit
JP4558601B2 (ja) * 2005-07-22 2010-10-06 株式会社シバソク 試験装置
US7355433B2 (en) * 2005-12-14 2008-04-08 Alpha & Omega Semiconductor, Ltd Configurations and method for carrying out wafer level unclamped inductive switching (UIS) tests
JP5010842B2 (ja) * 2006-03-22 2012-08-29 東京エレクトロン株式会社 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
JP4853470B2 (ja) * 2007-12-18 2012-01-11 トヨタ自動車株式会社 半導体素子の試験装置及びその試験方法
US20090296290A1 (en) * 2008-05-28 2009-12-03 Yen-Wei Hsu Lenz route

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969666A (en) * 1971-07-28 1976-07-13 Cincinnati Electronics Corporation Universal impedance test load
US6292342B1 (en) * 1998-05-21 2001-09-18 Advantest Corp. Voltage protection circuit for semiconductor test system
US20080107408A1 (en) * 2004-12-22 2008-05-08 Rohm Co., Ltd. Motor Driving Apparatus
US20070194794A1 (en) * 2006-02-02 2007-08-23 Advantest Corporation Test apparatus and test method
CN101540543A (zh) * 2008-03-13 2009-09-23 株式会社东芝 电力变换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107543944A (zh) * 2016-06-27 2018-01-05 北京确安科技股份有限公司 一种集成电路测试系统的大电流监控方法
CN110045259A (zh) * 2019-03-28 2019-07-23 武汉市毅联升科技有限公司 一种ld-to器件老化系统
CN110045259B (zh) * 2019-03-28 2021-01-05 武汉市毅联升科技有限公司 一种ld-to器件老化系统
CN114167147A (zh) * 2021-12-10 2022-03-11 电子科技大学 一种可复用的功率器件uis测试系统及方法

Also Published As

Publication number Publication date
TW201213820A (en) 2012-04-01
TWI428617B (zh) 2014-03-01
US20120182031A1 (en) 2012-07-19
DE102011108897A1 (de) 2012-02-02
JP5547579B2 (ja) 2014-07-16
JP2012032327A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102411121A (zh) 测试装置及测试方法
GB2488778A (en) Voltage balancing among series connected IGBT switching devices
US9222966B2 (en) Test apparatus and test method
CN102565649B (zh) 测试装置
US8866489B2 (en) Test apparatus with power cutoff section having variable maximum and minimum thresholds
CN107807319B (zh) 一种绝缘栅双极型晶体管igbt测试电路及方法
Luo et al. Modern IGBT gate driving methods for enhancing reliability of high-power converters—An overview
US20150155700A1 (en) Method and apparatus for short circuit protection of power semiconductor switch
CN102495294B (zh) 一种用于测试寄生电感的系统及其方法
KR102091693B1 (ko) 고체 펄스 변조기의 보호회로, 발진 보상회로 및 전원 공급회로
CN101803173B (zh) 马达驱动装置
CN101729052A (zh) 用于对半导体部件进行控制的方法和设备
JP4654295B2 (ja) 電力損失の測定
EP3239726A1 (en) Testing method with active heating and testing system
CN103105554A (zh) 基于双脉冲的两电平变流器开关性能的测试电路及方法
CN102565657A (zh) 测试装置
Ritter et al. Five years of pulsed current testing for HVDC switchgear
KR20110032171A (ko) 반도체소자의 성능 측정 시스템 및 방법
CN102565575B (zh) 测试装置
JP2017020811A (ja) 半導体素子の検査回路および検査方法
Knobloch et al. Test stand for obtaining power transistors switching characteristics during aging
CN105493407A (zh) 半导体开关装置
WO2014188535A1 (ja) 電力変換器および風力発電システム
EP3121612A1 (en) Failure prediction of power semiconductor modules
CN117394270B (zh) 一种过流保护电路和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120411