CN102403231A

CN102403231A - 使用纳米压印和接触式光刻制备硅纳米线晶体管的方法

Info

Publication number: CN102403231A
Application number: CN2011103730712A
Authority: CN
Inventors: 杨爱国; 屈新萍; 高晨
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2011-11-22
Filing date: 2011-11-22
Publication date: 2012-04-04
Anticipated expiration: 2031-11-22
Also published as: CN102403231B

Abstract

本发明属于纳米压印技术领域，具体为一种使用纳米压印和接触式光刻制作硅纳米线晶体管的方法。其步骤包括：在原始SOI模板上用纳米压印结合定向淀积的方法制作宽度小于100纳米的镍线条阵列，作为硅纳米线的刻蚀掩蔽层，再次使用纳米压印，定义与先前的镍线条阵列垂直相交的100纳米级线宽的线条阵列，并结合干法刻蚀法制作出纳米线晶体管的沟道区，并在刻蚀出的硅纳米线上生长栅氧，然后自对准地形成多晶硅栅，最后使用接触式光刻定义源漏区域并淀积形成金属电极。本发明所需的图形化工艺条件简单，仅需要十微米级精度的接触式光刻机，以及简单的压印工具，即可实现极小尺寸器件的图形化，并制作出顶栅硅纳米线场效应晶体管。

Description

使用纳米压印和接触式光刻制备硅纳米线晶体管的方法

技术领域

本发明属于纳米压印技术领域，具体为一种使用纳米压印和接触式光刻两种图形化技术制作硅纳米线晶体管的方法。

背景技术

随着微电子技术的发展，CMOS集成电路的特征尺寸不断缩小，芯片器件密度不断增加。这样的器件尺寸缩微在提升晶体管速度和降低功耗的同时也带来了包括短沟道效应、单位面积功耗上升在内的各种困难。

为了克服上述困难，人们提出了基于硅纳米线结构的各种固态开关器件。如：以硅纳米线作为沟道的双栅场效应晶体管结构、FinFET结构、和环栅场效应晶体管结构等。然而，为了制备高性能器件，必须要制备非常窄的硅纳米线，且沟道的宽度即纳米线长度也应较小。

纳米压印技术是一种高精度、高产出、低成本的图形复制技术。但是一般而言，极小尺寸的图形和大尺寸的图形，如线宽20纳米和20微米的图形，难以通过一次压印完成。而接触式光刻机易于实现大图形的套准和复制，且设备价格低廉，但是由于其大至微米量级的套准精度和最小图形精度，使之无法用于纳米线场效应管的关键部分的加工。

如果可以将纳米压印技术和接触式光刻技术结合起来，制作顶栅纳米线晶体管结构，包括双栅/三栅/环栅晶体管，FinFET，和纳米线单电子晶体管/存储器，则可以大大降低纳米线晶体管器件的研究和应用门槛，对我国的科研院所和企业有重大实用价值。

发明内容

本发明的目的在于提出一种简单、方便、高精度制作硅纳米线晶体管的方法。

本发明提出的硅纳米线晶体管制作方法，是将纳米压印技术和接触式光刻技术结合起来，制作顶栅纳米线晶体管结构，包括双栅/三栅/环栅晶体管，FinFET，和纳米线单电子晶体管/存储器，具体步骤如下：

（1）选用合适顶层硅厚度，和初始掺杂浓度小于5×10¹⁵/cm³的SOI片作为样品衬底，在衬底上旋涂PMMA（聚甲基丙烯酸甲酯）和SU-8光刻胶；

（2）使用线条阵列图形的模板对SU-8光刻胶进行压印，在SU-8光刻胶上形成周期性凹凸的线条图形；

（3）在经上述步骤的样品表面用PVD（物理气相淀积）方法定向淀积一层镍，淀积方向垂直于压印线条，并与衬底法线方向成一定角度，角度的选取要使淀积的镍能覆盖光刻胶表面大部分地方，但没有覆盖压印线条边缘造成的阴影区域；

（4）以上述镍为掩蔽层，用RIE刻蚀光刻胶，掏空上述阴影区域下的光刻胶；

（5）用PVD方法垂直于样品表面淀积一层镍，在硅片上产生镍线条图形，该图形为阴影区域在SOI硅表面上的投影；

（6）用丙酮和超声波清洗机对样品进行剥离，在样品表面仅留下镍线条；

（7）在样品表面用PECVD（等离子增强化学气相淀积）生长一层氮化硅；

（8）在氮化硅上旋涂一层SU-8光刻胶；

（9）对SU-8光刻胶进行压印，所用模板上的图形为凸起的沟道和栅电极图案（均为线条或线条网格）；

（10）用RIE刻蚀样品，先去除SU-8光刻胶压印剩余层，再刻蚀暴露出的氮化硅，最后以镍线条为掩蔽图形刻蚀硅，形成硅纳米线；

（11）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8光刻胶以及硅纳米线上的镍层；

（12）对样品进行快速热氧化，温度950℃-1050℃，时间200秒至800秒；并用氢氟酸腐蚀去除氧化层，以减小硅纳米线的线宽；

（13）再次进行快速热氧化，温度950℃-1050℃，时间50秒至300秒，在硅纳米线表面生长栅氧；

（14）在样品表面用PECVD低温生长重掺杂的非晶硅，非晶硅将填充氮化硅上的沟槽结构（即沟道和栅电极）；

（15）用RIE刻蚀非晶硅，去除氮化硅表面的非晶硅，但氮化硅沟槽仍然保留了部分非晶硅（原理类似CMOS工艺中制作边墙）；

（16）用热磷酸去除氮化硅；

（17）将样品在浓硫酸双氧水混合液中煮沸，以去除SOI表面剩余的镍线条；

（18）用RTP（快速热处理）处理样品，温度800℃-1000℃，时间10分钟至60分钟，使非晶硅晶化成多晶硅；

（19）对样品进行离子注入，作为源漏掺杂；

（20）高温快速热处理样品，温度800℃-1000℃，时间10秒至60秒，激活杂质；

（21）在样品表面旋涂一层SU-8光刻胶；

（22）用接触式光刻定义器件区域；

（23）腐蚀（干法或者湿法）去除器件区域之外的硅层；

（24）将样品在浓硫酸双氧水混合液中煮沸，以去除SU-8光刻胶；

（25）在样品表面旋涂一层光刻正胶；

（26）用接触式光刻定义器件的源、漏、栅的金属电极区域；

（27）用PVD淀积电极金属；

（28）用丙酮和超声波清洗机对样品进行剥离，去除光刻正胶及其上的金属；

（29）对样品退火，温度为300℃-400℃，时间30分钟-100分钟，使源漏栅的硅和金属间形成欧姆接触；

（30）用PECVD在样品表面低温生长氮化硅，作为器件封装；

（31）在氮化硅上旋涂光刻正胶；

（32）光刻定义源、漏、栅的电极区域；

（33）用RIE刻蚀氮化硅，暴露电极区域的金属；

（34）用丙酮和超声波清洗机去除光刻正胶。

本发明的工艺步骤可以分为四个部分：

第一部分，即第1到第6步，为极小线宽纳米线图形的定义：利用双层结构压印和PVD定向淀积技术，在衬底表面制作极小线宽的纳米线。纳米压印得到的线条压痕的陡直侧壁，在高度方向性的斜淀积下会在压痕底部留下阴影，该阴影的宽度受压痕深度和斜淀积角度调节。该线条状阴影，通过刻蚀和高度方向性的垂直淀积，可以被转移到SOI衬底表面形成纳米线图形。该方法的优点是仅需要线宽比较大的模板（比如一百纳米级或微米级线宽）就可以得到极小尺寸的图形，另外，其线宽可以在很大范围内方便地定量调节。实验证实，该方法能够得到20纳米左右线宽的纳米线图形。

第二部分，即第7到第13步，为沟道区域的定义和沟道区域硅纳米线的形成：这里使用不需套准的纳米压印（仅需使沟道线条基本垂直于前面制作的镍纳米线条）压出沟道和栅电极图形。需要注意的是：栅电极图形并非一个整块，而是由与沟道宽度相当的线条构成的网格状图形。此后用RIE刻蚀样品，去除沟道区域的氮化硅。在沟道区域内，以前面制作的镍线条为掩蔽层用RIE刻蚀硅，得到硅纳米线（该过程仅在沟道内进行）。通过氧化后再用氢氟酸腐蚀的方式可以容易地将20纳米左右线宽的硅纳米线减薄到10纳米左右。这样宽度的纳米线可以构成FinFET或单电子晶体管的器件沟道部分。

第三部分，即第14步到第21步，为硅源、漏、栅的制作：在多晶硅栅制作中使用了自对准工艺：由于CVD有比较好的保形性和填充性，沟道区域和栅电极（均为纳米线条或是其构成的网装结构）沟槽会被填充上比其他平面区域厚得多的非晶硅层，可以用RIE刻蚀一定厚度的非晶硅，只留下沟道区域和栅电极的非晶硅。在去掉镍线条之后可以用RTP处理样品使非晶硅晶化成多晶硅。此后以重掺杂的多晶硅为掩蔽层，低能离子注入硼离子，并RTP激活杂质。

第四部分，即第22 步到第34步，是常规的光刻和PVD制作电极，并用氮化硅进行器件封装的工艺。

本方法在工艺流程第一部分采用纳米压印和斜淀积的方法制作极小尺寸的纳米线条，第二部分采用不需套准的纳米压印做沟道，第三部分采用自对准工艺和边墙工艺制作了源、漏、栅的硅电极部分。

本发明所需的图形化工艺条件简单，仅需要十微米级精度的接触式光刻机，可使用简单的压印工具，实现了用纳米线宽和长度的硅纳米线构成的顶栅晶体管的复杂结构，并且在使用同样模板的情况下，硅纳米线的线宽可以方便地调节，达到10纳米或更小。

本发明方法的具体操作步骤如下

（1）选用顶层硅厚度为20到100纳米，初始掺杂浓度小于或等于1×10¹⁵/cm³（p型或者n型均可）的SOI片作为样品衬底。清洗衬底后，在衬底上旋涂30到200纳米厚的PMMA胶，并烘烤使之硬化，典型的烘烤温度在160℃到220℃之间，时间在15至60分钟之间。之后再旋涂30到200纳米厚SU-8光刻胶并前烘，典型温度在90℃到120℃之间，时间在5到20分钟之间。需要注意的是，需要的硅纳米线线宽越小，则合适的胶厚度越小。

（2）使用线条阵列图形的模板进行压印，压印温度在90℃到120℃之间，压强在10到60bar之间。压印后在SU-8上将形成和模板相对应的周期性凹凸的线条图形。此处使用的模板上的线条图形的周期即为最终获得器件上的硅纳米线的周期，但凸起的线条的宽度并非最终硅纳米线的宽度。在设计该模板图形的时候需要注意：模板上的凸起线条宽度必须大于最终需要得到的硅纳米线宽度。

（3）在样品表面用PVD（蒸发或方向性比较好的离子束溅射）方法定向淀积一层镍。该定向淀积的方向垂直于压印线条，并与衬底法线方向成一定角度。淀积的镍将覆盖胶表面大部分地方，除了压印线条边缘造成的阴影区域。显然阴影区域的宽度即等于压痕深度乘以PVD淀积入射角的正切。此宽度近似等于最终的硅纳米线的宽度。

（4）以上述镍为掩蔽层，用RIE刻蚀光刻胶。RIE的刻蚀气体主要成分为氧气，可适当添加其他气体调节刻蚀速度和刻蚀方向性。刻蚀的结果是掏空了上述阴影区域（仅该区域没有镍覆盖）下的光刻胶。

（5）用PVD淀积一层镍。淀积方向垂直于样品表面。在前述阴影区域中，有镍淀积到SOI衬底表面，这样就在SOI上形成了阴影区域在SOI硅表面上的投影，该投影为线条图形，即为最终的硅纳米线的刻蚀掩蔽图形。

（6）用丙酮和超声波清洗机对样品进行剥离，由于PMMA溶于丙酮，这种剥离将去除PMMA和所有覆盖在它上面的物质，在样品表面仅留下前一步得到的镍线条。

（7）在样品表面用PECVD生长一层氮化硅，生长温度在100℃到300℃之间，生成的氮化硅厚度在100纳米到500纳米之间。

（8）在氮化硅上旋涂一层SU-8胶，其厚度在50nm到300nm之间。

（9）使用凸起的沟道和栅电极阵列模板对SU-8胶进行压印，压印温度在90℃到120℃之间，压强在10bar到60bar之间。此步骤所用的模板图形中的沟道图形即为简单的线条图形，其宽度即近似为所需晶体管的沟道长度。而栅电极图形是由线条图形组成的网格。考虑到纳米压印的加工能力和晶体管的性能，上述两种线条图形的宽度在50nm到300nm之间为宜。

（10）用RIE刻蚀样品表面的SU-8的压印剩余层，刻蚀气体为氧气。之后用RIE刻蚀压印图形下暴露的氮化硅，刻蚀气体为CH₂F₂，这样的刻蚀将暴露出SOI表面的硅和其上的镍线条图形。最后用RIE刻蚀SOI的顶层硅，刻蚀气体为SF₆，在镍线条的掩蔽下会刻蚀形成硅纳米线。

（11）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8以及硅纳米线上的镍层。

（12）对样品放入RTP腔体中，在氧气氛围下加热到1000℃以生长氧化层。氧化一直持续到剩余的硅线条宽度等于：[希望得到的硅纳米线宽度]+[希望得到的栅氧厚度×0.82]。之后用氢氟酸腐蚀去除该氧化层。

（13）再次在RTP腔体中，在氧气氛围下加热到1000℃，生长栅氧化层。

（14）在样品表面用PECVD在300℃下低温生长重掺杂的非晶硅，生长厚度应超过前述第9步所采用的沟道图形宽度的1/2。由于CVD的保形性，非晶硅将填满沟道区域的氮化硅沟槽，同时沟槽内的非晶硅的竖直方向的厚度也大于其他区域的氮化硅表面的非晶硅的厚度。

（15）以SF₆为刻蚀气体，用RIE刻蚀非晶硅，直到将氮化硅表面的非晶硅完全去除。此时沟道区域和栅电极区域的氮化硅沟槽中的非晶硅仍然未被完全去除，剩余的非晶硅在以后的步骤中会形成多晶硅栅。

（16）用热磷酸处理样品，温度在140℃到190℃之间，直到氮化硅被全部去除为止。

（17）将样品在浓硫酸双氧水混合液中煮沸，去除SOI表面剩余的镍线条，在前面高温处理中形成的镍硅也会被去除。

（18）用RTP在还原性气氛下对样品进行热处理，温度在800℃到1000℃之间，直到非晶硅完全晶化成为多晶硅。

（19）用离子注入对样品进行掺杂。由于多晶硅的阻挡，注入离子无法进入硅纳米线沟道，而仅能进入源漏区域，形成所需浓度的源漏掺杂。

（20）用RTP处理样品，温度在800℃到1000℃，直到完成杂质激活。

（21）在样品表面旋涂一层SU-8胶，厚度在100nm到1000nm之间。

（22）用接触式光刻套准并将晶体管的源、漏、沟道和栅电极区域表面的SU-8曝光，之后对SU-8显影。

（23）用干法或者湿法腐蚀去除固化SU-8未覆盖区域的硅层。

（24）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8。

（25）在样品表面旋涂光刻正胶，厚度在300纳米到3微米之间。

（26）用接触式光刻套准，将晶体管源、漏、栅的金属电极接触区域曝光，并进行显影。

（27）用氢氟酸漂洗样品以去除源、漏、栅的金属电极接触区域在前面步骤中氧化形成二氧化硅层，然后用PVD淀积电极金属铝，厚度在50纳米到300纳米之间。

（28）用丙酮和超声波清洗机对样品进行剥离，去除光刻正胶和其上的铝，仅留下源漏栅电极金属接触区域的铝。

（29）对样品进行退火，温度在300℃至400℃之间，直到铝和硅形成良好的欧姆接触。

（30）用PECVD在样品表面生长氮化硅，厚度在5微米到300微米之间，覆盖整个衬底的表面，作为器件的封装。

（31）在氮化硅上旋涂光刻正胶，厚度在0.2微米到2微米之间。

（32）用接触式光刻套准，曝光晶体管的源、漏、栅的金属电极连接区域的光刻正胶，并做显影。

（33）用RIE刻蚀晶体管的源、漏、栅的金属电极连接区域的暴露的氮化硅，刻蚀气体为CH₂F₂，刻蚀直到金属层暴露为止。

（34）用丙酮和超声波清洗机处理样品，去除光刻正胶。

附图说明

图1到图31按照本发明上述的制作步骤的顺序，分别对应前述操作步骤和实施例1中34个步骤中的31个（样品结构发生变化）。图32和图33为针对实施例2中的第17步做的说明。

为了便于理解，对于同一步骤之后的样品结构分别给出样品的俯视图和剖面图，其中剖面图对应俯视图中箭头位置的横截面。俯视图一角的字母F用于指示样品摆放方向。

图例和各结构图中均不区分非晶硅、多晶硅、单晶硅。

图1对应步骤1：完成掺杂和涂胶的SOI样品。图中SOI的底层硅未画出，下同。

图2对应步骤2：用线条阵列模板在SU-8层上压印后的样品。

图3对应步骤3：PVD倾斜方向定向淀积镍。

图4对应步骤4：以镍为掩蔽，用RIE刻蚀光刻胶。

图5对应步骤5：PVD垂直淀积镍。

图6对应步骤6：丙酮和超声波清洗机剥离光刻胶。

图7结构同上：仅是俯视图中将样品旋转90度，本图剖面图对应的横截面与图6垂直。

图8对应步骤7：PECVD生长氮化硅。

图9对应步骤8：旋涂SU-8。

图10对应步骤9：对SU-8压印。俯视图下部的压印图案（对应栅电极）仅为示意，此处实际压印图案为同样线宽的线条组成的大面积的网格。

图11对应步骤10：用RIE刻蚀样品，直至刻至SOI的二氧化硅层，形成硅纳米线。

图12对应步骤11：用煮沸的硫酸和双氧水去除镍和SU-8。

图13对应步骤12：对硅进行氧化和腐蚀以减少纳米线宽度。

图14对应步骤13：生长栅氧。

图15对应步骤14：PECVD生长非晶硅。

图16对应步骤15：RIE腐蚀非晶硅，仅留下了沟槽（沟道和栅电极）内的非晶硅。

图17对应步骤16：热磷酸去除氮化硅。

图18对应步骤17：煮沸的硫酸双氧水去除镍及高温下形成的镍硅。

图19对应步骤21：旋涂SU-8。

图20对应步骤22：光刻定义器件所在区域。

图21对应步骤23：腐蚀去除器件区域之外的硅层。

图22对应步骤24：煮沸的硫酸双氧水去除SU-8。

图23对应步骤25：旋涂光刻正胶。

图24对应步骤26：光刻后显影，露出源、漏、栅需要做金属电极的区域。

图25对应步骤27：PVD淀积电极材料铝。

图26对应步骤28：用丙酮和超声波剥离光刻胶。

图27对应步骤30：PECVD生长氮化硅作为封装材料。

图28对应步骤31：旋涂光刻正胶。

图29对应步骤32：光刻后显影，露出源、漏、栅的电极接触区域。

图30对应步骤33：以光刻胶为掩蔽，用RIE刻蚀氮化硅，露出电极接触区域的金属。

图31对应步骤34：用丙酮和超声波清洗机去除光刻正胶。

图32对应实施例2步骤17：在图18的基础上，用氢氟酸去除部分二氧化硅层。

图33对应实施例2骤17：在图32的基础上，快速热氧化再生成二氧化硅层，氧化将在沟道部位（剖面图中部）的硅纳米线两端形成应力，从而形成势垒。

具体实施方式

下面结合附图对本发明的实施以实例方式作进一步描述，但本发明不仅限于实例。凡是对实例中的工艺参数进行了简单的改变，都属于本专利保护范围之内。

实施例1：制作由100纳米长，20纳米左右宽度的硅纳米线构成沟道的鳍式场效应晶体管（FinFET）：

（1）选用顶层硅厚度为60纳米，初始掺杂浓度为1×10¹⁵/cm³的p型SOI片作为样品衬底。清洗衬底后，在衬底上旋涂100纳米厚的PMMA电子束光刻胶，并在180℃下烘烤30分钟使之硬化。再旋涂60纳米厚SU-8光刻胶，并在120℃下前烘10分钟。得到的样品如图1所示。

（2）对SU-8层进行压印。模板图形为：3条线宽100纳米，间距100纳米的线条构成的阵列，模板高度为50纳米。压印温度为120℃，压强在50bar。结果如图2所示。

（3）用方向性好的直流离子束溅射系统定向淀积一层镍。该定向淀积的方向垂直于压印线条，并与衬底法线方向成45度角。淀积的镍将覆盖胶表面大部分地方，除了压印线条边缘造成的阴影区域。该阴影区域的宽度约为50纳米。在垂直于样品表面的方向的淀积厚度为10纳米。结果如图3所示。

（4）以上述镍为掩蔽层，用RIE刻蚀光刻胶。刻蚀气体为氧气，气压1.1Pa，刻蚀掏空上述阴影区域（没有镍覆盖）下的光刻胶，如图4所示。

（5）用PVD淀积镍。淀积方向垂直于样品表面。仅在前述阴影区域中有镍淀积到SOI衬底表面，在SOI上形成了50纳米宽的线条形阴影区域在SOI硅表面上的投影。该淀积在SOI表面得到的镍层的厚度为5纳米。得到的样品如图5所示。

（6）用丙酮和超声波清洗机进行剥离，去除PMMA和所有其上的物质，在SOI样品表面仅留下前一步得到的50纳米线宽的镍线条。结果如图6和图7所示。

（7）在样品表面用PECVD生长一层氮化硅，生长温度为200℃，生长厚度为200纳米，如图8所示。

（8）在氮化硅上旋涂一层SU-8胶，厚度为100纳米，如图9所示。

（9）用凸起的沟道和栅电极阵列模板对SU-8胶进行压印，压印温度为120℃，压强50bar。所用的模板图形包括沟道图形和与之相连的栅电极图形。沟道图形（即图10中心的竖直线条）为100纳米宽的线条图形。而栅电极图形（即图10底部的线条图形）实际是由100纳米宽，周期为300纳米的横纵线条图形组成的网格，整个网格呈方形，边长为50微米（图10仅为简化的示意图）。栅电极的纳米线网格图形与沟道的线条图形相连。该步骤中压印模板图形的高度为200纳米。

（10）用RIE刻蚀样品表面的SU-8的压印剩余层，刻蚀气体为氧气，气压为4Pa，直至压印痕迹下的氮化硅露出。之后用RIE刻蚀暴露的氮化硅，刻蚀气体为CH₂F₂，气压为4Pa，直至暴露出SOI表面的硅和其上的镍线条图形。最后用RIE刻蚀SOI的顶层硅，刻蚀气体为SF₆，并加入CHF₃气体以得到近乎垂直的刻蚀侧壁，两种气体比例为1:20，气压为6Pa，直至将二氧化硅层暴露出来。该步骤的结果是在镍线条的掩蔽下刻蚀形成硅纳米线，如图11所示。

（11）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8以及硅纳米线上的镍层，如图12所示。

（12）对样品在纯氧下快速热氧化，氧化温度为1000℃，时间为600秒。之后在氢氟酸中漂洗去除该氧化层，结果如图13所示。

（13）再次在对样品在纯氧下快速热氧化，温度为1000℃，时间为130秒。生长栅氧化层（厚度约10纳米），如图14所示。

（14）在样品表面用PECVD在300℃下低温生长重掺杂的非晶硅，生长厚度为100纳米。由于CVD的保形性，非晶硅将填满沟道区域的200纳米深的氮化硅沟槽，如图15所示。

（15）以SF₆为刻蚀气体，用RIE刻蚀非晶硅，直到将氮化硅表面的非晶硅完全去除。此时沟道区域和栅电极区域的氮化硅沟槽中的非晶硅仍然未被完全去除，如图16所示。剩余的非晶硅在以后的步骤中会形成多晶硅栅。

（16）用热磷酸处理样品，温度为140℃，直到氮化硅被全部去除为止，如图17。

（17）将样品在浓硫酸双氧水混合液中煮沸约5分钟，去除SOI表面剩余的镍线条，在前面高温处理中形成的镍硅也会被去除，如图18所示。

（18）用RTP在惰性气氛下（N₂，N₂+H₂）对样品进行热处理，升温速率保持在15℃/分钟以下，处理温度为900℃，时间为25分钟。非晶硅会较好地晶化成为多晶硅。

（19）用硼离子注入对样品进行掺杂，能量为5keV，倾斜角为7度，剂量为1×10¹⁴/cm²。由于多晶硅的阻挡，注入离子无法进入硅纳米线沟道，而仅能进入源漏区域，形成源漏掺杂，浓度大致为2×10¹⁹/cm³。

（20）用RTP处理样品，1000℃下30秒，完成杂质激活。

（21）在样品表面旋涂一层SU-8胶，厚度为500nm，如图19所示。

（22）用接触式光刻套准并将晶体管的源、漏、沟道和栅电极区域表面的SU-8曝光，之后用SU-8显影液显影。结果是样品表面仅在器件区域有固化的SU-8覆盖。其他地方的硅则暴露出来。如图20所示，器件区域为边长为120微米的方形。

（23）用TMAH的8%浓度水溶液，在65℃下腐蚀样品120秒，SOI片中二氧化硅层之上的，SU-8未覆盖区域的所有硅，包括多晶硅线条，都会被去除，如图21所示。

（24）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8，如图22所示。

（25）在样品表面旋涂光刻正胶，厚度为800纳米，如图23所示。

（26）用接触式光刻套准并将晶体管源、漏、栅的金属电极接触区域曝光，并进行显影。如图24所示，三个电极接触区域均为40乘30微米的长方形。

（27）用氢氟酸漂洗样品以去除源、漏、栅的金属电极接触区域的二氧化硅（前述各工艺中的氧化而成的薄层，附图中予以忽略）用PVD淀积电极金属铝，厚度为200纳米，如图25所示。

（28）用丙酮和超声波清洗机对样品进行剥离，去除光刻正胶和其上的铝，仅留下源漏栅电极金属接触区域的铝，如图26所示。

（29）对样品在N₂氛围下进行退火，温度为350℃，时间1小时，铝和硅之间将形成欧姆接触。

（30）用PECVD在样品表面生长氮化硅，厚度为10微米，以之覆盖整个衬底的表面，用以封装器件，如图27所示。

（31）在氮化硅上旋涂光刻正胶，厚度1微米，如图28所示。

（32）用接触式光刻套准，曝光晶体管的源、漏、栅的金属电极连接区域的光刻正胶，并做显影，如图29所示。

（33）用RIE刻蚀晶体管的源、漏、栅的金属电极连接区域的暴露的氮化硅，刻蚀气体为CH₂F₂，刻蚀直到金属层暴露为止，如图30所示。

（34）用丙酮和超声波清洗机处理样品，去除光刻正胶，如图31所示。

实施例2：制作由100纳米长，20纳米宽的硅纳米线构成沟道的单电子晶体管（SET）：

此实施例与上例的主要区别在于：一，沟道部分需要用更加细小的单根硅纳米线（见以下步骤2中所用模板与上例的区别），而不是上例中的三根；二，需要在作为沟道的硅纳米线上形成“量子点”，这是通过在步骤17中再加入一次氧化实现的。此外，除部分步骤所用的参数亦有少许不同外，其他与前例相同。

（1）选用顶层硅厚度为40纳米，初始掺杂浓度为1×10¹⁵/cm³的p型SOI片作为样品衬底。清洗衬底后，在衬底上旋涂100纳米厚的PMMA胶，并在180℃下烘烤30分钟使之硬化。再旋涂60纳米厚SU-8光刻胶，并在120℃下前烘10分钟。得到的样品如图1所示。

（2）对SU-8层进行压印。模板图形为1条线宽100纳米的线条，模板高度为50纳米。压印温度为120℃，压强在50bar。结果类似图2所示，区别仅是：俯视图中的纳米线条仅有一根（下同，不再重复说明）。

（3）用方向性好的直流离子束溅射系统定向淀积一层镍。该定向淀积的方向垂直于压印线条，并与衬底法线方向成45度角。淀积的镍将覆盖胶表面大部分地方，除了压印线条边缘造成的阴影区域。该阴影区域的宽度约为50纳米。在垂直于样品表面的方向的淀积厚度为10纳米。类似图3所示。

（4）以上述镍为掩蔽层，用RIE刻蚀光刻胶。刻蚀气体为氧气，气压1.1Pa，刻蚀掏空上述阴影区域（没有镍覆盖）下的光刻胶，类似图4所示。

（5）用PVD淀积镍。淀积方向垂直于样品表面。仅在前述阴影区域中有镍淀积到SOI衬底表面，在SOI上形成了50纳米宽的线条形阴影区域在SOI硅表面上的投影。该淀积在SOI表面得到的镍层的厚度为5纳米。得到的样品类似图5所示。

（6）用丙酮和超声波清洗机进行剥离，去除PMMA和所有其上的物质，在SOI样品表面仅留下前一步得到的50纳米线宽的镍线条。结果类似图6和图7所示。

（8）在氮化硅上旋涂一层SU-8胶，厚度为100纳米，类似图9所示。

（10）用RIE刻蚀样品表面的SU-8的压印剩余层，刻蚀气体为氧气，气压为4Pa，直至压印痕迹下的氮化硅露出。之后用RIE刻蚀暴露的氮化硅，刻蚀气体为CH₂F₂，气压为4Pa，直至暴露出SOI表面的硅和其上的镍线条图形。最后用RIE刻蚀SOI的顶层硅，刻蚀气体为SF₆，并加入CHF₃气体以得到近乎垂直的刻蚀侧壁，两种气体比例为1:20，气压为6Pa，直至将二氧化硅层暴露出来。该步骤的结果是在镍线条的掩蔽下刻蚀形成硅纳米线，类似图11所示。

（11）将样品在浓硫酸双氧水混合液中煮沸，去除SU-8以及硅纳米线上的镍层，类似图12所示。

（12）对样品在纯氧下快速热氧化，氧化温度为1000℃，时间为900秒。之后在氢氟酸中漂洗去除该氧化层，结果类似图13所示。

（13）再次在对样品在纯氧下快速热氧化，温度为1000℃，时间为130秒。生长栅氧化层（厚度约10纳米），类似图14所示。

（16）用热磷酸处理样品，温度为140℃，直到氮化硅被全部去除为止，类似图17。

（17）将样品在浓硫酸双氧水混合液中煮沸约5分钟，去除SOI表面剩余的镍线条，在前面高温处理中形成的镍硅也会被去除，类似图18所示。此后用1%氢氟酸漂洗样品3秒钟，去除部分氧化层，如图32所示。然后再在干氧气氛下快速热氧化，温度为1000度，时间为300秒，得到的结果如图33所示。鉴于图32中纳米线在沟道部分形成的中间大，两端细小的结构，这样的氧化将在纳米线两端形成应力，构成两个势垒，而势垒中间的纳米线将形成量子点。

（18）用RTP在惰性气氛下对样品进行热处理，升温速率保持在15℃/分钟以下，处理温度为900℃，时间为25分钟。非晶硅会较好地晶化成为多晶硅。

（20）用RTP处理样品，1000℃下30秒，完成杂质激活。

（21）在样品表面旋涂一层SU-8胶，厚度为500nm，如图19所示。

（26）用接触式光刻套准并将晶体管源、漏、栅的金属电极接触区域曝光，并进行显影。如图24所示，三个电极接触区域均为40微米 ′30微米的长方形。

（27）用氢氟酸漂洗样品以去除源、漏、栅的金属电极接触区域的二氧化硅（包括前述工艺中自然氧化的和第17步最后形成的），然后用PVD淀积电极金属铝，厚度为200纳米，如图25所示。

（31）在氮化硅上旋涂光刻正胶，厚度1微米，如图28所示。

Claims

1.一种使用纳米压印和接触式光刻制作硅纳米线晶体管的方法，其特征在于具体步骤如下：

（1）选用合适顶层硅厚度，和初始掺杂浓度小于5×10¹⁵/cm³的SOI片作为样品衬底，在衬底上旋涂PMMA和SU-8光刻胶；

（3）在经上述步骤的样品表面用PVD方法定向淀积一层镍，淀积方向垂直于压印线条，并与衬底法线方向成一定角度，角度的选取要使淀积的镍能覆盖光刻胶表面大部分地方，但没有覆盖压印线条边缘造成的阴影区域；

（7）在样品表面用PECVD生长一层氮化硅；

（8）在氮化硅上旋涂一层SU-8光刻胶；

（9）对SU-8光刻胶进行压印，所用模板上的图形为凸起的沟道和栅电极图案；

（12）对样品进行快速热氧化，温度950℃-1050℃，时间200秒至800秒，并用氢氟酸腐蚀去除氧化层，以减小硅纳米线的线宽；

（14）在样品表面用PECVD低温生长重掺杂的非晶硅，非晶硅将填充氮化硅上的沟槽结构；

（15）用RIE刻蚀非晶硅，去除氮化硅表面的非晶硅，但在氮化硅沟槽内仍然保留部分非晶硅；

（16）用热磷酸去除氮化硅；

（18）用快速热处理样品，温度800℃-1000℃，时间10分钟至60分钟，使非晶硅晶化成多晶硅；

（19）对样品进行离子注入，作为源漏掺杂；

（20）高温快速热处理样品，温度800℃-1000℃，时间10秒至60秒激活杂质；

（21）在样品表面旋涂一层SU-8光刻胶；

（22）用接触式光刻定义器件区域；

（23）腐蚀去除器件区域之外的硅层；

（25）在样品表面旋涂一层光刻正胶；

（27）用PVD淀积电极金属；

（30）用PECVD在样品表面低温生长氮化硅，作为器件封装；

（31）在氮化硅上旋涂光刻正胶；

（32）光刻定义源、漏、栅的电极区域；

（33）用RIE刻蚀氮化硅，暴露电极区域的金属；

（34）用丙酮和超声波清洗机去除光刻正胶。

2.根据权利要求1所述的方法，其特征在于步骤（1）中，在衬底上旋涂PMMA和SU-8光刻胶的步骤为：在衬底上旋涂30到200纳米厚的PMMA胶，并烘烤使之硬化，烘烤温度在160℃到220℃之间，时间在15至60分钟之间；然后后再旋涂30到200纳米厚SU-8光刻胶并前烘，温度在90℃到120℃之间，时间在5到20分钟之间。

3.根据权利要求1所述的方法，其特征在于步骤（2）中，所述压印的温度在90℃到120℃之间，压强在10到60bar之间。

4.根据权利要求1所述的方法，其特征在于步骤（7）中，所述在样品表面用PECVD生长一层氮化硅，生长温度在100℃到300℃之间，生成的氮化硅厚度在100纳米到500纳米之间。

5.根据权利要求1所述的方法，其特征在于步骤（9）中，所述使用凸起的沟道和栅电极阵列模板对SU-8胶进行压印，压印温度在90℃到120℃之间，压强在10bar到60bar之间；所用的模板图形中的沟道图形即为简单的线条图形，其宽度即为所需晶体管的沟道长度；栅电极图形是由线条图形组成的网格；上述两种线条图形的宽度在50nm到300nm之间。

6.根据权利要求1所述的方法，其特征在于步骤（14）中，所述在样品表面用PECVD在低温生长重掺杂的非晶硅，生长厚度超过前述步骤（9）所采用的沟道图形宽度的1/2；非晶硅填满沟道区域的氮化硅沟槽，同时沟槽内的非晶硅的竖直方向的厚度大于其他区域的氮化硅表面的非晶硅的厚度。

7.根据权利要求1所述的方法，其特征在于步骤（27）中，所述用PVD淀积电极金属的步骤为：用氢氟酸漂洗样品以去除源、漏、栅的金属电极接触区域在前面步骤中氧化形成二氧化硅层，然后用PVD淀积电极金属铝，厚度在50纳米到300纳米之间。