CN106057664B - 一种纳米尺度多晶硅线条的制备方法 - Google Patents
一种纳米尺度多晶硅线条的制备方法 Download PDFInfo
- Publication number
- CN106057664B CN106057664B CN201610603257.5A CN201610603257A CN106057664B CN 106057664 B CN106057664 B CN 106057664B CN 201610603257 A CN201610603257 A CN 201610603257A CN 106057664 B CN106057664 B CN 106057664B
- Authority
- CN
- China
- Prior art keywords
- preparation
- nanoscale
- polysilicon
- hachure
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 39
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002425 crystallisation Methods 0.000 claims abstract description 6
- 230000008025 crystallization Effects 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 238000004151 rapid thermal annealing Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000609 electron-beam lithography Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 238000000671 immersion lithography Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 230000007423 decrease Effects 0.000 abstract description 5
- 230000001976 improved effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000012528 membrane Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- JOOMLFKONHCLCJ-UHFFFAOYSA-N N-(trimethylsilyl)diethylamine Chemical compound CCN(CC)[Si](C)(C)C JOOMLFKONHCLCJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种纳米尺度多晶硅线条的制备方法。本发明采用在衬底上形成非晶硅薄膜层，然后在非晶硅薄膜层上刻蚀出纳米尺度细线条，最后进行退火处理，再结晶得到高质量低内部缺陷的柱状多晶硅；本发明再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属‑氧化物半导体场效应晶体管MOSFET的性能有积极效果；能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。
Description
技术领域
本发明涉及半导体技术，具体涉及一种纳米尺度多晶硅线条的制备方法。
背景技术
集成电路发明至今已有五十多年，集成电路一直遵循摩尔定律发展，即：在价格不变的情况下，集成电路的集成度每十八个月增加一倍，性能提升一倍。随着时间的推移，集成度在逐步提高，器件尺寸随之减小。但随着器件尺寸的缩小也给器件性能带来了一系列挑战：源漏电场对沟道的影响增加，使得栅对沟道的控制能力减弱；栅介质厚度按比例减薄，栅泄漏电流逐渐增加；源漏寄生电阻增加降低了器件的驱动电流；沟道横向电场和纵向电场的增加，载流子在沟道中散射增加，迁移率降低。所以，减小特征尺寸的难度越来越大。传统晶体管的物理极限不断逼近，更小特征尺寸的制造技术越来越困难，集成电路的功耗不断增大。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
三维集成技术的出现，为半导体和微电子技术的持续发展提供了一个新的技术方案。所谓三维集成，广义上是指将多层集成电路芯片堆叠键合，通过穿透衬底的三维互连实现多层之间的电信号连接。三维集成是一种与器件结构和工艺无关的技术方向能够不依赖于特征尺寸的不断缩小而仍旧保持摩尔定律向前发展。狭义上的三维集成指在前道工艺中将不同器件分不同层次堆叠连接起来，实现单位面积上的集成度提升。
利用多晶硅薄膜作为有源层形成场效应晶体管，能够在不增加芯片面积的基础上增加芯片集成度，在三维集成方面拥有巨大潜力。但是多晶硅场效应晶体管的性能直接依赖于多晶硅薄膜的特性，直接淀积的多晶硅薄膜的晶粒尺度、表面粗糙度、薄膜电阻率等方面对于制备高性能器件还存在优化空间，由于对非晶硅改性得到高质量多晶硅薄膜可控性高，一直是业界研究的热点。因此，如何通过工艺条件优化使得非晶硅薄膜质量提高成为研究的关键。
发明内容
针对以上现有技术中存在的问题，本发明提出了一种纳米尺度多晶硅线条的制备方法，通过光刻出非晶硅的纳米尺度细线条，再进行快速热退火结晶，纳米尺度细线条限制晶粒生长，达到薄膜晶粒尺寸增大且生长方向可控、尺寸可控的目的。
本发明的纳米尺度多晶硅线条的制备方法，包括以下步骤：
1)在硅衬底上制备一层介质隔离层；
2)在介质隔离层上淀积一层非晶硅，形成非晶硅薄膜层；
3)利用光刻技术，在非晶硅薄膜层上形成光刻胶，并形成光刻胶的图案，光刻胶的图案为纳米尺度细线条；
4)利用光刻胶作为掩膜，在非晶硅薄膜层上刻蚀出纳米尺度细线条；
5)对刻蚀出纳米尺度细线条的非晶硅进行退火结晶处理，纳米尺度细线条的边界限制晶粒的生长，多晶硅的晶粒生长方向倾向于沿细线条长度方向，从而在介质隔离层上得到高质量低内部缺陷的柱状多晶硅。
其中，在步骤1)中，采用热氧化方法在硅衬底上制备介质隔离层；介质隔离层的材料采用氧化硅或氮化硅。
在步骤2)中，淀积的方法采用低压化学气相淀积(Low Pressure Chemical VaporDeposition，LPCVD)或等离子体增强化学气相淀积(Plasma Enhanced Chemical VaporDeposition，PECVD)，保证淀积的非晶硅薄膜层具有较好的厚度均匀性。非晶硅薄膜层的厚度在40nm～120nm之间。
在步骤3)中，光刻技术采用电子束光刻或193nm浸没式光刻。纳米尺度细线条的宽度在5nm～120nm之间，长度在100nm～20μm之间。
在步骤4)中，刻蚀采用反应离子刻蚀(Reactive Ion Etching，RIE)或电感耦合等离子体(Inductively Coupled Plasma，ICP)的具有较好各向异性的刻蚀技术。
在步骤5)中，退火方法采用快速热退火(Rapid Temperature Annealing，RTA)或炉退火，两种退火方式的温度区间为800℃～1100℃，优选950℃；快速热退火的时间为10s～120s，优选60s；炉退火的时间为10min～60min，优选30min。
本发明的优点：
(1)再结晶后得到的多晶硅的晶粒尺寸显著提高，内部缺陷减少，结晶效果好；
(2)再结晶后得到的多晶硅，由于晶粒间界更少，方块电阻下降，载流子迁移率提高，对提高多晶硅金属-氧化物半导体场效应晶体管MOSFET的性能有积极效果；
(3)能够通过设计纳米尺度细线条的宽度来控制多晶硅的结晶大小，可控性和均匀性高；
(4)与体硅CMOS工艺完全相兼容，工艺简单，成本代价小，适用于三维集成。
附图说明
图1为根据本发明的纳米尺度多晶硅线条的制备方法在硅衬底上制备介质隔离层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
图2为根据本发明的纳米尺度多晶硅线条的制备方法淀积非晶硅薄膜层的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
图3为根据本发明的纳米尺度多晶硅线条的制备方法在非晶硅薄膜层上形成纳米尺度细线条的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
图4为根据本发明的纳米尺度多晶硅线条的制备方法退火非晶硅再结晶的示意图，其中，(a)为俯视图，(b)为沿图(a)中A-A’的剖面图；
图5为根据本发明的纳米尺度多晶硅线条的制备方法的一个实施例得到的多晶硅的拉曼光谱图；
图6为根据本发明的纳米尺度多晶硅线条的制备方法的一个实施例得到的多晶硅的电阻率箱线图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
本实施例的纳米尺度多晶硅线条的制备方法，包括以下步骤：
1)在Si(100)的衬底1上热氧化形成100nm厚的SiO2介质隔离层2，如图1所示。
2)在介质隔离层2上利用LPCVD方法淀积40nm厚的非晶硅薄膜层3，如图2所示。
3)利用电子束光刻，形成光刻胶的图案，光刻胶的图案为60nm/90nm/120nm宽，20μm长的纳米尺度细线条，线间距保持为180nm，光刻形成光刻胶的图案包括以下步骤：
3-1)在基片表面涂六甲基二硅胺HMDS或三甲基甲硅烷基二乙胺TMSDEA，以增强光刻胶与基片的粘附力；
3-2)旋涂光刻胶，形成厚度均匀没有缺陷的光刻胶薄膜；
3-3)前烘，使光刻胶中的溶剂挥发，降低灰尘粘污，提高光刻胶的粘附性；
3-4)曝光；
3-5)曝光后烘焙，促进光刻胶受光照之后的化学反应；
3-6)显影，形成光刻胶图案；
3-7)坚膜烘焙，蒸发掉剩余的溶剂，使光刻胶变硬，再次提高光刻胶对基片的粘附性；
3-8)镜检，检查光刻工艺的好坏，例如线宽是否达标等问题。
4)利用各向异性干法刻蚀下层40nm的非晶硅薄膜，非晶硅薄膜层上形成纳米尺度细线条4，如图3所示。
5)以950℃，35s的退火条件进行快速热退火，非晶硅再结晶，纳米尺度细线条的边界限制多晶硅的生长，从而在介质隔离层上得到沿线条长度方向的柱状多晶硅5，如图4所示。
本实施例的实验结果：
拉曼测试可以表征再结晶非晶硅薄膜得到的多晶硅的结晶度和晶粒尺寸。由图5的拉曼光谱可知，拉曼峰位置在单晶硅峰520cm-1附近，表明非晶硅线条经过RTA再结晶退火后具有良好的再结晶效果；从光谱图形状角度分析可知随着线条宽度的增加，半高宽(FWHW)逐渐变大，表明再结晶的晶粒尺寸下降。随着线条宽度增加，尺寸限制作用减弱，非晶硅再结晶质量有所下降，表明尺寸限制这种工艺改良方法能够有效地提高非晶硅薄膜再结晶质量。
由图6可知，随着非晶硅的纳米尺度细线条宽度的下降，电阻率降低，这表明随着线条宽度下降，尺寸限制作用增强，晶粒增大，载流子迁移率上升，使得非晶硅薄膜电阻率降低；同时，从图中可知随着再结晶的非晶硅的线条宽度下降，电阻率值的离散性降低，这表明在尺寸限制的作用下，再结晶得到的多晶硅质量一致性提高。
本发明采用先形成纳米尺度细线条再退火结晶，与现有的先退火形成多晶硅再刻蚀形成线条的方法相比，能够利用尺寸限制作用有效地提高多晶硅线条的晶粒尺寸，减小晶界缺陷，同时由于晶粒更大，载流子迁移率更高，多晶硅线条的电阻率更低。
综上，本发明对提高非晶硅薄膜晶粒尺寸、优化薄膜电阻率有积极作用。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
Claims (10)
1.一种纳米尺度多晶硅线条的制备方法，其特征在于，所述制备方法包括以下步骤：
1)在硅衬底上制备一层介质隔离层；
2)在介质隔离层上淀积一层非晶硅，形成非晶硅薄膜层；
3)利用光刻技术，在非晶硅薄膜层上形成光刻胶，并形成光刻胶的图案，光刻胶的图案为纳米尺度细线条；
4)利用光刻胶作为掩膜，在非晶硅薄膜层上刻蚀出纳米尺度细线条；
5)对刻蚀出纳米尺度细线条的非晶硅进行退火结晶处理，纳米尺度细线条的边界限制晶粒的生长，多晶硅的晶粒生长方向倾向于沿细线条长度方向，从而在介质隔离层上得到柱状多晶硅。
2.如权利要求1所述的制备方法，其特征在于，在步骤1)中，采用热氧化方法在硅衬底上制备介质隔离层。
3.如权利要求1所述的制备方法，其特征在于，在步骤1)中，所述介质隔离层的材料采用氧化硅或氮化硅。
4.如权利要求1所述的制备方法，其特征在于，在步骤2)中，淀积的方法采用低压化学气相淀积LPCVD或等离子体增强化学气相淀积PECVD。
5.如权利要求1所述的制备方法，其特征在于，在步骤2)中，非晶硅薄膜层的厚度在40nm～120nm之间。
6.如权利要求1所述的制备方法，其特征在于，在步骤3)中，光刻技术采用电子束光刻或193nm浸没式光刻。
7.如权利要求1所述的制备方法，其特征在于，在步骤3)中，纳米尺度细线条的宽度在5nm～120nm之间，长度在100nm～20μm之间。
8.如权利要求1所述的制备方法，其特征在于，在步骤4)中，刻蚀采用反应离子刻蚀RIE或电感耦合等离子体ICP。
9.如权利要求1所述的制备方法，其特征在于，在步骤5)中，退火方法采用快速热退火RTA或炉退火。
10.如权利要求9所述的制备方法，其特征在于，快速热退火或炉退火的温度在800℃～1100℃之间；快速热退火的时间在10s～120s之间；炉退火的时间在10min～60min之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610603257.5A CN106057664B (zh) | 2016-07-27 | 2016-07-27 | 一种纳米尺度多晶硅线条的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610603257.5A CN106057664B (zh) | 2016-07-27 | 2016-07-27 | 一种纳米尺度多晶硅线条的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106057664A CN106057664A (zh) | 2016-10-26 |
| CN106057664B true CN106057664B (zh) | 2019-04-02 |
Family
ID=57417104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610603257.5A Active CN106057664B (zh) | 2016-07-27 | 2016-07-27 | 一种纳米尺度多晶硅线条的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106057664B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101117208A (zh) * | 2007-09-18 | 2008-02-06 | 中山大学 | 一种制备一维硅纳米结构的方法 |
| CN102403231A (zh) * | 2011-11-22 | 2012-04-04 | 复旦大学 | 使用纳米压印和接触式光刻制备硅纳米线晶体管的方法 |
| CN104064619A (zh) * | 2014-06-03 | 2014-09-24 | 苏州大学 | 一种微晶硅非晶硅径向双结纳米线太阳能电池 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8455334B2 (en) * | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
-
2016
- 2016-07-27 CN CN201610603257.5A patent/CN106057664B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101117208A (zh) * | 2007-09-18 | 2008-02-06 | 中山大学 | 一种制备一维硅纳米结构的方法 |
| CN102403231A (zh) * | 2011-11-22 | 2012-04-04 | 复旦大学 | 使用纳米压印和接触式光刻制备硅纳米线晶体管的方法 |
| CN104064619A (zh) * | 2014-06-03 | 2014-09-24 | 苏州大学 | 一种微晶硅非晶硅径向双结纳米线太阳能电池 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106057664A (zh) | 2016-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7803698B2 (en) | Methods for controlling catalyst nanoparticle positioning and apparatus for growing a nanowire | |
| WO2019154385A1 (zh) | 一种高密度三维纳米线沟道阵列及其制备方法 | |
| JP5639063B2 (ja) | 横方向成長半導体ナノワイヤの製造方法とその方法により得られたトランジスタ | |
| WO2022188704A1 (zh) | 一种sgt mosfet器件及其接触孔的制造方法 | |
| CN100524782C (zh) | 一种具有金属硅化物纳米结构的材料及其制作方法 | |
| WO2014139291A1 (zh) | 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法 | |
| CN102427023B (zh) | 一种硅纳米线的制备方法 | |
| CN102354669B (zh) | 硅纳米线器件的制作方法 | |
| CN106057664B (zh) | 一种纳米尺度多晶硅线条的制备方法 | |
| CN208489202U (zh) | 一种高频半导体薄膜场效应管 | |
| US7713850B2 (en) | Method for forming a structure provided with at least one zone of one or several semiconductor nanocrystals localised with precision | |
| CN103787270A (zh) | 一种采用原子力显微镜加工石墨烯超晶格纳米结构的方法 | |
| CN110752157B (zh) | 三维悬空环栅结构半导体场效应晶体管器件的制备方法 | |
| US7718349B2 (en) | Method for producing submicron structures | |
| CN105304501B (zh) | 一种制备三维环栅结构半导体场效应晶体管器件的方法 | |
| CN105609539B (zh) | 自对准二维晶体材料场效应半导体器件及其制备方法 | |
| CN102280480B (zh) | 双栅沟道导电类型可调单壁碳纳米管场效应晶体管及制备工艺 | |
| CN109911847A (zh) | 一种通过转移释放获取高密度纳米线阵列的方法 | |
| CN102751179B (zh) | 一种制备石墨烯器件的方法 | |
| TWI227516B (en) | Nano-electronic devices using discrete exposure method | |
| CN106449407B (zh) | 环形栅薄膜晶体管及其制备方法 | |
| CN106252210A (zh) | 一种利用盖帽层退火结晶的多晶硅制备方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| Shah et al. | Roughness optimization of electron-beam exposed hydrogen silsesquioxane for immobilization of DNA origami | |
| CN111403290B (zh) | 一种激光冲击减小场效应晶体管沟道长度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220323 Address after: 100871 No. 5, the Summer Palace Road, Beijing, Haidian District Patentee after: Peking University Patentee after: SMIC international integrated circuit manufacturing (Shanghai) Co., Ltd Address before: 100871 No. 5, the Summer Palace Road, Beijing, Haidian District Patentee before: Peking University |