CN102388449A - 在半导体装置的金属化系统中提供超电迁移效能且减少敏感低k介电的劣化 - Google Patents

在半导体装置的金属化系统中提供超电迁移效能且减少敏感低k介电的劣化 Download PDF

Info

Publication number
CN102388449A
CN102388449A CN2010800121646A CN201080012164A CN102388449A CN 102388449 A CN102388449 A CN 102388449A CN 2010800121646 A CN2010800121646 A CN 2010800121646A CN 201080012164 A CN201080012164 A CN 201080012164A CN 102388449 A CN102388449 A CN 102388449A
Authority
CN
China
Prior art keywords
dielectric
chemical treatment
copper
basis
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800121646A
Other languages
English (en)
Inventor
O·奥威尔
J·霍哈格
F·福斯特尔
A·普罗伊塞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102388449A publication Critical patent/CN102388449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在形成复合金属化系统的过程中，可在含铜的金属区域(122A)上形成传导覆盖层(122C)，用来强化电迁移作用而不会负面影响整体的传导性。同时，可进行热化学处理，提供敏感介电材料(121)的超表面条件以及也抑制碳消耗，所述碳消耗在习知技艺中会造成敏感ULK材料的材料特性明显变化。

Description

在半导体装置的金属化系统中提供超电迁移效能且减少敏感低K介电的劣化
技术领域
本申请是关于微结构，例如高级集成电路，以及更特别是关于包括精密介电与传导材料的金属化系统。
背景技术
现代微结构的制造中，例如集成电路，有连续驱动稳定降低微结构组件的特征尺寸，因而增进这些结构的功能性。例如，在现在集成电路中，最小的特征尺寸，例如场效晶体管的信道长度已经达到深的次微米范围，因而增加这些电路的速度与/或电力消耗与/或功能多样性的效能。当新的电路世代减小各电路组件的尺寸，因而改善例如晶体管组件的切换速度时，也减少电连接各电路组件的互联机的占地面积。因此，随着所需要的互连数量增加速度超过电路组件的数量增加速度，这些互联机的尺寸也减少而补偿缩小的占地面积与每单位芯粒上数量增加的电路组件。因此，通常提供多个堆栈的“线路”层，也称为金属化层，其中通过所谓的通孔，一金属化层的个别金属线连接至上方或下方金属化层的个别金属线。尽管提供多个金属化层，但是所述互联机的缩小尺寸需要配合例如现代PCU、内存芯片、ASIC(应用特定IC)等类似物的许多复杂性。
尽管由于每单位面积上电流组件数量增加而提供相对大量的金属化层，但是高级集成电路包含尺寸0.05微米或更小的晶体管组件，因而典型需要运作在更高的电流密度，在个别互连结构中每平方公分高达数kA。因此，已建立的材料，例如铝，已经被铜与铜金属取代，亦即具有显着较低电阻且对电迁移具较佳抗性的材料，即使相较于铝具有较高的电流密度。导入铜至微结构与集成电路制造中，要成许多关于铜特性的严重问题，铜很容易扩散至二氧化硅与多个低k介电材料，它们都是典型用于和铜结合，降低复合金属化层中的寄生电容。为了提供需要的附着以及避免铜原子扩散至敏感装置区域中，因而通常需要在铜与介电材料之间提供障蔽层，其中以铜为基础的互连结构是包埋的。虽然氮化硅是有效防止铜原子扩散的介电材料，但是选择氮化硅作为层间介电材料是较不令人满意的，因为氮化硅具有较高的介电系数，因而增加邻近铜线的寄生电容，造成无可忍受的讯息传播迟延。因此，通常形成薄传导障蔽层给予铜需要的机械稳定性，也将铜与周围的介电材料分离，因而减少铜扩散进入介电材料，也减少不要的物种，例如氧、氟等类似物，扩散至铜。再者，所述传导障蔽层也可形成具有铜的强接口，因而减少在所述接口诱导重要材质迁移的可能性，所述接口是在增加扩散路径的关键区域，可促使电流诱导的材料扩散。目前，钽、钛、钨及其化合物与氮、硅与类似物是传导障蔽层的较佳候选者，其中所述障蔽层可包括两个或多个不同组合物次层，以符合扩散抑制与附着性质的需求。
铜不同于铝的另一个特征是无法轻易用化学与物理蒸气沉积技术沉积大量的铜，因而需要称为镶嵌(damascene)或嵌花(inlaid)技术的工艺策略。在镶嵌工艺中，先形成介电层，而后图案化形成包含沟渠与/或通孔，接着用铜填充，其中如前所述，在填充铜之前，在所述沟渠与通孔的侧壁上形成传导障蔽层。通常是用湿化学沉积工艺，例如电镀与无电镀，在沟渠与通孔中沉积大量铜材料，因而需要可信赖的通孔填充，深宽比为5以上，直径为3微米或更小，结合沟渠宽度范围由0.1微米至数微米。在电子电路版制造领域中，已经建立铜的电化学沉积工艺。然而，关于半导体装置中金属区域的尺寸，填充高深宽比通孔是非常复杂且具挑战性的任务，其中最后得到的以铜为基础的互连结构的特性主要取决于结构的工艺参数、材料与几何。由于互连结构的几何主要是由设计参数决定，因此不会因为给定的微结构而显着改变，很重要的是估计且控制材料的影响，例如传导与非传导的障蔽层、介电材料与类似物，以及它们对于互连结构特性上的交互作用，整体确保高产率以及所需要的产品可信赖度。对于不同架构，特别重要是辨识、监视与减少金属化系统中的退化与错误机制，以维持每一个新装置世代或技术节点的装置可信赖度。
因此，为了找到新的材料与工艺技术用于形成具有低的整体介电系数与超高可信赖度的铜为基础的线与通孔，非常努力研究铜互连的退化，特别是结合低k介电材料或具有相对介电系数3或更小的超低k(ULK)介电材料。
对于过早的装置错误有显着贡献的一种错误机制是在沟渠与通孔中填充铜材料之后，特别提供沿着铜与介电覆盖层之间形成的接口的电迁移诱导材料传输，侧壁是由传导障蔽材料包覆。除了保持铜完整性，介电覆盖层通常是作为层间介电中通孔开口形成过程中的蚀刻停止层。例如，通常使用的材料是氮化硅以及含有碳化硅的氮气，对典型层间介电质具有高蚀刻选择性，所述层间介电质例如多种低k介电材料，以及也抑制铜扩散至所述层间介电质上。然而，最近的研究结果显示，铜于介电覆盖层之间形成的接口是金属互连操作过程中材料传输的主要扩散路径。
因此，为了增进铜与覆盖层之间的接口特性已经发展多种替代方式，具有可靠地局限铜以及维持其完整性的能力。例如，已经提出在含铜区域的顶部上选择性提供传导材料，可具有超电迁移效能而不会过度降低对应金属线的整体电阻。举例，多种合金，例如钴/钨/磷(CoWP)化合物、镍/钼/磷(NiMoP)化合物与类似物，已经证实是传导覆盖层的候选者，可显着减少对应金属线内的电迁移效应。
虽然这些化合物提供超电迁移效应，但是关于在对应的电化学沉积工艺制备暴露的表现，适当的制造工艺流入已建立的工艺策略用于形成复合金属化系统需要显着的努力。再者，在金属化系统中常发现严重的缺陷，所述金属化系统包含电化学沉积技术为基础形成的铜线与传导覆盖层，相较于具有介电覆盖层为基础的金属化系统的装置，此装置中可能发生增加漏电流与介电崩溃事件。
在其它策略中，已经证实铜表面并入某些物种是可实行的技术，用于促进整体电迁移作用，例如结合对应覆盖或蚀刻停止层。因此，在一些习知工艺方法中，铜线的暴露表面可暴露至反应环境，用以并入硅、氮与类似物，用于沉积所述覆盖或蚀刻停止材料之前，促进金属线的表面特性。例如，为了起始硅、氮与类似物的相互扩散，以清洗工艺为基础，可提供硅与/或含氮物种至等离子反应环境，因而形成对应的铜化合物，显着增进整体表面特性。例如，为了形成硅/铜化合物，也可称为铜自杀(copper suicide)，且可提供超电迁移作用，可在对应的等离子处理中使用硅烷。
虽然可起始硅/氮扩散进入铜材料的表面区域，结合介电覆盖层促进铜表面的电迁移作用，然而结果是很难控制互相扩散的程度，以及反应等离子环境可造成敏感介电材料的暴露表面区域的明显破坏，特别是当ULK材料用于精密应用。因此，已经使用热处理，例如用于清洗暴露的铜表面，以及起始硅扩散进入铜表面，用以得到超电迁移作用，同时避免或是至少减少敏感介电材料的过度破坏。另一方面，由于横切面面积减少，形成在所述铜表面中与铜表面后的铜/硅化合物可对于金属线的整体传导性具有负面效果，特别是对于需要高电流密度的金属化系统，可造成显着的信号延伸迟延。
有鉴于上述内容，本申请是关于形成复合金属化层的技术，所述金属化层具有增进的电迁移作用与介电材料改善的电效能与高崩溃电压，同时避免或至少减少上述一或多个问题的影响。
发明内容
一般而言，本申请是关于工艺技术，其中可得到具有超效能的电迁移，而同时可增进金属化系统的整体电性能。为达此目的，高敏感低k与ULK材料的材料特性不会被过度退化，或是甚至在以热化学处理为基础的某些工艺步骤之后再重新建立。已确认对于许多精密低k介电材料，这些材料的整体作用可关键地取决于碳内容，可因暴露至反应等离子环境而显着减少，典型使用在对应的清洗工艺过程中以及也常使用在硅物种并入暴露表面区域的过程中。因此，在本申请所揭露的一些说明内容中，可使用热化学处理，可在与敏感低k介电材料交互作用之横，造成碳消耗的程度明显减少，而含铜金属属区域上方已经形成传导覆盖层，可造成超电迁移效能以及也可在热化学处理过程中作为有效率的屏蔽。因此，可提供传导覆盖层，而达到超电迁移效能不牺牲整体传导性的优点，同时热化学处理可造成低k介电材料的超特性，其中在本申请揭露的一些实施例中，可在适当的工艺环境中进行另一热化学处理，例如含硅环境，可造成介电材料表面特性的对应改善。例如，敏感低k介电材料的蚀刻相关破坏的一些程度可被“修复”，因而增进表面状态，用于半导体装置的进一步处理，例如关于沉积另一介电材料，例如蚀刻停止材料，或是任何其它过渡材料层，用于在其上方形成另一低k介电材料。
本申请的一说明方法揭露是关于形成用于半导体装置的金属化层。所述方法包括在形成传导覆盖层在金属区域的表面上，所述金属区域是侧向包埋在所述金属化层的第一介电材料中。因此，所述方法包括在所述传导覆盖层存在中，在所述第一传导材料的暴露表面上进行热化学清洗处理。再者，所述方法包括在所述第一介电材料的所述暴露表面与所述传导覆盖层上，形成第二介电材料。
本申请揭露的另一方法是包括在半导体装置的金属化层的金属区域的含铜表面上，形成传导覆盖材料，其中所述金属区域是形成在所述金属化层的低k介电材料中。所述方法更包括在氧化铜还原工艺气体的基础上，在低k介电材料的暴露表面上进行第一热化学处理。所述方法更包括在进行所述第一热化学处理后，在含硅工艺环境的基础上，在所述暴露表面上进行第二热化学处理。再者，所述方法包括在所述传导覆盖层与所述低k介电材料的所述暴露表面上，形成介电材料层。
本申请揭露的另一方法是关于形成半导体装置的金属化层。所述方法包括在低k介电材料层中形成开口，以及用含铜材料填充所述开口，用于形成金属区域。再者，在所述金属区域的所述表面上，形成传导覆盖层，以及在没有等离子存在的铜还原气体环境基础上进行清洗工艺。此外，所述方法包括在含硅工艺环境中，在无等离子存在的含硅工艺环境基础上，进行表面修饰工艺。
附图说明
本申请揭露的其它实施例如附随的权利要求定义的，以及参考以下详细描述与附随的图式可更明了本申请。
图1a、1b与1d是根据实施例概示说明形成金属化层的不同制造阶段过程中半导体装置的横切面，其中在传导覆盖层的基础上进行热化学处理。
图1c是根据本申请的另一实施例，概示说明半导体装置，其中根据其它实施例，可进行额外的热化学处理，更加增进敏感低k介电材料的特性。
具体实施方式
虽然本申请揭露的内容描述如实施例与以下详细说明及图式，应了解以下详细说明与图式并不是用于限制本申请于特定实施例，所描述的实施例仅说明本申请的多种面向，本申请的范围是定义在权利要求书中。
一般而言，本申请提供工艺技术，其中在传导覆盖材料的基础上，对于精密金属化系统中金属区域达到超电迁移特性，而可减少额外过度破坏敏感低k介电材料，例如碳消耗、蚀刻相关的破坏，由于介电材料更稳定与均匀特性的超电迁移与理想的高传导性，例如较高的崩溃电压，因而可增进所述金属化系统的整体效能。为达此目的，在暴露的金属区域上，选择性形成所述传导覆盖层之后，进行至少一清洗工艺作为热化学处理，可理解为在无等离子的工艺环境中，亦即高比例的离子化粒子，进行处理。应理解热化学工艺环境可理解为离子化粒子的比例相当于根据特定压力与温度条件，分子与原子热移动而得到的比例。因此，与电磁场交互作用引起的较高比例离子粒子并不被视为热化学工艺环境。
在本申请揭露的一些实施例中，可在氧化物还原气体的基础上进行热化学清洗工艺，例如氨气与/或氮气，以及可造成有效移除后续工艺过程中产生的污染物，例如铜沉积、过多材料的化学机械抛光、传导覆盖层的沉积与类似物，而同时也减少敏感低k介电材料的向外扩散碳物种的倾向，向外扩散碳物种会明显影响低k材料的整体特性。因此，在后续工艺过程中，例如可在原位(in situ)工艺结合先前热化学处理的基础上完成沉积另一介电材料，可提供加强的表面条件，可造成所述介电材料的介电强度增加，而后贡献至所得金属化系统的超可信赖度。在其它实施例中，可在含硅工艺环境基础上进行另一热处理，其中可完成一些程度的表面修饰，例如通过硬化或密集化敏感低k介电材料的暴露表面区域，因而在后续工艺过程中提供更强化的表面条件，或是甚至减少先前进行的蚀刻与光阻剥离工艺的破坏程度，因而也贡献至超可信赖度与介电强度。在一些实施例中，可进行热化学处理，成为原位工艺顺序具有清洗步骤以及后续的“硅扩散”步骤，可能结合沉积工艺，用于形成另一介电材料，例如氮化硅材料、含氮碳化硅材料与类似物。因此，在精密金属化系统中，在接近的间隔金属区域之间需要更降低的寄生电容值，可使用具有介电常数3.0或2.0或更小的敏感介电材料，其中对应的工艺顺序可造成明显程度破坏材料，因而贡献至降低介电强度的可信赖度。因此，在无等离子处理的基础上，有效率的硅扩散至暴露的表面区域中可因而重建一些程度的分子结构或可提供表面区域的强化硬度或密度，也可部分强化这些材料的机械稳定度，所述材料常是多孔材料系统的形式。例如，在含硅物质的HMDS(六甲基二硅氮烷)与类似物的基础上，在热化学处理过程中，建立工艺环境，可减少这些敏感介电材料暴露表面区域的多孔程度。在一些实施例中，也可在敏感介电材料中实际形成金属区域之前，进行热化学处理，亦即在图案化介电材料之后与形成传导障蔽材料之前，以及沉积含铜金属。同样地，在此例子中，可避免等离子为基础的工艺的负面效应，而得到超表面条件用于后续工艺步骤。
参考附随的图式，本申请详细说明于实施例中。
图1概示说明半导体装置100的横切面，所述半导体装置100包括基板101，装置100整体电路架构所需要的电路组件可形成在基板101中或基板101上，例如晶体馆或类似物。如前所述，在装置的晶体管阶层中，关键特征尺寸的连续缩小，目前约为50纳米或更小，也需要使用装置100的金属化系统130中对应特征尺寸的金属线与通孔。在图1a所示的实施例中，所述金属化系统130由第一金属化层110与第二金属化层120呈现。然而，应理解所述金属化系统130可包括任何数目的金属化层，取决于装置100整体复杂度的需求。为求方便，不显示形成在层120上方或是定位在金属层110下方的任何其它金属化层。所述金属化层110可包括介电材料111，例如介电常数约2或更小的低k介电材料，对应的材料也可以是本申请中的超低k(ULK)材料。再者，所述金属化层110可包括金属区域或是金属线13，其中应理解典型可在金属化层110中提供许多适当的金属区域。所述金属线或金属区域112可包括以铜、银与类似物为基础的高传导和新材料112a，而传导障蔽材料112b可限制所述核心材料112，例如关于扩散进入周围的介电材料以及关于合并反应化合物，例如氧气、氟与类似物，它们是可存在介电材料111中。再者，如先前所述，所述传导障蔽材料112b可提供所述核心材料112a理想附着至周围的介电材料111，以及也可与高传导核心材料112a形成强接口，提供理想的电迁移作用。再者，如实施例中所示，传导覆盖层112c可形成在核心材料112a上，以及可包含任何适当的材料，例如附着CoWP化合物与类似物，如前所述。然而，应理解在其它实施例(未显示)中，如果对于金属化层110是适当的，可不提供传导覆盖层112c，然而在其它金属化层中，例如层120，可需要超电迁移作用结合高电传导性。再者，介电蚀刻停止或覆盖层113可包括碳化硅，含氮碳化硅、氮化硅与类似物，可形成在介电材料111上与金属区域112上，例如在传导覆盖层112c上，而在其它例子中，介电层113可提供需要的铜限制与电迁移作用。
所述金属化层120可包括介电材料121，也可代表低k介电材料或是ULK材料，可具有较多或较少的孔洞状态，如前所述。再者，金属区域122可侧向包埋在介电材料121中，以及可包括核心材料122a，例如铜材料，结合传导障蔽材料122b。在所示的实施例中，所述金属区域122可包括金属线1221与通孔122v，连接至金属化层110的金属区域112。再者，在此制造阶段中，由任何适当金属或金属化合物形成的传导覆盖层122c可至少形成在核心材料122a上，以提供超电迁移作用，而不会过度影响金属区域122的整体传导性。
由以下工艺为基础，形成图1a所示的半导体装置100。在形成例如晶体管的对应电路组件之后，在基板101上方的半导体材料中，可用以建立的工艺技术为基础形成接触结构(未显示)，用以提供半导体材料中与上方形成的电路组件与金属化系统130之间的接口。而后，可形成一或多金属化层，例如层110。为达此目的，以任何适当的沉积技术为基础，例如CVD、旋转技术，可沉积介电材料111，取决于要沉积的材料形式。如前所述，材料111可包括一些部分的碳物种，可明显影响整体材料特性。例如，可常使用以硅、碳、氢与氧为基础的材料，可以是较多或较少的多孔状态，而在其它例子中，可使用聚合物材料与类似物。而后，以精密微影蚀刻与蚀刻策略为基础，图案化介电材料111，可参考金属化层120的解释。最后，可用含金属材料填充对应于金属区域122的个别开口，以及可移除任何过多的材料，例如CMP(化学机械抛光)，用于在介电材料111中提供电隔离金属区域。而后，视需要，可形成传导覆盖层122c，接着沉积介电层113。而后，参考材料111，如前所述，可沉积介电材料121，以及可进行对应的图案化工艺，以分别获得金属线1221与通孔122t的沟渠与通孔开口。用已建立的蚀刻技术为基础，图案化介电材料121之后，在一些实施例(未显示)中，可进行适当的热化学处理，如后所述，参阅图1b与1c。而后，可沉积传导障蔽材料122b，接着沉积核心122a以及移除任何过多的材料。接着，装置100可暴露至沉积环境102，可代表电化学沉积环境或是气体环境，例如CVD环境、物理蒸气沉积环境，例如溅镀沉积。例如，可在电化学沉积技术基础上，例如用无电镀，有效沉积多种金属材料，其中核心材料122a的暴露表面可作为从适当电解质溶液起始材料沉积的催化材料。因此，可达到非常具有选择性的材料沉积，而不需要任何其它用于限制传导覆盖层122c至金属线1221的图案化方法。在其它例子中，可使用任何适当的沉积方法，例如选择性的类似CVD沉积技术，其中相较于介电材料121的暴露表面区域121s，所述核心材料122a可具有明显较高的沉积速度。
图1b概示说明暴露在第一热化学处理103a环境的半导体装置100。可用任何适当的工艺工具，例如沉积腔室与类似物，建立处理103a的工艺环境，例如可进行另一介电材料的沉积成为原位制程。在一实施例中，处理103a的工艺环境可建立在铜还原气体基础上，例如可建立在压力约1-6Torr的氨气(NH3)与氮气(N2)基础上。例如，氨气与氮气的比例范围约在1∶400至1∶1，而在其它例子中，可使用更纯的氨气作为还原气体。再者，为了建立处理103a理想的工艺温度，基板101可被加热至约250至500℃，例如约350℃。因此，可在覆盖层122c的表面以及介电材料121的表面121s的表面上，起始热诱导的化学清洗工艺。如前所述，处理103a可造成移除先前工艺顺序过程中，例如材料122a、122b的沉积产生的金属残留物，以及对应移除任何过多的材料。再者，在沉积传导覆盖层122c的后续工艺过程中，也已经在暴露的表面121s中沉积残留物，可有效率将它移除，同时也减少等离子为基础的清洗工艺后发现的碳消耗程度。
图1c是根据另一实施例概示说明半导体装置100，其中所述装置100除了热化学处理103a之外，可暴露至另一热化学处理103b。例如，可在适当的工艺环境基础上进行处理103a、103b，而不让装置100暴露在处理103a与103b之间的环境。工艺的对应顺序也可以是原位(insitu)工艺顺序，无关工艺顺序是否在相同或不同工艺腔室中进行，只要能避免过度暴露至环境中。可在气体环境的基础上进行热化学处理103a，所述气体环境包含例如含硅气体成分，例如硅烷或任何衍生物，例如三甲基硅烷(3MS)、四甲基硅烷(4MS)、HMDS与类似物。例如，在适当的温度基础上，例如对于硅烷或任何衍生物为250至500℃，可起始对应的硅扩散至暴露表面121s中，因而提供表面121s的一些程度硬化或密集化。在其它例子中，可使用HMDS，强化材料121的表面条件，甚至“重新建立”表面121s的理想结构，所述表面121s在先前工艺步骤中已经被破坏。应理解在对应的测量基础上，可轻易决定硅扩散至表面121s所需要的程度，其中用处理103b的不同参数设定基础上处理不同的介电材料，以及在不同处理之后决定表面条件。因此，可修饰暴露的表面121s，在后续工艺中提供强化的表面条件，例如在另一介电材料的沉积过程中，因而减少影响材料121特征的可能性，可造成强化可信赖度，如前所述。同时，覆盖层121c可作为保护层，用于避免过度硅扩散至核心材料122a中，过度的硅扩散会造成整体传导性降低，如前所述。
图1c概示说明在进行处理103a(参阅图1b)以及在一些实施例中处理103b(参阅图1c)之后，暴露在沉积环境104的半导体装置100。用适当的工艺参数与前驱材料为基础，建立沉积环境104，用来得到理想的介电层123组成，可做为蚀刻停止材料或任何其它适当的过度层用于在上方形成另一介电材料。在一实施例中，沉积工艺104代表包括至少处理103a(参阅图1b)的工艺顺序中的一工艺，其中所述工艺顺序可进行为上述定义的原位工艺。在其它实施例中，可进行额外的处理103b(参阅图1c)，也可以成为工艺顺序的一部分，其中可以在与处理103b相同的工艺腔室中，建立环境104。为达此目的，在一些实施例中，可建立等离子，起始硅、氮与碳的沉积，用来形成介电层123。因此，在沉积材料层123的过程中，由先前的一或多个热化学处理得到的强化表面121s可造成强化的沉积均匀性以及稳定与可信赖的整体特性，例如强化的介电强度与类似性质。应理解在工艺104过程中可沉积任何想要的材料组合物，例如二或多个不同的材料层，可为碳化硅、氮化硅、含氮的碳化硅与类似物。
而后，可继续后续处理，沉积另一介电材料，例如ULK材料与类似物，以及在其中形成适当的金属线与通孔，参阅金属化层110与120的描述。
在一些实施例中，可使用图1b与图1c描述的热化学处理103a、103b作为介电材料121图案化之后的工艺顺序，如上所述。例如，在图案化介电材料121的过程中，可能必须使用精密蚀刻方法，需要形成光阻屏蔽，可结合硬屏蔽材料，用以蚀刻穿过介电层121，以及形成金属线1221的对应沟渠(参阅图1a)。因此，在复合的图案化顺序与重复暴露至例如非等向性蚀刻的反应环境之后，光阻剥离工艺与类似方法会造成介电材料121暴露表面部分的明显破坏程度。在此例子中，使用图1b与1c的处理103a、103b顺序可造成有效移除污染物以及介电材料121暴露表面部分的对应“再强化”。结果，可减少在后续工艺过程的碳消耗，以及可得到强化的表面条件，例如硬化或密集化暴露的表面区域。因此，在沉积传导障蔽材料122b之后，由于材料121表面区域的多孔程度与蚀刻破坏明显减少，可得到更可信赖程度的覆盖。再者，由于避免顺序103a、103b的等离子，因而可避免额外的破坏。
结果，本申请提供技术，其中可在传导覆盖层基础上完成强化的电迁移作用，而使用无等离子的清洗工艺，可能结合例如含硅工艺环境为基础的表面修饰工艺，可得到敏感介电材料的其它强化材料特征。
熟知此技艺的人士在参阅本申请内容后，可知本申请的其它修饰与变化。因此，本申请内容是只用于说明与教导熟知此技艺的人士实施本申请揭露原理的通常方式。应理解本申请显示的形式与描述的内容可视为较佳实施例。

Claims (20)

1.一种用于形成半导体装置的金属化层的方法，所述方法包括：
在金属区域的表面上形成传导覆盖层，所述金属区域侧向包埋在所述金属化层的第一介电材料中；
在所述传导覆盖层存在中，在所述第一介电材料的暴露表面上进行热化学清洗处理；以及
在所述第一介电材料的所述暴露表面与所述传导覆盖层上，形成第二介电材料。
2.如权利要求1所述的方法，其中使用氧化物还原气体进行所述热化学清洗处理。
3.如权利要求2所述的方法，其中所述氧化物还原气体包括氨气与氮气至少其中之一。
4.如权利要求1所述的方法，其中在处理温度约250至500℃进行所述热化学处理。
5.如权利要求1所述的方法，其中所述第一介电材料是具有介电常数约2.7或更小的含碳材料。
6.如权利要求1所述的方法，其中所述热化学清洗处理以及沉积所述第二介电材料的进行成为不把所述半导体装置暴露至环境气体的工艺顺序。
7.如权利要求1所述的方法，其中更包括在进行所述热化学处理之后与形成所述第二介电材料之前，在含硅环境的基础上进行第二热化学处理。
8.如权利要求6所述的方法，其中在硅烷、三甲基硅烷、四甲基硅烷与六甲基二硅氮烷(HMDS)至少其中之一的基础上，建立所述含硅环境。
9.如权利要求1所述的方法，其中所述金属区域包括铜与传导障蔽材料。
10.一种方法，包括：
在半导体装置的金属化层的金属区域的含铜表面上，形成传导覆盖材料，所述金属区域形成在所述金属化层的低k介电材料中；
以氧化铜还原工艺气体为基础，在所述低k介电材料的暴露表面上，进行第一热化学处理；
在进行所述第一热化学处理之后，以含硅的工艺环境为基础，在所述暴露表面上，进行第二热化学处理；以及
在所述传导覆盖层与所述低k介电材料的所述暴露表面上，形成介电材料层。
11.如权利要求10所述的方法，其中在硅烷、三甲基硅烷、四甲基硅烷与六甲基二硅氮烷(HMDS)至少其中之一的基础上，建立所述含硅的工艺环境。
12.如权利要求10所述的方法，其中所述还原工艺气体包括氨气与氮气至少其中之一。
13.如权利要求10所述的方法，其中在处理温度约250至500℃进行所述第一与第二热化学处理。
14.如权利要求10所述的方法，其中所述第二热化学处理以及形成所述介电材料层的进行成为不把所述半导体装置暴露至环境气体的连续工艺顺序。
15.如权利要求14所述的方法，其中所述第一热化学处理、所述第二热化学处理以及形成所述介电材料层的进行成为不把所述半导体装置暴露至环境气体的连续工艺顺序。
16.如权利要求10所述的方法，更包括在所述低k介电材料中形成沟渠，以及用含铜材料填充所述沟渠，形成所述金属区域，其中在填充所述沟渠之前，进行至少一另一热化学处理。
17.如权利要求16所述的方法，其中进行至少一另一热化学处理包括在含硅的工艺环境基础上，进行第二热化学处理。
18.一种用于形成半导体装置的金属化层的方法，所述方法包括：
在低k介电层中，形成开口；
用含铜材料填充所述开口，形成金属区域；
在所述金属区域的表面上，形成传导覆盖层；
在没有等离子存在中，以铜还原气体环境为基础，进行清洗工艺；以及
在所述含硅的工艺环境中，在所述没有等离子存在中，以含硅的工艺环境为基础，进行表面修饰工艺。
19.如权利要求18所述的方法，更包括在所述低k介电材料与所述传导覆盖层上，形成介电材料层。
20.如权利要求18所述的方法，其中所述低k介电材料包括碳。
CN2010800121646A 2009-02-27 2010-02-22 在半导体装置的金属化系统中提供超电迁移效能且减少敏感低k介电的劣化 Pending CN102388449A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009010844.0A DE102009010844B4 (de) 2009-02-27 2009-02-27 Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102009010844.0 2009-02-27
PCT/EP2010/001091 WO2010097190A1 (en) 2009-02-27 2010-02-22 Providing superior electromigration performance and reducing deterioration of sensitive low-k dielectrics in metallization systems of semiconductor devices

Publications (1)

Publication Number Publication Date
CN102388449A true CN102388449A (zh) 2012-03-21

Family

ID=42173426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800121646A Pending CN102388449A (zh) 2009-02-27 2010-02-22 在半导体装置的金属化系统中提供超电迁移效能且减少敏感低k介电的劣化

Country Status (6)

Country Link
US (1) US8153524B2 (zh)
JP (1) JP2012519373A (zh)
KR (1) KR20120052190A (zh)
CN (1) CN102388449A (zh)
DE (1) DE102009010844B4 (zh)
WO (1) WO2010097190A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN108231736A (zh) * 2016-12-22 2018-06-29 格芯公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063417B4 (de) * 2008-12-31 2016-08-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Lokale Silizidierung an Kontaktlochunterseiten in Metallisierungssystemen von Halbleiterbauelementen
US8710660B2 (en) 2012-07-20 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect scheme including aluminum metal line in low-k dielectric
US9373579B2 (en) * 2012-12-14 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Protecting layer in a semiconductor structure
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
US10515896B2 (en) 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US11315801B2 (en) 2020-05-22 2022-04-26 Beijing E-Town Semiconductor Technology Co., Ltd Processing of workpieces using ozone gas and hydrogen radicals

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037374A1 (en) * 2005-08-15 2007-02-15 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
US20070173073A1 (en) * 2006-01-24 2007-07-26 Frank Weber Porous silicon dielectric
CN101051631A (zh) * 2006-04-04 2007-10-10 台湾积体电路制造股份有限公司 集成电路的内联机结构、镶嵌式结构以及半导体结构
US20080286966A1 (en) * 2007-05-15 2008-11-20 Joerg Hohage Method of forming a dielectric cap layer for a copper metallization by using a hydrogen based thermal-chemical treatment

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259160B1 (en) * 1999-04-21 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method of encapsulated copper (Cu) Interconnect formation
JP4034227B2 (ja) * 2002-05-08 2008-01-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6869878B1 (en) * 2003-02-14 2005-03-22 Advanced Micro Devices, Inc. Method of forming a selective barrier layer using a sacrificial layer
US7268074B2 (en) * 2004-06-14 2007-09-11 Enthone, Inc. Capping of metal interconnects in integrated circuit electronic devices
JP4903374B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
WO2006058034A2 (en) * 2004-11-22 2006-06-01 Intermolecular, Inc. Molecular self-assembly in substrate processing
DE102005035740A1 (de) * 2005-07-29 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102005057057B4 (de) * 2005-11-30 2017-01-05 Advanced Micro Devices, Inc. Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
US20070287294A1 (en) 2006-06-08 2007-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures and methods for fabricating the same
JP5204964B2 (ja) * 2006-10-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008172051A (ja) * 2007-01-12 2008-07-24 Nec Electronics Corp 半導体装置およびその製造方法
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US7776740B2 (en) * 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US7928003B2 (en) * 2008-10-10 2011-04-19 Applied Materials, Inc. Air gap interconnects using carbon-based films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070037374A1 (en) * 2005-08-15 2007-02-15 Kabushiki Kaisha Toshiba Semiconductor device and its manufacturing method
US20070173073A1 (en) * 2006-01-24 2007-07-26 Frank Weber Porous silicon dielectric
CN101051631A (zh) * 2006-04-04 2007-10-10 台湾积体电路制造股份有限公司 集成电路的内联机结构、镶嵌式结构以及半导体结构
US20080286966A1 (en) * 2007-05-15 2008-11-20 Joerg Hohage Method of forming a dielectric cap layer for a copper metallization by using a hydrogen based thermal-chemical treatment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN108231736A (zh) * 2016-12-22 2018-06-29 格芯公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层
CN108231736B (zh) * 2016-12-22 2021-12-28 格芯美国公司 用于触点和互连金属化集成的腐蚀和/或蚀刻保护层

Also Published As

Publication number Publication date
US8153524B2 (en) 2012-04-10
DE102009010844B4 (de) 2018-10-11
US20100221911A1 (en) 2010-09-02
DE102009010844A1 (de) 2010-09-02
JP2012519373A (ja) 2012-08-23
WO2010097190A1 (en) 2010-09-02
KR20120052190A (ko) 2012-05-23

Similar Documents

Publication Publication Date Title
CN102388449A (zh) 在半导体装置的金属化系统中提供超电迁移效能且减少敏感低k介电的劣化
TWI423327B (zh) 降低後段製程配線結構之整體介電常數的處理整合系統
EP1992012B1 (en) Novel structure and method for metal integration
KR101170860B1 (ko) 원자 층 침착된 탄탈 함유 접착층
TWI234846B (en) Method of forming multi layer conductive line in semiconductor device
JP2004200684A (ja) 選択的キャッピングおよび無電解めっきに利用可能な銅リセス・プロセス
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
KR20150114908A (ko) 인터커넥트들을 형성하기 위한 방법
JP2009510771A (ja) 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術
KR20210000732A (ko) 완전히 정렬된 비아의 비아 사전충진
US8314494B2 (en) Metal cap layer of increased electrode potential for copper-based metal regions in semiconductor devices
KR20010105158A (ko) 반도체 집적회로장치 및 그 제조방법
EP1753020A1 (en) Semiconductor device and method for fabricating the same
US6958524B2 (en) Insulating layer having graded densification
WO2009098151A1 (en) Interconnect structure and method for cu/ultra low k integration
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
WO2015119760A1 (en) Dielectric/metal barrier integration to prevent copper diffusion
CN102171810A (zh) 用于互连集成的非连续/非均匀金属帽盖结构及方法
TWI292933B (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
JP2007180496A (ja) 金属シード層の製造方法
KR100640979B1 (ko) 반도체 소자의 금속배선 형성방법
US20060027922A1 (en) High performance metallization cap layer
US6623654B2 (en) Thin interface layer to improve copper etch stop
US20090032961A1 (en) Semiconductor device having a locally enhanced electromigration resistance in an interconnect structure
JP2005129937A (ja) 低ｋ集積回路相互接続構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120321