CN102376368B - 对快闪存储器系统中递进读取的最优参考电压的确定 - Google Patents

对快闪存储器系统中递进读取的最优参考电压的确定 Download PDF

Info

Publication number
CN102376368B
CN102376368B CN201110195220.0A CN201110195220A CN102376368B CN 102376368 B CN102376368 B CN 102376368B CN 201110195220 A CN201110195220 A CN 201110195220A CN 102376368 B CN102376368 B CN 102376368B
Authority
CN
China
Prior art keywords
reference voltage
voltage
memory cell
read operation
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110195220.0A
Other languages
English (en)
Other versions
CN102376368A (zh
Inventor
S·K·奇拉帕加里
X·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN102376368A publication Critical patent/CN102376368A/zh
Application granted granted Critical
Publication of CN102376368B publication Critical patent/CN102376368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits

Abstract

本发明涉及对快闪存储器系统中递进读取的最优参考电压的确定。一种系统,包括参考电压模块,其用于:在与存储器单元的第一状态对应的第一阈值电压和与该存储器单元的第二状态对应的第二阈值电压之间选择第一参考电压;选择小于第一参考电压的第二参考电压;以及选择大于第一参考电压的第三参考电压。该系统包括读取模块,其用于:执行第一读取操作以基于第一参考电压来确定存储器单元的状态;以及响应于对在第一读取操作中从存储器单元读取的数据进行解码的第一次失败,执行第二读取操作以基于第二参考电压来确定该状态,以及执行第三读取操作以基于第三参考电压来确定该状态。

Description

对快闪存储器系统中递进读取的最优参考电压的确定
相关申请的交叉引用
本申请要求提交于2010年7月7日的美国临时申请No.61/362,253的权益。在此通过引用将上述申请的公开内容整体并入本文。
技术领域
本公开涉及半导体存储器系统,并且更具体而言,涉及对快闪存储器系统中递进读取的最优参考电压的确定。
背景技术
在此提供的背景技术描述是为了总体上呈现本公开的上下文的目的。就在此背景技术部分中所描述的程度上的当前提名发明人的工作以及在提交时不作为现有技术的描述方面,都不被明示或者暗示地承认为本公开的现有技术。
存储器集成电路(IC)包括存储器阵列。存储器阵列包括布置成行和列的存储器单元。存储器单元可以包括易失性存储器单元或者非易失性存储器单元。易失性存储器在存储器单元断电时丢失存储在该存储器单元中的数据。非易失性存储器在存储器单元断电时保留存储在该存储器单元中的数据。
通过选择行的字线(WL)和选择列的位(比特)线(BL)对存储器阵列的行与列中的存储器单元寻址。存储器IC包括WL解码器和BL解码器,所述解码器分别在读取/写入(R/W)操作和擦除/编程(EP)操作期间选择WL和BL。
现在参考图1,存储器IC 10包括存储器阵列12、WL解码器16、BL解码器18以及控制模块19。存储器阵列12包括如图所示布置成行和列的存储器单元14。根据在R/W操作和EP操作期间选定的存储器单元14的地址,WL解码器16和BL解码器18分别选择WL和BL。
控制模块19接收来自主机(未示出)的命令(例如,读取、写入、擦除、编程等等)。控制模块19读取和写入选定的存储器单元14中的数据。此外,当存储器单元14包含诸如快闪存储器之类的非易失性存储器单元时,控制模块19对选定的存储器单元14进行擦除和编程。
仅举例而言,存储器单元14可以包含NAND或NOR快闪存储器单元。每个存储器单元14可被编程用于存储N个二进制数(比特)的信息,其中N为大于或等于1的整数。因此,每个存储器单元14可具有2N个状态。为了使每个单元存储N个比特,每个存储器单元14可以包括具有2N个可编程阈值电压(下称“阈值电压”)的晶体管。晶体管的2N个阈值电压分别代表存储器单元14的2N个状态。
现在参考图2,存储器单元14-i可以包括具有阈值电压VT的晶体管50。晶体管50可以包括浮动栅极G(下称“栅极G”)、源极S和漏极D。在写入操作期间存储于栅极G中的电荷量决定了阈值电压VT的值以及存储器单元14-i的状态。
仅举例而言,根据存储在栅极G中的电荷量,晶体管50可以具有两个可编程阈值电压VT1和VT2。当存储在栅极G中的电荷量为Q1时,晶体管50的阈值电压为VT1。当存储在栅极G中的电荷量为Q2时,晶体管50的阈值电压为VT2。根据存储在栅极G中的电荷量,栅极电压(即,VGS)(其具有大于或等于VT1或者VT2的值)可以导通晶体管50(即,生成预定的漏极电流)。
通过测量晶体管50的阈值电压VT来读取存储器单元14的状态(即,存储在存储器单元14中的数据)。阈值电压VT无法被直接读出。相反,阈值电压VT是通过向栅极G施加栅极电压并感测漏极电流来进行测量的。通过跨晶体管50的源极S和漏极D施加小电压来感测漏极电流。
当栅极电压小于阈值电压VT时,晶体管50截止,并且漏极电流为低(接近于0)。相反地,当栅极电压大于或等于阈值电压VT时,晶体管50导通,并且漏极电流变高(即,等于与VT对应的预定漏极电流)。生成高漏极电流的栅极电压值代表晶体管50的阈值电压VT
通常而言,每次感测存储器阵列的一个块或一个页面中存储器单元的状态。该块中存储器单元的晶体管的栅极连接至一个WL。该WL被选定,并向该WL施加电压。N比特存储器单元的状态通过以下方式进行感测:在WL上通过(2N-1)个电压步进,以及在晶体管的漏极电流首次超过预定(预编程)值时确定晶体管的阈值电压。
现在参考图3A和图3B,按如下所述测量晶体管50的阈值电压。仅举例而言,晶体管50可具有四个阈值电压VT1至VT4中之一,其中VT1<VT2<VT3<VT4。因此,存储器单元14-i可具有四个状态00、01、10和11中之一。
在图3A中,控制模块19包括电压发生器20和电流感测放大器22。电流感测放大器的数目等于BL的数目。例如,当IC 10包括B个BL时,电流感测放大器22包含分别针对B个BL的B个电流感测放大器,其中B为大于1的整数。
在图3B中,当要确定存储器单元的状态时,WL解码器16选择包括存储器单元14-1、14-2、...、14-i、...和14-n(统称存储器单元14)的WL。存储器单元14中的每一个都包含与晶体管50类似的晶体管。这些晶体管被示为在栅极中存储电荷的电容C。
当读取操作开始时,电压发生器20向WL解码器16供应电压(例如,阶梯电压)。WL解码器16将该电压输入到选定的WL。因此,该电压被施加到选定的WL上的晶体管的栅极。
电流感测放大器22针对每个BL包含一个电流感测放大器。例如,电流感测放大器22-i与位线BL-i相通信,并且感测流经存储器单元14-i的晶体管50的漏极电流。电流感测放大器22-i通过跨晶体管50的源极和漏极施加小电压而对漏极电流进行感测。
每个电流感测放大器对流经存储器单元14的相应晶体管的漏极电流进行感测。控制模块19基于由相应的电流感测放大器22感测的漏极电流来测量晶体管的阈值电压。
发明内容
一种系统,包括参考电压模块,该模块用于:(i)在与存储器单元的第一状态对应的第一阈值电压和与存储器单元的第二状态对应的第二阈值电压之间选择第一参考电压;(ii)选择小于第一参考电压的第二参考电压;以及(iii)选择大于第一参考电压的第三参考电压。该系统包括读取模块,用于执行第一读取操作以基于第一参考电压来确定存储器单元的状态,以及响应于对在第一读取操作中从存储器单元读取的数据进行解码的第一次失败而执行:(i)第二读取操作,以基于第二参考电压来确定所述状态;以及(ii)第三读取操作,以基于第三参考电压来确定所述状态。
在另一特征中,该系统进一步包括移位检测模块,用以响应于对在第一读取操作、第二读取操作和第三读取操作中从存储器单元读取的数据进行解码的第二次失败而检测在第一阈值电压和第二阈值电压中的至少一个的分布中的移位,并且用以确定移位量。
在其他特征中,该系统进一步包括:分箱(binning)模块,用于基于第一参考电压、第二参考电压和第三参考电压,将第一阈值电压和第二阈值电压的分布划分为四个箱(bin);以及对数似然比模块,用于基于分布的方差(variance)来生成四个箱的对数似然比。
在其他特征中,该系统进一步包括:电压选择模块,配置用于选择与第一阈值电压毗邻的第一电压;电压递增模块,配置用于以预定量递增第一电压,直至第一电压增大至第一阈值电压与第二阈值电压的中点;以及参数生成模块,配置用于生成针对第一电压的每个经递增的值的参数。针对第一电压的经递增的值的参数指示关于存储器单元的实际状态的统计确定性。参考电压模块选择第一电压的经递增的值中具有最高统计确定性值的一个作为第二参考电压。
本公开的其他适用领域将从详细描述、权利要求以及附图中变得显而易见。详细描述和具体示例旨在仅用于示例说明的目的,而不是为了对本公开的范围作出限制。
附图说明
从详细描述和附图中将更加充分地理解本公开,其中:
图1是存储器集成电路(IC)的功能框图;
图2是多级存储器单元的示意图;
图3A和图3B为图1的存储器IC的功能框图;
图4A描绘了3比特存储器单元的电荷电平分布;
图4B描绘了由于3比特存储器单元的循环而在图4A的电平分布中产生的漂移;
图5描绘了单比特单元的阈值电压分布以及用以执行多次读取操作的参考电压;
图6A描绘了单比特单元的阈值电压分布的分箱(binning);
图6B示出了针对单比特单元的2输入、4输出通道;
图7A是当阈值电压分布的中心没有移位时的箱计数直方图;
图7B是当阈值电压分布的中心已经移位时的箱计数直方图;
图7C描绘了单比特单元的阈值电压分布,以及当该阈值电压分布的中心已经移位时参考电压的非对称选择的示例;
图8是用于确定参考电压的方法的流程图,该参考电压用于执行多次读取操作以估计存储器单元的阈值电压;以及
图9A和图9B是用于确定参考电压的系统的功能框图,该参考电压用于执行多次读取操作以估计存储器单元的阈值电压。
具体实施方式
以下描述的性质仅仅是示例说明性的,并且绝非为了限制本公开、其应用或者用途。为了清楚起见,在附图中将会使用相同参考编号来标识类似的元件。本文中所使用的用语“A、B和C中的至少一个”应当被理解为使用非排他性逻辑OR的逻辑(A或B或C)。应当理解,方法内的步骤可以以不同顺序执行,而不改变本公开的原理。
本文中所使用的术语“模块”可以指以下项目、可以是以下项目的一部分、或者可以包括以下项目:专用集成电路(ASIC);电子电路;组合逻辑电路;现场可编程门阵列(FPGA);执行代码的(共享、专用或群组)处理器;提供所描述的功能性的其他适当组件;或者某些或所有上述项目的组合(诸如在片上系统中)。术语“模块”可以包括存储由处理器执行的代码的(共享、专用或群组)存储器。
上文使用的术语“代码”可以包括软件、固件和/或微码,并且可以指程序、例程、函数、类和/或对象。上文使用的术语“共享”指的是来自多个模块的某些或所有代码可以使用单个(共享)处理器来执行。此外,来自多个模块的某些或所有代码可由单个(共享)存储器来存储。上文使用的术语“群组”指的是来自单个模块的某些或所有代码可以使用一个群组的处理器来执行。此外,来自单个模块的某些或所有代码可以使用一个群组的存储器来存储。
本文所描述的装置和方法可以通过由一个或多个处理器执行的一个或多个计算机程序来实现。计算机程序包括存储在非临时性(non-transitory)有形计算机可读介质上的处理器可执行指令。计算机程序还可以包括存储的数据。非临时性有形计算机可读介质的非限制性示例有非易失性存储器、磁存储和光存储。
通过存储不同的电荷量来存储数据的非易失性存储器单元的状态可以通过测量该存储器单元的阈值电压来加以感测。然而,阈值电压是无法直接读出的。相反,阈值电压是通过施加电压、测量漏极电流以及将所施加的电压与预定参考电压进行比较而确定出来的。通常,仅使用一个参考电压来执行单个读取操作,以确定存储器单元的阈值电压。然而,当发生错误时,可能必须执行多次读取操作(读取)来正确地确定存储器单元的阈值电压。
本公开涉及用于确定用以执行递进读取的最优参考电压的系统及方法。具体而言,可以使用一个或多个参考电压来执行一次或多次读取操作,以确定存储器单元的阈值电压。如果单个读取操作无法正确地确定阈值电压,则执行不止一次读取操作。如下文所解释的那样,在统计上计算参考电压。如果错误持续存在,则可以递进地增加读取操作的数目。在递进读取中,当读取操作的数目增加时,并不重新确定所有的参考电压。相反,来自先前读取的参考电压得以保留,并且只重新计算附加的参考电压。此外,在增加读取操作的数目之前,可以调节现有参考电压以对阈值电压分布中的漂移作出补偿,并且可以重试现有数目的读取。本文还公开了代替对参考电压进行调节的、可用于补偿漂移的其他方法。
在诸如快闪存储器系统之类的某些存储器系统中,存储器单元通过在晶体管的被称为浮动栅极的隔离区域中捕获颗粒化(granulized)的电荷量来存储数据。通过向晶体管施加电压并估计读出电流(由捕获的电荷量所决定)来读取在存储器单元(例如,如下文所解释的晶体管)中存储的数据。当所施加的电压大于或等于晶体管的阈值电压(由捕获的电荷量所决定)时,晶体管导通,并且读出电流为高。
存储器单元可以每个单元存储一个或多个比特,并且可以相应地被称为单级存储器单元或多级存储器单元。单级存储器单元可以存储一比特的信息。仅举例而言,该比特可以在存储器单元中存储有电荷时为逻辑0,或者在存储器单元中未存储电荷时为逻辑1。
多级存储器单元可以通过存储不同量的电荷或电荷电平来存储不止一个比特的信息。例如,假设Q是可在多级存储器单元中捕获的电荷的最大量。在这样的存储器单元中可以通过存储介于0与Q之间的颗粒化的电荷量来存储不止一个比特的信息。仅举例而言,在一个多级存储器中可以通过捕获四个电荷电平:0、Q/3、2Q/3、Q中的任何一个来存储2比特的信息。
捕获电荷的过程被称为编程。所捕获的电荷的各种电平转化为存储器单元的不同阈值电压。存储器单元中存储的数据可以通过估计存储器中存储的电荷量来读取。存储器单元中存储的电荷量通过施加电压并读取电流来估计。当电流变高时,将所施加的电压与参考电压中的一个进行对比。参考电压对应于各个状态并且对应于存储器单元的阈值电压,而这取决于在存储器单元中捕获的电荷量。
现在参考图4A,其示出了3比特存储器单元的阈值电压分布的示例。该3比特存储器单元仅用于举例。该讨论适用于任何具有2N个标称电压阈值和(2N-1)个参考电压的N比特存储器单元,其中N为大于1的整数。
3比特存储器单元可以存储多达八个不同电荷电平,其中每个电荷电平对应于八个不同状态中的一个。因此,存储器单元的阈值电压分布包括八个不同的标称阈值电压。这八个标称阈值电压分别关联于可能在存储器单元中存储的八个电荷电平。虽然要编程至期望状态的单元被编程至对应于期望状态的电荷电平,但在单元被编程至期望状态时存储在该单元中的实际电荷可以不同,并产生围绕标称阈值电压的阈值电压分布。因此,阈值电压可以具有分布而不是单一值。
毗邻的电荷电平的交点限定了可以用来在读取操作期间检测存储器单元中所存储之数据的参考电压。因此,3比特存储器单元具有七个参考电压(Vr1到Vr7)——它们位于毗邻的分布曲线相交之处。
在读取操作期间应当知晓参考电压,以确定电荷电平并且由此确定存储在存储器单元中的数据。最初,在制造时设定参考电压。随后,在正常读取操作期间,(通过向栅极施加电压并测量漏极电流)测量存储器单元的阈值电压,并将其与七个参考电压进行比较,以确定在存储器单元中存储的数据(即,存储器单元的状态)。
仅举例而言,当阈值电压小于或等于Vr1时,在存储器单元中存储的数据为111。当阈值电压小于或等于Vr2并且大于Vr1时,在存储器单元中存储的数据为110,并依此类推。最后,当阈值电压大于Vr7时,在存储器单元中存储的数据为011。
现在参考图4B,诸如多级快闪存储器单元之类的存储器单元在反复的读取、写入、擦除和/或编程操作(统称为循环)之后可能遭受电荷保持损失。例如,存储器单元的浮动栅极周围的氧化物在反复的循环之后可能退化。因此,如图所示,阈值电压分布在循环之后可能改变或者漂移。相应地,在循环之后,使用源自循环之前的初始参考电压读取的数据可能不正确。
读取操作通常涉及作出关于存储器单元中所存储比特的硬决策。考虑能够存储0或者1的单比特存储器单元。假设与所存储的值(即,状态)0和1相对应的标称阈值电压分别为V0和V1。不失一般性地,假定V0>V1。由于单比特存储器单元可以具有0或者1这两个状态,因此设定在V0和V1的中心的仅一个参考电压Vr通常就足以检测单比特存储器单元的状态。
由于使用和操作条件(例如,噪声),阈值电压可随时间推移而改变。如果这两个阈值电压全都受到类似的噪声条件,则可将参考电压Vr设定至V0和V1的中点,即,Vr=0.5*(V0+V1)。可以证明,从误码率(BER)的角度而言,对Vr的这一设定是最优的。将单元的阈值电压(即,漏极电流在其上为高的电压)与Vr进行比较。如果阈值电压大于Vr,则单元被读取为0,否则被读取为1。这被称为硬决策——因为读取操作的结果是关于存储器单元状态的硬决策。
一般地,每次对一个块或者一个页面中的存储器单元进行读取。亦即,向一个页面中的存储器单元施加电压,并且根据该单元的阈值电压是大于还是小于参考电压而将单元读取为存储了0或者1。当噪声电平高或者单元的阈值电压分布由于使用而移位时,如果未对参考电压作出调整以考虑噪声或移位,则硬决策可能是不正确的。可以使用纠错解码器来纠正某些错误。然而,并非所有错误都能够被纠正。
在确定存储器单元的阈值电压时,通过执行更多的读取而不是仅执行单次读取,可以减少错误。具体而言,可以使用附加的参考电压来执行附加的读取,以确定阈值电压。通过执行更多的读取,可以收集更多关于单元中所存储之数据的信息。通过执行附加读取而收集到的附加信息被称为软信息,其可由解码器用于纠正错误。
现在参考图5,例如,考虑可以存储1或者0的单比特单元的阈值电压分布。对应于单元的两个状态的标称电压电平分别被记为-1和1。仅举例而言,-1和1可以分别对应于1V和4V。亦即,在图5中,V1和V0可以分别等于1V和4V。
假定在三个读取操作中使用三个参考电压Vr1<Vr2<Vr3来确定单元的阈值电压。亦即,将施加至单元的电压与这三个参考电压进行比较,以确定单元的阈值电压。这三个参考电压将包括有阈值电压的实线分割成四个区域R1=(-∞,Vr1]、R2=(Vr1,Vr2]、R3=(Vr2,Vr3]和R4=(Vr3,∞)。通过执行三个读取,可将单元的阈值电压分箱至四个区域或箱中之一。
具有处于箱0中的阈值电压的单元更有可能已存储a-1,而具有处于箱3中的阈值电压的单元更有可能已存储a1。然而,具有处于箱1和箱2中的阈值电压的单元则可能已存储a-1或者a1。关于处于箱1和箱2中的单元状态的不确定性可以通过进一步增加读取的数目而得以减少。亦即,可以通过增加读取的数目来更加准确地确定单元的阈值电压。然而,对于实际用途而言,应当使读取的数目保持有限。
现在解释软信息的概念。假设单元的阈值电压处于箱0中。在所读取的阈值电压(即,Y)位于箱0中(即,箱0)的条件下单元状态为1(即,X=1)的概率P表示为类似地,在所读取的阈值电压(即,Y)位于箱0中(即,箱0)的条件下单元状态为-1(即,X=-1)的概率P表示为 如果单元的阈值电压在箱0中,则概率相对要高于概率
针对每个单元计算这些概率,并且根据这些概率计算出对数似然比(LLR)。具体而言,当一个单元的阈值电压位于一个箱中时(即,当Y为已知时),可以计算LLR以确定该单元的实际阈值电压(即,X)是1还是-1。LLR表示为log[P(X=1|Y)/P(X=-1|Y)]。P(X=1|Y)是在Y(即,当所读取的阈值电压处于给定的箱中时)的条件下单元的实际阈值电压X为1的概率。P(X=-1|Y)是在Y(即,当所读取的阈值电压处于给定的箱中时)的条件下单元的实际阈值电压为-1的概率。概率P(X=1|Y)与P(X=-1|Y)之和为1。亦即,P(X=1|Y)+P(X=-1|Y)=1。
如果P(X=1|Y)大于P(X=-1|Y)则LLR为正,而如果P(X=1|Y)小于P(X=-1|Y)则LLR为负。因此,如果LLR的符号为正,则单元的实际阈值电压更可能为1,而如果LLR的符号为负,则单元的实际阈值电压更可能为-1。LLR的量值的绝对值指示结果的可信度。该量值的绝对值越高,结果的可信度就越大。换言之,LLR的符号指示硬决策,而LLR的量值的绝对值则指示该硬决策的可靠性。
因而,当执行单个读取来对单元的块进行读取时,结果为与单元关联的硬决策1和硬决策-1的流。另一方面,当执行多次读取时,结果为与单元关联的箱数。在最右边的箱中和在最左边的箱中的单元的状态分别为1和-1,具有高可靠性。关于在最右边的箱和最左边的箱中的单元的状态的信息是软信息,该软信息可由解码器用于确定状态为不确定的其余单元的状态。
用于多次读取的参考电压可按如下设定。一般而言,可将执行t次读取的过程解读为将阈值电压所位于其上的实线分为(t+1)个区域,并将单元的阈值电压分箱至这些区域中之一。更一般而言,可将这一过程解读为具有两个输入(-1和1)与(t+1)个输出(即,(t+1)个区域或箱)的通道。举例而言,如图5中所示,通过执行三次读取,可将单元的阈值电压分箱至四个区域或箱之一。
现在参考图6A和图6B,图中示出了2输入、4输出通道。两个输入是单元的标称阈值电压(-1或1)。四个输出是所读取的存储器单元的阈值电压所位于其中的四个箱。具有与状态-1对应的阈值电压的单元可以位于4个箱中的任何一个之中。对应于状态-1的阈值电压位于箱0中的概率最高。然而,对应于状态-1的阈值电压也可能位于箱1到箱3中。与读取自单元的状态-1对应的阈值电压位于箱1、箱2和箱3中的概率分别为α、β和γ。因此,对应于状态-1的阈值电压位于箱0之中的概率为(1-(α+β+γ))。针对具有对应于状态1的阈值电压的单元可获得类似的分析。
概率α、β和γ是三个参考电压Vr1、Vr2和Vr3的函数。概率α、β和γ可基于阈值电压分布的方差来计算。继而可以基于概率α、β和γ来选择参考电压Vr1、Vr2和Vr3
根据信息论,参考电压的最佳值是给出具有最多互信息(mutualinformation)的通道的那些值。互信息是一种度量,其对输出所包含的关于输入的信息量作出量化。因此,参考电压的最佳值是给出如下通道的那些值——在该通道中输出包含关于输入的最多信息。
互信息的概念可通过考虑以下示例来理解。假设投掷骰子,并且仅有的关于输出的可用信息是该输出为偶数。该信息将指示输出可以是2、4或者6。亦即,该信息关于输出的实际值具有一些不确定性。然而,如果有关于输出的附加信息可用——指示该输出还可以被4整除,则该输出毫无疑问会是4,这是因为其他值(2和6)不能被4整除。关于输出是偶数并且输出可被4整除的附加信息被称为互信息。
在存储器单元的情况中,通过观察输出Y(即,所读取的阈值电压所位于其中的箱)来估计单元的阈值电压(即,X)。输出Y的最佳值是给出关于X的最多互信息从而使得对X的估计最为准确的那个值。从数学上讲,通道的互信息可按如下计算。
设X为随字母表χ和概率质量函数p(x)=Pr{X=x},的离散随机变量。X的熵由以下公式定义。
H ( X ) = - Σ x ∈ χ p ( x ) log ( p ( x ) )
一对具有联合分布p(x,y)的离散随机变量(X,Y)的联合熵H(X,Y)由以下公式定义。
H ( X , Y ) = - Σ x ∈ χ Σ y ∈ φ p ( x , y ) log ( p ( x , y ) )
一对随机变量(X,Y)的互信息I(X,Y)由以下公式给出。
I(X,Y)=H(X)+H(Y)-H(X,Y)=H(X)-H(X|Y)=H(Y)-H(Y|X)
在互信息I(X,Y)中,H(X)是关于X的不确定性(即,X是-1还是1)。H(X|Y)是在给定Y时关于X的不确定性的量。如果H(X|Y)为0,则Y完全确定X。反之,如果H(X|Y)为1,则Y没有提供关于X的任何信息,且X是完全不确定的。因此,I(X,Y)是因Y的知识而导致的X中不确定性的减少。因此,应当选择给出关于单元的实际阈值电压的最多信息的参考电压来执行读取操作。
一般而言,执行t次读取给出具有2个输入和(t+1)个输出的通道。最佳的具有t个参考电压的集合是给出具有最多互信息的通道的集合。因此,可以通过考虑参考电压的不同设定、计算所得通道的互信息、以及选择具有最多互信息的通道,来找到参考电压的最优集合。一般而言,可以执行两次附加读取来生成软信息的一个额外的比特。
具体而言,对于单次读取,可将参考电压设定在从-1到1的阈值电压分布的中心处(即,在0)。举例而言,如果与状态-1和1对应的阈值电压V1和V0分别为1V和4V,则可将参考电压设定在0.5*(1V+4V)=2.5V。对于三次读取,可按以下确定三个参考电压。可将介于状态-1和1之间的阈值电压值范围分为多个值。每个值都可被考虑成是参考电压的候选。参考电压中之一设定在范围(-1,1)的中心处(例如,在0处)。在其他两个参考电压中,如图6A中所示:一个参考电压被考虑为a值,其可在-1与0之间变动;而另一参考电压可被考虑为-a。
最初,将a设定为-1,并以预定增量(例如,0.01的增量)从-1向0变动。针对a的每个值(例如,-1、-0.99、...、和-0.01),计算概率α、β和γ以及互信息I(X,Y)。根据互信息的值(在该示例中,由于增量为0.01而有100个值),选择I(X,Y)的最大值以及与I(X,Y)的最大值对应的a值。仅举例而言,与I(X,Y)的最大值对应的a值可以是-0.3。因为参考电压中之一设定在范围(-1,1)的中心处(即,在0处),因而由于围绕中心的对称,-a的值自动地变为0.3。因此,可将三个参考电压在范围(-1,1)上选为-0.3、0和0.3。可以类似地确定针对五次读取、七次读取等等的参考电压。
随着读取的数目的增加,以下也会增加:诸如用于存储附加读取中所读取的数据的存储器之类的资源、在对数据的处理中的延迟以及在执行附加读取和处理中所消耗的功率。因此,可以在制造期间限制和预设读取的最大数目。
随着读取的数目的增加,用于选择附加参考电压的计算的数目也会增加。为了限制复杂度,可以使用递进读取——其中针对(t+2)次读取的参考电压根据针对t次读取的参考电压来确定。由于针对先前t次读取的参考电压是已知的,因此在执行(t+2)次读取时只需确定两个附加参考电压。可以考虑这两个额外参考电压的所有可能的值。
可以进一步简化该过程,以在附加读取的数目递增2时仅计算两个附加参考电压中的一个。由于阈值电压如上所述围绕中心的对称而自动地获得另一参考电压。举例而言,当将读取的数目从三递增至五时,仅计算第四参考电压,这是因为可以通过改变第四参考电压的符号而自动抵达第五参考电压。类似地,当将读取的数目从五递增至七时,仅计算第六参考电压,这是因为可以通过改变第六参考电压的符号而自动抵达第七参考电压,依此类推。
在计算参考电压时,同时计算与每个箱关联的概率和LLR。LLR被分配给相应的箱。像参考电压一样,LLR值也可以围绕阈值电压分布的中心对称。例如,针对箱0的LLR值除了符号改变之外可以与针对箱3的LLR值相同。类似地,针对箱1的LLR值除了符号改变之外可以与针对箱2的LLR值相同,等等。
当参考电压在硬决策期间被设定在范围(-1,1)的中心时,在硬决策中和/或利用参考电压执行的三次或更多次读取中可能发生错误。错误可能在中心由于使用和/或噪声而移位时发生。例如,对应于状态-1与1的阈值电压分布的平均值和/或阈值电压分布的方差可能变化,从而导致中心从0移位。
相应地,不论读取的数目如何增加,错误仍可能持续存在或者可能不会减少。因此,在进一步增加读取的数目(例如,从3次到5次)之前应当确定在现有数目的读取中的错误的原因。错误可能是由中心的移位造成的,或者是因为现有数目的读取不足以减少错误。
如果错误由于中心的移位而发生,则可以估计移位量,可以基于该移位量来调节三个参考电压,并且可以在进一步增加读取的数目之前使用经调节的参考电压来重试三次或更多次读取。备选地,除了调节参考电压以外,可以重新计算LLR以便将移位纳入考虑并且可以将LLR重新分配给箱,并且可以在进一步增加读取的数目之前使用经调节的参考电压来重试三次或更多次读取。此外,可以计算附加的参考电压(例如,第四和第五参考电压)并且可以将其非对称地设定(例如,在中心的一侧而非中心的任一侧),以对移位作出补偿。
现在参考图7A-图7C,可以按如下所述检测和补偿中心的移位。例如,当正确地估计了中心时,三次读取的结果可以以图7A中所示的直方图形式出现,其中箱计数是对称的。亦即,箱0和箱3的箱计数相同,并且箱1和箱2的箱计数相同。当没有针对移位而调节中心移位和参考电压时,错误可能变得围绕中心不对称。因此,箱计数将会是非对称的,尤其对于如图7B中所示的箱1和箱2将会是非对称的。图7B中所示的直方图表明,错误归因于中心的移位。可以证明,中心的移位量可根据直方图确定。
随后,可以纠正中心和参考电压以将移位纳入考虑,并且可以重试当前数目的读取。备选地,可以改变箱的LLR分配而非调节或重新计算参考电压来将移位纳入考虑,并且可以使用现有参考电压来重试当前数目的读取。
如果错误持续存在或者不减少,则可以增加读取的数目。当在确定中心已经移位之后增加读取的数目时,不将附加的参考电压围绕该中心对称地设定。相反,将附加的参考电压相对于中心非对称地设定。例如,全部两个附加的参考电压都设定在中心的与移位方向相反的方向上的同一侧上(见图7C中的Vr4和Vr5)。
可按以下数学地确定针对递进读取的最优参考电压。最初,确定要执行的附加读取的数据并例如将其记为a。如果针对一定数目的读取进行的解码失败,则执行a次附加读取。a的值通常为1或者2,并且可以是任何正整数。给定针对t次读取的最优参考电压,通过最大化2个输入、(t+a)个输出通道的互信息来确定针对第(t+a)次读取的参考电压。
特别是,可以证明:
[ Vr t + 1 , . . . , Vr t + a ] = arg Vr t + 1 , . . . , Vr t + a max I ( X , Y )
其中X是到基本通道的输入。在1比特/单元的情况下,X对应于{V0,V1},而Y则标记取决于参考电压Vr1、...、Vrt、Vrt+1、...、Vrt+a的通道量化输出。具体地,参考电压将信号空间分割为如图所示的(t+a+1)个区域,其中在现有的3次读取上再添加2个参考电压。在这种情况下,可以通过以下方程组来计算互信息I(X,Y)。
I(X,Y)=H(Y)-H(X);
P(y∈Ri)=P(Ri,0)+P(Ri,1),i=0,1,..5;
P(Ri,0)=P(y∈Ri|X=V0)·P(X=V0),i=0,1,..5;
P(Ri,1)=P(y∈Ri|X=V1)·P(X=V1),i=0,1,...5;
H ( Y ) = Σ i = 0 5 P ( P ( y ∈ Ri ) · log 2 ( P ( y ∈ Ri ) ) ;
H ( Y | X ) = Σ i = 0 5 ( P ( Ri , 0 ) log 2 ( P ( Ri , 0 ) ) + P ( Ri , 1 ) log 2 ( P ( Ri , 1 ) ) ) .
对P(y∈Ri|X=V0)的计算取决于噪声分布。假定噪声为均值为0且方差为σ2的高斯分布,可将其表示为:
P ( y ∈ Ri | X = V 0 ) = ∫ Ri 1 2 π σ exp ( - ( z - V 0 ) 2 2 σ 2 ) ) dz .
类似地,可以将其表示为:
P ( y ∈ Ri | X = V 1 ) = ∫ Ri ( 1 2 π σ exp ( - ( z - V 1 ) 2 2 σ 2 ) ) dz .
可以数值地最大化公式 [ Vr t + 1 , . . . , Vr t + a ] = arg Vr t + 1 , . . . , Vr t + a max I ( X , Y ) . 在计算针对递进读取的最优参考电压以及对应的LLR之后,可将参考电压和LLR的值存储在查找表中并在重试期间加以利用。如果已知中心的移位量和噪声方差,则可以计算最优LLR并将其分配给箱,并且可以基于最优LLR而使用现有数目的读取来重试解码。如果解码在重试后失败,则可以执行附加的读取。
现在参考图8,其示出了用于确定针对递进读取的最优参考电压的方法100。控制始于102处。在104处,控制设定用于确定处于阈值电压的电压分布中心处的一个单元或一组单元的阈值电压的参考电压,并且执行读取(即,硬决策)。在106处,控制基于硬决策确定从单元读取的数据是否被正确解码。在108处,如果数据已基于硬决策而被正确地解码,则输出该数据,并且控制在110处结束。
在112处,如果从单元读取的数据未能基于硬决策得到正确解码,则控制选择两个附加参考电压,以通过执行两次附加读取(例如,总共3次读取)来确定阈值电压。控制围绕阈值电压的电压分布的中心对称地选择两个附加参考电压。在114处,控制确定基于两次附加的读取从单元中读取的数据是否被正确解码。在108处,如果数据已基于两次附加的读取而被正确地解码,则输出该数据,并且控制在110处结束。
在116处,如果从单元读取的数据未能基于两次附加读取得到正确解码,则控制确定阈值电压的电压分布的中心是否已经移位。在117处,如果中心并没有移位(例如,如果中心已移位了小于或等于预定阈值的量),则控制确定是否达到了所允许的读取操作的最大数目。如果尚未达到读取的最大数目,则控制返回到112。如果达到了读取的最大数目,则控制在128处报告解码失败,并且控制在110处结束。
在118处,如果中心已经移位(例如,如果中心已移位了大于或等于预定阈值的量),则控制确定移位量、基于移位量计算新的LLR、并且使用分配给箱的新LLR值来重试现有数目的读取。例如,正如上文所述,可以基于由移位导致的阈值电压分布的方差中的变化来计算新的概率α、β和γ,并且可以根据新的概率α、β和γ来计算新的LLR。在120处,控制确定从单元读取的数据是否已基于重试的读取而被正确解码。在108处,如果基于重试的读取而对数据正确解码则输出该数据,并且控制在110处结束。
在122处,如果未能基于重试的读取而对从单元读取的数据正确地解码,则控制选择两个附加的参考电压用于通过执行两次附加读取(例如,总计5次读取)来确定阈值电压。控制围绕阈值电压的电压分布的中心非对称地选择两个附加参考电压,以将移位纳入考虑。在124处,控制确定从单元读取的数据是否已基于附加的读取而被正确地解码。在108处,如果数据基于附加读取而得到了正确解码,则输出该数据,并且控制在110处结束。
在126处,如果未能基于附加读取而正确地解码从单元读取的数据,则控制确定是否达到了所允许的读取操作的最大数目。如果尚未达到读取的最大数目,则控制反馈到122。如果达到了读取的最大数目,则控制在128处报告解码失败,并且控制在110处结束。
现在参考图9A和图9B,其示出了确定针对递进读取的最优参考电压的系统。在图9A中,该系统例如以存储器集成电路(IC)200来实现。存储器IC 200包括存储器阵列12(亦在图3A中示出)、字线/位线(WL/BL)解码器模块202和控制模块204。WL/BL解码器模块202包含图3A中所示的WL解码器16和BL解码器18。
控制模块204包括参考电压模块206、读取模块208、移位检测模块210、分箱模块212、对数似然比(LLR)模块214以及解码器模块216。读取模块208接收读取命令(例如,来自主机(未示出))并且根据该读取命令来选择要在存储器阵列12中读取的存储器单元的一个或多个块/页面。WL/BL解码器模块202在存储器阵列12中寻址选定的存储器单元。读取模块208包括生成施加到选定存储器单元的电压的电路。读取模块208还包括感测流经选定存储器单元的漏极电流的电路。
参考电压模块206在与选定的存储器单元的第一状态对应的第一阈值电压和与选定的存储器单元的第二状态对应的第二阈值电压之间选择第一参考电压。例如,如图5中所示,参考电压模块206在V1和V0之间选择Vr2。参考电压模块206选择小于第一参考电压的第二参考电压(例如,图5中所示的Vr1)并且选择大于第一参考电压的第三参考电压(例如,图5中所示的Vr3)。
读取模块208执行第一读取操作(即,硬决策),以基于第一参考电压来确定选定的一个存储器单元的一个状态(或者在一个页面中选定的多个存储器的多个状态)。解码器模块216基于硬决策对在第一读取操作中从存储器单元读取的数据进行解码。
如果解码器模块216无法基于硬决策而解码数据或者检测到解码错误大于预定错误阈值,则读取模块208执行第二读取操作和第三读取操作以分别基于第二参考电压和第三参考电压来确定选定的存储器单元的状态。解码器模块216对在第一读取操作、第二读取操作和第三读取操作中从存储器单元读取的数据进行解码。
如果解码器模块216仍然无法解码在三次读取中读取的数据,则移位检测模块210确定阈值电压分布的中心是否已经移位。如果阈值电压分布的中心已经移位,则移位检测模块210确定移位量。移位检测模块210还可以确定移位量是否小于或等于预定阈值,或者移位量是否大于或等于预定阈值。在某些实现方式中,移位检测模块210可以使用两个不同的阈值。
如果移位量小于或等于预定阈值,则参考电压模块206选择与第一参考电压/第二参考电压/第三参考电压不同的第四参考电压,并且选择与第一参考电压/第二参考电压/第三参考电压/第四参考电压不同的第五参考电压。参考电压模块206围绕阈值电压分布的中心对称地选择第四参考电压和第五参考电压。读取模块208执行第四读取操作和第五读取操作,以分别基于第四参考电压和第五参考电压来确定存储器单元的状态。解码器模块216对在第一读取操作到第五读取操作中从存储器单元读取的数据进行解码。如果移位量小于预定阈值,则只是使用经调节的LLR来重试解码,而不执行附加的读取操作。
如果解码器模块216仍然无法正确地解码数据并且如果尚未达到读取的最大数目,则参考电压模块206将读取操作的数目再增加两次读取,选择两个附加的参考电压,并依此类推。如果当达到读取的最大数目时解码错误仍然存在,则解码器模块216宣布解码失败。
如果移位量大于或等于预定阈值,可以使用两种方法中之一。在第一方法中,参考电压模块206基于移位量来调节第一参考电压、第二参考电压和第三参考电压。读取模块208分别基于经调节的第一参考电压、第二参考电压和第三参考电压来重试第一读取操作、第二读取操作和第三读取操作。解码器模块216对在重试的第一读取操作、第二读取操作和第三读取操作中从存储器单元读取的数据进行解码。
如果解码器模块216仍然无法正确地解码数据并且如果尚未达到读取的最大数目,则参考电压模块206将读取操作的数目再增加两次读取,通过将移位量考虑在内而选择两个附加的参考电压,并依此类推。如果在达到读取的最大数目时解码错误仍然存在,则解码器模块216宣布解码失败。
在第二方法中,参考电压模块206并不基于移位量而调节第一参考电压、第二参考电压和第三参考电压。相反,按以下计算新的LLR以将移位纳入考虑。具体地,分箱模块212基于第一参考电压、第二参考电压和第三参考电压将第一阈值电压和第二阈值电压的分布划分为四个箱。LLR模块214基于分布的方差而生成针对四个箱的LLR,其中针对箱的LLR指示箱中具有实际阈值的单元在处于第一状态与处于第二状态之间的似然比。LLR模块214基于移位量来调节LLR并且将经调节的LLR分配给四个箱。读取模块208分别使用第一参考电压、第二参考电压和第三参考电压,基于经调节的LLR,来重试第一读取操作、第二读取操作和第三读取操作。解码器模块216对在重试的第一读取、第二读取和第三读取中从存储器单元读取的数据进行解码。
如果解码器模块216仍然无法正确地解码数据,则参考电压模块206将读取操作的数目再增加两次读取,通过将移位量纳入考虑而选择两个附加的参考电压。具体地,参考电压模块206选择不围绕阈值电压分布的中心对称的第四参考电压和第五参考电压。例如,如图7C中所示,与围绕中心(Vr2)对称的Vr1和Vr3不同,第四参考电压和第五参考电压(Vr4和Vr5)可以在中心(Vr2)的同一侧,而不是围绕该中心对称。亦即,参考电压模块206在与电压分布的中心(向右)移位的方向相对的(向左)方向上选择Vr4和Vr5。因此,第四参考电压与第一参考电压之间的第一差值不等于第五参考电压与第一参考电压之间的第二差值。这样的选择对移位作出了补偿。
读取模块208执行第四读取操作和第五读取操作,以分别基于第四参考电压和第五参考电压来确定存储器单元的状态。解码器模块216对在重试的第一读取操作到第五读取操作中从存储器单元读取的数据进行解码。如果解码器模块216仍然无法正确地解码数据,并且如果尚未达到读取的最大数目,则参考电压模块206将读取操作的数目再增加两次读取,通过将移位纳入考虑而选择两个附加的参考电压,并依此类推。如果在达到读取的最大数目时解码错误仍然存在,则解码器模块216宣布解码失败。
在图9B中,参考电压模块206按以下计算参考电压。参考电压模块206包括电压选择模块220、电压递增模块222、互信息模块224以及参考电压生成模块226。参考电压模块206在阈值电压分布的中心(例如,第一阈值电压和第二阈值电压(V1和V0)的中点)处设定第一参考电压(例如,图5中所示的Vr2)。
为了确定第二参考电压和第三参考电压,电压选择模块220选择毗邻第一阈值电压(V1)的第一电压。例如,电压选择模块220在距阈值电压分布的中心的距离a处、在包括阈值电压分布的线上选择第一电压。电压递增模块222以固定的增量(例如,以预定量)递增第一电压,直到第一电压增至第一阈值电压与第二阈值电压(V1和V0)的中点。
在每次递增中,互信息模块224如在上文的讨论中所解释的那样生成针对第一电压的每个经递增的值的互信息。互信息是这样的参数——其指示第一电压的每个经递增的值代表存储器单元的实际阈值电压的统计确定性。参考电压模块206选择第一电压的经递增的值中具有最高统计确定性值的一个作为第二参考电压(例如,图5中所示的Vr1)。由于围绕阈值电压分布的中心的对称性,参考电压模块206通过向第一参考电压添加第一参考电压与第二参考电压之间的差值而选择第三参考电压(例如,图5中所示的Vr3)。参考电压模块206类似地选择第四参考电压、第五参考电压以及任何附加的参考电压。
本公开的广阔教导能够以各种形式实现。因此,虽然本公开包括特定示例,但本发明的真实范围不应如此受限,因为其他修改将在研习附图、说明书和随后的权利要求后变得显而易见。

Claims (20)

1.一种用于确定快闪存储器系统中的递进读取的最优参考电压的系统,包括:
参考电压模块,配置用于:
在与存储器单元的第一状态对应的第一阈值电压和与所述存储器单元的第二状态对应的第二阈值电压之间选择第一参考电压,其中所述第一状态和所述第二状态是所述存储器单元的连续状态,并且其中所述第一阈值电压小于所述第二阈值电压,以及
选择第二参考电压,其中所述第二参考电压小于所述第一参考电压并且大于所述第一阈值电压,以及
选择第三参考电压,其中所述第三参考电压大于所述第一参考电压并且小于所述第二阈值电压;以及
读取模块,配置用于:
执行第一读取操作,以基于所述第一参考电压确定所述存储器单元的状态,以及
响应于对在所述第一读取操作中从所述存储器单元读取的数据进行解码的第一次失败,执行第二读取操作以基于所述第二参考电压确定所述存储器单元的状态,以及执行第三读取操作以基于所述第三参考电压确定所述存储器单元的状态。
2.根据权利要求1所述的系统,还包括移位检测模块,该模块配置用于:
响应于对在所述第一读取操作、第二读取操作和第三读取操作中从所述存储器单元读取的数据进行解码的第二次失败,检测所述第一阈值电压和所述第二阈值电压中的至少一个的分布中的移位,以及
确定所述移位的量。
3.根据权利要求2所述的系统,其中:
所述参考电压模块被配置用于:响应于所述移位的量大于或等于预定阈值,基于所述移位的量来调节所述第一参考电压、第二参考电压和第三参考电压;以及
所述读取模块被配置用于分别基于经调节的第一参考电压、第二参考电压和第三参考电压,重试所述第一读取操作、第二读取操作和第三读取操作。
4.根据权利要求2所述的系统,还包括:
分箱模块,配置用于基于所述第一参考电压、第二参考电压和第三参考电压,将所述第一阈值电压和所述第二阈值电压的所述分布划分为四个箱;以及
对数似然比模块,配置用于基于所述分布的方差,生成针对所述四个箱的对数似然比。
5.根据权利要求4所述的系统,其中:
所述对数似然比模块被配置用于基于所述移位的量来调节所述对数似然比,以及
其中所述读取模块被配置用于分别基于经调节的对数似然比以及所述第一参考电压、第二参考电压和第三参考电压,重试所述第一读取操作、第二读取操作和第三读取操作。
6.根据权利要求4所述的系统,其中所述对数似然比模块被配置用于基于所述移位的量来调节所述对数似然比,该系统还包括:
解码器模块,配置用于:
对在所述第一读取操作中从所述存储器单元读取的数据进行解码,以及
响应于对在所述第一读取操作中从所述存储器单元读取的数据进行解码的所述第一次失败以及所述移位的量小于预定阈值,使用经调节的对数似然比来对从所述存储器单元读取的数据进行解码,而不是执行附加的读取操作。
7.根据权利要求2所述的系统,其中响应于所述移位的量小于或等于预定阈值:
所述参考电压模块被配置用于:
选择第四参考电压,其中所述第四参考电压不同于所述第一参考电压、第二参考电压和第三参考电压,以及
选择第五参考电压,其中所述第五参考电压不同于所述第一参考电压、第二参考电压、第三参考电压和第四参考电压;以及
所述读取模块被配置用于执行第四读取操作和第五读取操作,以分别基于所述第四参考电压和第五参考电压来确定所述存储器单元的状态。
8.根据权利要求5所述的系统,其中响应于对在所述重试的第一读取操作、第二读取操作和第三读取操作之后从所述存储器单元读取的数据进行解码的第三次失败:
所述参考电压模块被配置用于选择第四参考电压和第五参考电压,其中所述第四参考电压与所述第一参考电压之间的第一差值不等于所述第五参考电压与所述第一参考电压之间的第二差值;以及
所述读取模块被配置用于执行第四读取操作和第五读取操作,以分别基于所述第四参考电压和第五参考电压来确定所述存储器单元的状态。
9.根据权利要求1所述的系统,还包括:
电压选择模块,配置用于选择毗邻所述第一阈值电压的第一电压:
电压递增模块,配置用于以预定量递增所述第一电压,直到所述第一电压增加至所述第一阈值电压与第二阈值电压的中点;以及
参数生成模块,配置用于生成针对所述第一电压的每个经递增的值的参数,其中针对所述第一电压的经递增的值的所述参数指示关于所述存储器单元的实际状态的统计确定性,以及
其中所述参考电压模块选择所述第一电压的经递增的值中具有最高统计确定性值的一个作为所述第二参考电压。
10.根据权利要求8所述的系统,其中所述参考电压模块通过向所述第一参考电压添加所述第一参考电压与第二参考电压之间的差值来选择所述第三参考电压。
11.根据权利要求1所述的系统,还包括解码器模块,该模块配置用于:
对在所述第一读取操作中从所述存储器单元读取的数据进行解码,以及
响应于对在所述第一读取操作中从所述存储器单元读取的数据进行解码的所述第一次失败,对在所述第一读取操作、第二读取操作和第三读取操作中从所述存储器单元读取的数据进行解码。
12.一种用于确定快闪存储器系统中的递进读取的最优参考电压的方法,包括:
在与存储器单元的第一状态对应的第一阈值电压和与所述存储器单元的第二状态对应的第二阈值电压之间选择第一参考电压,其中所述第一状态和所述第二状态是所述存储器单元的连续状态,并且其中所述第一阈值电压小于所述第二阈值电压;
选择第二参考电压,其中所述第二参考电压小于所述第一参考电压并且大于所述第一阈值电压;
选择第三参考电压,其中所述第三参考电压大于所述第一参考电压并且小于所述第二阈值电压;
执行第一读取操作,以基于所述第一参考电压确定所述存储器单元的状态;
响应于对在所述第一读取操作中从所述存储器单元读取的数据进行解码的第一次失败,执行第二读取操作以基于所述第二参考电压确定所述存储器单元的状态;以及
执行第三读取操作,以基于所述第三参考电压确定所述存储器单元的状态。
13.根据权利要求12所述的方法,还包括:
响应于对在所述第一读取操作、第二读取操作和第三读取操作中从所述存储器单元读取的数据进行解码的第二次失败,检测所述第一阈值电压和所述第二阈值电压中的至少一个的分布中的移位,以及
确定所述移位的量。
14.根据权利要求13所述的方法,还包括:
响应于所述移位的量大于或等于预定阈值,基于所述移位的量来调节所述第一参考电压、第二参考电压和第三参考电压;以及
分别基于经调节的第一参考电压、第二参考电压和第三参考电压,重试所述第一读取操作、第二读取操作和第三读取操作。
15.根据权利要求13所述的方法,还包括:
基于所述第一参考电压、第二参考电压和第三参考电压,将所述第一阈值电压和所述第二阈值电压的所述分布划分为四个箱;以及
基于所述分布的方差,生成针对所述四个箱的对数似然比。
16.根据权利要求15所述的方法,还包括:
基于所述移位的量来调节所述对数似然比,以及
分别基于经调节的对数似然比以及所述第一参考电压、第二参考电压和第三参考电压,重试所述第一读取操作、第二读取操作和第三读取操作。
17.根据权利要求15所述的方法,还包括:
基于所述移位的量来调节所述对数似然比;
对在所述第一读取操作中从所述存储器单元读取的数据进行解码;以及
响应于对在所述第一读取操作中从所述存储器单元读取的数据进行解码的所述第一次失败以及所述移位的量小于预定阈值,使用经调节的对数似然比来对从所述存储器单元读取的数据进行解码,而不是执行附加的读取操作。
18.根据权利要求13所述的方法,还包括,响应于所述移位的量小于或等于预定阈值:
选择第四参考电压,其中所述第四参考电压不同于所述第一参考电压、第二参考电压和第三参考电压;
选择第五参考电压,其中所述第五参考电压不同于所述第一参考电压、第二参考电压、第三参考电压和第四参考电压;以及
执行第四读取操作和第五读取操作,以分别基于所述第四参考电压和第五参考电压来确定所述存储器单元的状态。
19.根据权利要求16所述的方法,还包括,响应于对在所述重试的第一读取操作、第二读取操作和第三读取操作之后从所述存储器单元读取的数据进行解码的第三次失败:
选择第四参考电压和第五参考电压,其中所述第四参考电压与所述第一参考电压之间的第一差值不等于所述第五参考电压与所述第一参考电压之间的第二差值;以及
执行第四读取操作和第五读取操作,以分别基于所述第四参考电压和第五参考电压来确定所述存储器单元的状态。
20.根据权利要求12所述的方法,还包括:
选择毗邻所述第一阈值电压的第一电压;
以预定量递增所述第一电压,直到所述第一电压增加至所述第一阈值电压与第二阈值电压的中点;
生成针对所述第一电压的每个经递增的值的参数,其中针对所述第一电压的经递增的值的所述参数指示关于所述存储器单元的实际状态的统计确定性;以及
选择所述第一电压的经递增的值中具有最高统计确定性值的一个作为所述第二参考电压。
CN201110195220.0A 2010-07-07 2011-07-07 对快闪存储器系统中递进读取的最优参考电压的确定 Active CN102376368B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36225310P 2010-07-07 2010-07-07
US61/362,253 2010-07-07

Publications (2)

Publication Number Publication Date
CN102376368A CN102376368A (zh) 2012-03-14
CN102376368B true CN102376368B (zh) 2014-08-13

Family

ID=45438458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110195220.0A Active CN102376368B (zh) 2010-07-07 2011-07-07 对快闪存储器系统中递进读取的最优参考电压的确定

Country Status (2)

Country Link
US (2) US8531888B2 (zh)
CN (1) CN102376368B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737133B2 (en) 2011-10-18 2014-05-27 Seagate Technology Llc Shifting cell voltage based on grouping of solid-state, non-volatile memory cells
US8760932B2 (en) 2011-10-18 2014-06-24 Seagate Technology Llc Determination of memory read reference and programming voltages
US8711619B2 (en) 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US8693257B2 (en) 2011-10-18 2014-04-08 Seagate Technology Llc Determining optimal read reference and programming voltages for non-volatile memory using mutual information
US8797805B2 (en) * 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US8943386B1 (en) * 2012-02-16 2015-01-27 Sk Hynix Memory Solutions Inc. Generating soft read values which optimize dynamic range
US8839073B2 (en) 2012-05-04 2014-09-16 Lsi Corporation Zero-one balance management in a solid-state disk controller
US8879325B1 (en) * 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US20140026003A1 (en) * 2012-07-23 2014-01-23 Zhengang Chen Flash memory read error rate reduction
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9136001B2 (en) 2012-10-22 2015-09-15 Apple Inc. Signal-to-Noise Ratio (SNR) estimation in analog memory cells based on optimal read thresholds
US8942037B2 (en) 2012-10-31 2015-01-27 Lsi Corporation Threshold acquisition and adaption in NAND flash memory
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9135109B2 (en) 2013-03-11 2015-09-15 Seagate Technology Llc Determination of optimum threshold voltage to read data values in memory cells
US10061640B1 (en) 2013-03-12 2018-08-28 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US8924824B1 (en) * 2013-03-12 2014-12-30 Western Digital Technologies, Inc. Soft-decision input generation for data storage systems
US9870830B1 (en) * 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
KR102170857B1 (ko) * 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
CN105531768B (zh) * 2013-08-30 2019-12-31 英派尔科技开发有限公司 闪存中功率消耗的减小
US8953373B1 (en) * 2013-10-03 2015-02-10 Lsi Corporation Flash memory read retry using histograms
US9812193B2 (en) * 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
KR102157672B1 (ko) * 2013-11-15 2020-09-21 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9209835B2 (en) * 2013-11-27 2015-12-08 Seagate Technology Llc Read retry for non-volatile memories
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9236099B2 (en) 2013-12-10 2016-01-12 Seagate Technology Llc Multiple retry reads in a read channel of a memory
US9396792B2 (en) 2014-02-26 2016-07-19 Seagate Technology Llc Adjusting log likelihood ratio values to compensate misplacement of read voltages
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9589673B1 (en) * 2014-03-20 2017-03-07 SK Hynix Inc. Estimation of an optimal read threshold using symmetry
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
TWI492234B (zh) * 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
CN105468471A (zh) * 2014-09-12 2016-04-06 光宝科技股份有限公司 固态存储装置及其错误更正方法
US9489257B2 (en) * 2014-09-28 2016-11-08 Apple Inc. Correcting soft reliability measures of storage values read from memory cells
CN104282340B (zh) * 2014-09-30 2017-12-29 华中科技大学 一种固态盘闪存芯片阈值电压感知方法及系统
TWI562158B (en) 2014-10-13 2016-12-11 Silicon Motion Inc Non-volatile memory device and controller
US10347343B2 (en) * 2015-10-30 2019-07-09 Seagate Technology Llc Adaptive read threshold voltage tracking with separate characterization on each side of voltage distribution about distribution mean
KR20170058066A (ko) * 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9842022B2 (en) * 2016-01-20 2017-12-12 Intel Corporation Technologies for reducing latency in read operations
CN106057243B (zh) * 2016-05-27 2019-10-18 华为技术有限公司 应用读参考电压确定方法及装置
CN106205731B (zh) * 2016-06-27 2019-05-17 北京联想核芯科技有限公司 信息处理方法及存储设备
US10120585B2 (en) * 2016-08-10 2018-11-06 SK Hynix Inc. Memory system of optimal read reference voltage and operating method thereof
US9691492B1 (en) * 2016-09-29 2017-06-27 Intel Corporation Determination of demarcation voltage for managing drift in non-volatile memory devices
US10554227B2 (en) * 2017-03-10 2020-02-04 Western Digital Technologies, Inc. Decoding optimization for channel mismatch
KR102263047B1 (ko) * 2017-03-20 2021-06-10 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10469103B1 (en) 2017-04-19 2019-11-05 Seagate Technology Llc Adaptive read retry optimization
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
CN108986865B (zh) * 2018-06-29 2020-06-19 长江存储科技有限责任公司 非易失性存储系统及其读取方法
JP7158965B2 (ja) * 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム
US11244732B2 (en) * 2018-09-28 2022-02-08 Western Digital Technologies, Inc. Single page read level tracking by bit error rate analysis
CN109634772B (zh) * 2018-11-01 2020-09-25 西南交通大学 一种用于nand闪存数据的迭代差错控制方法和装置
KR102651440B1 (ko) * 2018-11-15 2024-03-27 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102653661B1 (ko) * 2018-12-11 2024-04-03 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10891189B2 (en) 2019-01-28 2021-01-12 Seagate Technology Llc Customized parameterization of read parameters after a decoding failure for solid state storage devices
CN111105835B (zh) * 2019-12-03 2022-03-18 长江存储科技有限责任公司 存储器读参考电压的确定方法
US11081204B1 (en) * 2020-06-22 2021-08-03 Micron Technology, Inc. Method for setting a reference voltage for read operations
US11907571B2 (en) 2020-07-13 2024-02-20 SK Hynix Inc. Read threshold optimization systems and methods using domain transformation
US11355204B2 (en) 2020-09-03 2022-06-07 SK Hynix Inc. Efficient read-threshold calculation method for parametric PV-level modeling
US11430530B2 (en) 2021-01-25 2022-08-30 SK Hynix Inc. Deep learning based program-verify modeling and voltage estimation for memory devices
CN112863573B (zh) * 2021-01-27 2023-04-14 长江先进存储产业创新中心有限责任公司 一种确定用于对存储器执行操作的参考电压的方法
US11514999B2 (en) 2021-04-16 2022-11-29 SK Hynix Inc. Systems and methods for parametric PV-level modeling and read threshold voltage estimation
US11749354B2 (en) 2021-07-13 2023-09-05 SK Hynix Inc. Systems and methods for non-parametric PV-level modeling and read threshold voltage estimation
US11769555B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Read threshold voltage estimation systems and methods for parametric PV-level modeling
US11769556B2 (en) 2021-07-27 2023-09-26 SK Hynix Inc. Systems and methods for modeless read threshold voltage estimation
US11854629B2 (en) 2021-11-22 2023-12-26 SK Hynix Inc. System and method for non-parametric optimal read threshold estimation using deep neural network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617261A (zh) * 2003-07-22 2005-05-18 三星电子株式会社 闪速存储器流水线突发读取操作电路、方法和系统
US6985389B2 (en) * 2003-10-27 2006-01-10 Stmicroelectronics, Inc. Phase change based memory device and method for operating same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510060B2 (ja) 2007-09-14 2010-07-21 株式会社東芝 不揮発性半導体記憶装置の読み出し/書き込み制御方法
US7751237B2 (en) 2007-09-25 2010-07-06 Sandisk Il, Ltd. Post-facto correction for cross coupling in a flash memory
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
KR101556779B1 (ko) 2009-04-17 2015-10-02 삼성전자주식회사 저장 장치의 액세스 방법
US7848152B1 (en) * 2009-05-12 2010-12-07 Skymedi Corporation Method and system for adaptively finding reference voltages for reading data from a MLC flash memory
US8054691B2 (en) * 2009-06-26 2011-11-08 Sandisk Technologies Inc. Detecting the completion of programming for non-volatile storage
US8392809B1 (en) * 2009-10-16 2013-03-05 Marvell International Ltd. Log-likelihood-ratio (LLR) table calibration
JP2013012267A (ja) 2011-06-29 2013-01-17 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617261A (zh) * 2003-07-22 2005-05-18 三星电子株式会社 闪速存储器流水线突发读取操作电路、方法和系统
US6985389B2 (en) * 2003-10-27 2006-01-10 Stmicroelectronics, Inc. Phase change based memory device and method for operating same

Also Published As

Publication number Publication date
US8885415B2 (en) 2014-11-11
US20120008386A1 (en) 2012-01-12
US8531888B2 (en) 2013-09-10
CN102376368A (zh) 2012-03-14
US20140010009A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
CN102376368B (zh) 对快闪存储器系统中递进读取的最优参考电压的确定
US8576625B1 (en) Decoder parameter estimation using multiple memory reads
CN102216999B (zh) 闪存的参考电压最优化
US9922706B2 (en) Solid state storage device using state prediction method
US8913437B2 (en) Inter-cell interference cancellation
US9299459B2 (en) Method and apparatus of measuring error correction data for memory
US7983082B2 (en) Apparatus and method of multi-bit programming
CN100474453C (zh) 在编程相邻存储单元后对过度编程的存储单元的检测
US9812193B2 (en) Threshold estimation using bit flip counts and minimums
KR20200091777A (ko) 불휘발성 메모리 장치의 최적 문턱값을 결정하기 위한 방법
CN101536108A (zh) 用于存储单元的自适应读写系统和方法
JP2008204591A (ja) メモリ素子の読み出し方法
KR20090005549A (ko) 플래시 메모리 시스템 및 그것의 에러 정정 방법
JP2009252278A (ja) 不揮発性半導体記憶装置及びメモリシステム
JP2009020996A (ja) 不揮発性メモリ装置及び読み取りのための方法
KR20020071444A (ko) 반도체 장치 및 데이터 처리 시스템
JP5909294B1 (ja) 不揮発性記憶装置のための書き込み回路及び方法、並びに不揮発性記憶装置
US9490024B1 (en) Solid state storage device and reading control method thereof
US9437320B1 (en) Joint detecting and decoding system for nonvolatile semiconductor memory with reduced inter-cell interference
US8374034B2 (en) Nonvolatile memory device and read method thereof
US20190080757A1 (en) Semiconductor memory device
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
US11335414B2 (en) Method of determining read reference voltage for blocks based on number of erroneous bits
CN113900581B (zh) 存储器装置及其读取方法
CN102750188A (zh) 进行存储器存取管理的方法以及存储装置及其控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200429

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200429

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200429

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right