CN105531768B - 闪存中功率消耗的减小 - Google Patents

闪存中功率消耗的减小 Download PDF

Info

Publication number
CN105531768B
CN105531768B CN201380079234.3A CN201380079234A CN105531768B CN 105531768 B CN105531768 B CN 105531768B CN 201380079234 A CN201380079234 A CN 201380079234A CN 105531768 B CN105531768 B CN 105531768B
Authority
CN
China
Prior art keywords
bit error
memory
error rate
voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380079234.3A
Other languages
English (en)
Other versions
CN105531768A (zh
Inventor
张彤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empire Technology Development LLC
Original Assignee
Empire Technology Development LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empire Technology Development LLC filed Critical Empire Technology Development LLC
Publication of CN105531768A publication Critical patent/CN105531768A/zh
Application granted granted Critical
Publication of CN105531768B publication Critical patent/CN105531768B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本技术大致描述用于减少闪存中功率消耗的系统、设备和方法。在一些示例中，误码率估计器模块可以估计两个或更多个误码率。两个或更多个误码率可以与从存储器读取的相应电压的施加相关联。电压设置模块可以被配置为与误码率估计器模块通信。电压设置模块可以被配置为选择从存储器读取的电压。电压可以基于两个或更多个误码率和基于误差校正水平进行选择。误差校正水平可以是可用于校正来自存储器的读取误差的容差水平。

Description

闪存中功率消耗的减小
背景技术
除非本文中另外指出，本文中所描述的材料不是本申请中权利要求的现有技术并且并不能因包含在本部分中而成为现有技术。
基于闪存的固态数据存储设备可以被用于处理密集数据存取工作负载。闪存系统可以包括由固态存储器控制器控制的大批量晶体管。闪存系统内的每个晶体管可以被配置为存储一比特数据。固态存储器控制器可以被配置为控制访问被存储在闪存存储系统的晶体管内的数据。闪存中的晶体管可以具有有限数量的程序/擦除周期。
概述
在一个示例中，大致描述了一种存储器控制器。该存储器控制器包括误码率估计器模块。所述误码率估计器模块可以被配置为估计两个或更多个误码率。所述两个或更多个误码率可以与从存储器读取的相应电压的施加相关联。存储器控制器可以进一步包括电压设置模块。电压设置模块可以被配置为与误码率估计器模块通信。电压设置模块可以进一步被配置为选择从存储器读取的电压。所述电压可以基于所述两个或更多个误码率和基于误差校正水平而被选择。所述误差校正水平可以是可用于校正来自存储器的读取误差的容差水平。
在一个示例中，描述了一种操作存储器的方法。该方法可以包括估计两个或更多个误码率。两个或更多个误码率可以与从存储器读取的相应电压的施加相关联。该方法可以进一步包括可用于校正来自存储器的读取误差的识别误差校正水平。该方法可以进一步包括选择从存储器读取的电压。电压可以基于所估计的两个或更多个误码率和所识别的误差校正水平而被选择。
在一个示例中，大致描述了一种计算机可读存储介质。该计算机可读存储介质可以包括存储在其上的一个或多个控制器可执行指令。响应于控制器的执行，一个或多个控制器可执行指令可以使控制器适于执行以下步骤或使以下步骤被执行：估计两个或更多个误码率。所述两个或更多个误码率可以与从存储器读取的相应电压的施加相关联。响应于控制器的执行，所述一个或多个控制器可执行指令可以使控制器适于执行以下步骤或使以下步骤被执行：识别可用于校正来自存储器的读取误差的误差校正水平。响应于控制器的执行，所述一个或多个控制器可执行指令可以使控制器适于执行以下步骤或使以下步骤被执行：选择从存储器读取的电压。所述电压可以基于所述两个或更多个误码率和所述误差校正水平而被选择。
前面的概述仅仅是示例性的，而不意在以任何方式进行限制。通过参考附图以及下面的详细说明，除了上文所描述的示例性的方案、实施例和特征之外，另外的方案、实施例和特征将变得清晰可见。
附图说明
通过下面结合附图给出的详细说明和随附的权利要求，本公开的前述特征以及其它特征将变得更加清晰。应理解的是，这些附图仅描绘了依照本公开的多个实施例，因此，不应视为对本发明范围的限制，将通过利用附图结合附加的具体描述和细节对本公开进行说明。
图1示出了能够用于实施闪存中功率消耗的减少的示例系统；
图2描述了图1的示例系统，示出了关于误码率估计器的其他细节；
图3描述了图1的示例系统，示出了关于数据传输的示例；
图4描述了图1的示例系统，示出了关于数据传输和检测的示例；
图5描述了实施闪存中功率消耗的减少的示例方法的流程图；
图6示出了能够用于实施闪存中功率消耗的减少的示例计算机程序产品；
图7是示出了被设置用以实施闪存中功率消耗的减少的示例计算设备的框图，以上附图均根据本文中所描述的至少一些实施例被布置。
具体实施方式
在下面的详细说明中，将参考附图，附图构成了详细说明的一部分。在附图中，除非上下文指出，否则相同的符号通常表示相同的部件。在详细说明、附图和权利要求中所描述的示例性实施例不意在限制。可以使用其它实施例，并且可以做出其它改变，而不偏离本文呈现的主题的精神或范围。将易于理解的是，如本文大致描述且如图中所图示的，本公开的方案能够以各种不同配置来布置、替代、组合、分离和设计，所有这些都在本文中明确地构思出。
本公开一般地尤其涉及与闪存中功率消耗的减少相关的方法、装置、系统、设备和计算机程序产品。
简言之，本文描述的技术大致为用于减少闪存中功率消耗的系统、设备和方法。在一些示例中，误码率估计器模块可以估计两个或更多个误码率。两个或更多个误码率可以与从存储器读取的相应电压的施加相关联。电压设置模块可以被配置为与误码率估计器模块通信。电压设置模块可以被配置为选择从存储器读取的电压。所述电压可以基于两个或更多个误码率以及基于误差校正水平而被选择。所述误差校正水平可以是可用来校正来自存储器的读取误差的容差水平。
图1示出了根据本文描述的至少一些实施例的能够用于实施闪存中功率消耗的减少的示例系统。示例存储设备100可以包括存储器控制器102。存储设备100可以包括一个或多个芯片。存储器控制器102可以是专用芯片或者可以被集成至另一芯片，例如微处理器。存储器控制器102可以控制一个或多个闪存芯片120、122的读数。读数可以包括存储在闪存芯片120、122中一个位置处一个或多个位元的检测和/或传输。
存储器控制器102可以包括误码率估计器模块106。误码率可以是经历检测误码或者传输误码的概率。误码率估计器模块106可以估计关于与所施加的不同闪存核供应电压("VCC")相关联的闪存检测操作的误码率。另外，误码率估计器模块106可以通过不同的输入/输出供应电压("VCCQ")估计数据从闪存芯片120、122转移至存储器控制器102的传输误码率。
存储器控制器102可以包括电压设置模块104。电压设置模块104可以被配置为选择电压VCC和/或VCCQ以减少存储设备100的功率消耗。电压设置模块104可以向电压调节器114发送输出/信号。电压调节器114可以被配置为控制不同电压对一个或多个闪存芯片120、122的施加。虽然描述了两个闪存芯片(120和122)，但可以使用任意数量的闪存芯片。闪存芯片120、122可以是NAND闪存或者NOR闪存和/或其他类型的闪存。闪存芯片120、122可以是可擦除且可再编程的。闪存芯片120、122可以经由链路128而与存储器控制器102通信。链路128可以是例如总线。
存储器控制器102可以包括闪存状态监控器108。闪存状态监控器108可以被配置为确定闪存芯片120、122的降级水平。例如，闪存状态监控器108可以通过确定由闪存芯片120执行的程序和/或擦除周期的数量来确定闪存芯片120的降级水平。随着闪存降级，闪存可能对检测误码和/或传输误码更敏感。
为了校正检测和/或传输误码，存储器控制器102可以包括误差校正代码模块110。检测误码可以包括检测来自闪存芯片120、122的数据中的误差。传输误码可以包括在链路128上将数据从闪存芯片120、122传输至存储器控制器102中的误差。误差校正代码模块110可以被配置为校正存储设备100内的检测或传输误差。误差校正代码模块110可以通过例如将冗余数据(或“同位(parity)”数据)添加至位串来校正误差。添加冗余数据可以容许位元被恢复，即使在位元检测和/或传输期间引入了多个误差时。存储设备100的各种模块和其他组件可以被可操作地彼此耦合，例如经由链路128和/或将两个或更多个组件耦合在一起的其他结构。
图2示出了图1的示例系统，其中示出了根据本文描述的至少一些实施例设置的关于误码率估计器(例如误码率估计器模块106)的其他细节。为了清楚和简洁的目的，图2中那些与图1中的组件标记相同的组件将不再描述。
在一个示例中，存储器控制器102可以生成能够用于选择电压的电压和误码率的表格。例如，存储器控制器102可以接收检测存储在闪存芯片120中的数据的请求。检测数据的请求可以是例如施加电压Vcc以获取存储在闪存芯片120的门中的数据。所检测的数据可以之后从相应的芯片被传输至存储器控制器102。
为了检测存储的数据，存储器控制器102可以调用一个或多个闪存转换层功能，以确定可以存储所请求的数据的物理存储页位置。在这个示例中，物理存储页可以是页230，在闪存芯片120上一位置处。闪存状态监控器108可以具有闪存芯片120的页230的降级水平的误码率估计器模块106。降级水平可以通过例如使用程序/擦除周期信息和/或最后检测页230的误码统计记录来确定。程序/擦除周期信息可以包括闪存的特定页已经被写、擦除和之后再写的次数。基于所提供的页230的降级水平，误码率估计器模块106可以生成检测误差估计表格224。检测误差估计表格225可以是例如存储在误码率估计器模块106中或者另一存储器中的数据结构。
检测误差估计表格224可以包括关于针对施加不同可能VCC值的闪存芯片120、122中的页中数据检测的检测误码率的估计量。例如，针对检测误差估计表格224的第一行，在1.8V的VCC值处，页230可以被估计为具有1x10-6的检测误差率。在针对检测误差估计表格224第2行的示例中，在1.7V的VCC值处，页230可以被估计为具有1x10-5的检测误差率。电压设置模块104可以访问存储在检测误差估计表格224中的数据。
继续上述示例，误差校正代码模块110可以为电压设置模块104提供误差校正水平。误差校正水平232可以是例如误差的近似百分比，其中误差校正代码被配置为用于校正。在另一示例中，误差校正水平可以是可用于校正来自存储器的读取误差容差水平。这种容差水平可以是对于给定量的数据而言误差校正代码模块110能够校正的误差的最大百分比。基于误差校正水平232和检测误差估计表格224，电压设置模块104可以被配置为选择特定电压，可用于获取表示误码减少的数量的目标误码率的VCC'。VCC'可以是表格224中的最低VCC值，其相关联的检测误码率小于误差校正水平232。对应于特定电压VCC'的信号可以被发送至电压调节器114。电压调节器114可以控制特定电压VCC'向闪存芯片120和/或闪存芯片122的施加。在当前示例中，存储器控制器102的误差校正水平232可以是5x10-4(或0.05％)。基于检测误差估计表格224，电压设置模块104可以选择1.6V的电压VCC'，因为1.6V是最低电压，其相关联的检测误码率小于误差校正水平232(例如1x10-4<5x10-4)。
在进一步的示例中，在一些未来时间点处，如可能由闪存状态监控器108所检测到的，页230的降级水平可能会增加。由此，当误码率估计器模块106生成新的或者修改的检测误差估计表格224时，每个对应电压的检测误码率可能会增加。检测误码率的这种改变可能导致电压设置模块104选择更高电压VCC'(相对于之前的VCC'值)，从而使得检测误码率保持低于误码校正水平232。
图3描述了图1的示例系统，示出了根据本文描述的至少一些实施例设置的关于数据传输的示例。为了清楚和简洁的目的，图3中那些与图1和2中的组件标记相同的组件将不再描述。
在一个示例中，存储器控制器102可以接收传输被存储在闪存芯片122中的数据的请求。存储器控制器102可以调用一个或多个闪存转换层功能，以确定可以存储所请求的数据的物理存储页位置。在一个示例中，物理存储页可以是位于闪存芯片122上一位置处的页332。所请求的数据可以从闪存芯片122的页332检测到。
传输误差估计表格326可以由误码率估计模块106以有些类似于上述检测误差估计表格224的方式生成和/或维护，其可以包括关于与不同可能的VCCQ值相关联的闪存芯片和存储器控制器102之间传输的传输误码率的估计量。例如，针对传输误差估计表格326的第一行，在1.8V的VCCQ值处，闪存芯片122可以被估计为具有1x10-6的传输误码率。在针对传输误差估计表格326的第2行的另一示例中，在1.7V的VCCQ值处，闪存芯片122可以被估计为具有2x10-5的传输误码率。电压设置模块104可以访问存储在传输误差估计表格326中的数据。
继续上述示例，误差校正代码模块110可以为电压设置模块104提供误差校正水平232。基于误差校正水平232和传输误差估计表格326，电压设置模块104可以被配置为选择特定电压VCCQ'。VCCQ'可以是表格326中的最低VCCQ值，其相关联的传输误码率小于误差校正水平232。对应于特定电压VCCQ'的信号可以被发送至电压调节器114。电压调节器114可以控制特定电压VCCQ'向闪存芯片120和/或闪存芯片122的施加。在当前示例中，存储器控制器102的误差校正水平232可以是3x10-4(或0.03％)。基于传输误差估计表格326，电压设置模块104可以选择1.7V的特定电压VCCQ'，因为1.7V是最低电压，其相关联的传输误码率小于误差校正水平232(例如2x10-5<3x10-4)。
在进一步的示例中，在一些未来时间点处，如可能由闪存状态监控器108所检测到的，不同VCCQ值的相应传输误码率可能会增加。误码率估计器模块106可以生成新的传输误差估计表格326(或者更新现有的传输误差估计表格326)。误码率的增加可能导致电压设置模块104选择更高电压VCCQ'(相对于之前的VCCQ'值)，从而使得传输误码率保持低于误码校正水平232。
图4描述了图1的示例系统，示出了根据本文描述的至少一些实施例设置的关于数据传输和检测的示例。为了清楚和简洁的目的，图4中那些与图1、2和3中的组件标记相同的组件将不再描述。
电压VCC'和VCCQ'可以被同时和/或分离(例如按顺序)调整，以减少闪存芯片中的功率消耗。在一个示例中，存储器控制器102可以接收读取闪存芯片122中的数据的请求。存储器控制器102可以调用一个或多个闪存转换层功能，以确定存储所请求的数据的物理存储页位置。在一个示例中，物理存储页可以是位于闪存芯片122上的页432。所请求的数据可以从闪存芯片122的页432检测到。
传输误差估计表格428可以包括关于与不同可能的VCCQ值相关联的闪存芯片和存储器控制器102之间传输的传输误码率的估计量。例如，针对传输误差估计表格428的第一行，在3.3V的VCCQ值处，闪存芯片122可以被估计为具有1x10-6的传输误码率。在针对传输误差估计表格428的第2行的另一示例中，在3.2V的VCCQ值处，页432可以被估计为具有2x10-5的传输误码率。电压设置模块104可以访问存储在传输误差估计表格428中的数据。
同时或者另外，存储器控制器102可以接收读取存储在闪存芯片120中的数据的请求。存储器控制器102可以调用一个或多个闪存转换层功能，以确定可以存储所请求的数据的物理存储页位置。在这一示例中，物理存储页可以是位于闪存芯片120上的页430。闪存状态监控器108可以为误码率估计器模块106提供闪存芯片120的页430的降级水平。基于所提供的页430的降级水平，误码率估计器模块106可以生成(或更新)检测误差估计表格424。检测误差估计表格424可以是例如存储在误码率估计器模块106中或另一存储器中的数据结构。
检测误差估计表格424可以包括检测不同可能的VCC值的闪存芯片120中页320的检测误码率的估计量。例如，针对检测误差估计表格424的第一行，在1.8V的VCC值处，页430可以被估计为具有1x10-6的检测误差率。在针对检测误差估计表格424第2行的另一示例中，在1.7V的VCC值处，页430可以被估计为具有1x10-5的检测误差率。电压设置模块104可以访问存储在检测误差估计表格424中的数据。
继续上述示例，误差校正代码模块110可以为电压设置模块104提供误差校正代码模块110的误差校正水平232。误差校正水平232可以是例如误差的百分比，其中误差校正代码被配置为用于校正。基于误差校正水平232、检测误差估计表格424和传输误差估计表格428，电压设置模块104可以被配置为选择特定电压VCC'和VCCQ'。VCC'和VCCQ'可以是表格424和428中的最低VCC和VCCQ组合值，其组合的关联误码率(检测误码率+传输误码率)小于误差校正水平232。在表格424和428中存在多个总和为相同的最低组合值的VCC和VCCQ组合的示例中，电压设置模块104可以检验可用的可能VCC和VCCQ组合，并且选择导致最低整体功率消耗的VCC+VCCQ组合。对应于特定电压VCC'和VCCQ'的信号可以被发送至电压调节器114。电压调节器114可以控制特定电压VCC'和VCCQ'向闪存芯片120和/或闪存芯片122的施加。在当前示例中，存储器控制器102的误差校正水平232可以是3x10-4(或0.03％)。基于检测误差估计表格424和传输误差估计表格428，电压设置模块104可以选择1.6V的特定电压VCC'和3.2V的特定电压VCCQ'。1.6V和3.2V可以表示最低电压，其组合的关联误码率小于误差校正水平232(例如1x10-4+2x10-5＝1.2x10-4<3x10-4)。
根据上述示例，电压设置模块104可以将对应于特定电压VCC'和VCCQ'的信号发送至电压调节器114。电压调节器可以控制指定VCC'和/或VCCQ'电压对闪存芯片120和/或闪存芯片122的施加。
在其他可能的特征中，根据本公开的系统可以利用误差校正代码优势来减少闪存检测和传输操作的能量消耗。另外，根据本公开的系统可以实现这种功率节省优点，而不会危害数据检测/传输操作的完整性。系统可以在存储设备相对新且已经经历极少降级时利用额外的可用误差校正代码容差。功率消耗的减少与使用基于闪存的存储系统的移动设备具有特定关联性。
图5描述了根据本文描述的至少一些实施例布置的实施闪存中功率消耗的减少的示例方法的流程图。在一些示例中，图5中的方法可以使用上述存储设备100实施，并且可以用于减少闪存中的功率消耗。示例方法可以包括由一个或多个方框S2、S4和/或S6所示出的一个或多个操作、动作或功能。虽然图示为离散的方框，基于期望的实施方式，各方框可以划分成额外的方框、组合成较少的方框，或者被去除。图5中的方法可以由包括存储器控制器(例如存储器控制器102)的存储设备使用。在一些实施例中，可以提供表示进一步的其他操作、动作或功能的另外的方框。存储器控制器可以被配置为与一个或多个闪存芯片通信。
方法可以在方框S2，“估计两个或更多个误码率，该误码率与从存储器读取的相应电压的施加相关联”开始。在方框S2，两个或更多个误码率可以被估计。误码率可以与从存储器读取的相应电压的施加相关联。误码率估计器(例如误码率估计器模块106)可以估计两个或更多个误码率。在一个示例中，误码率估计器可以被配置为，基于一个或多个闪存位置的降级水平估计两个或更多个误码率。闪存状态监控器(例如闪存状态监控器108)可以用于确定降级水平。降级水平可以基于一个或多个闪存位置的程序和/或擦除周期的数量。在一个示例中，两个或更多个误码率可以涉及来自存储器中的位置的数据的检测。在另一示例中，两个或更多个误码率可以涉及数据从存储器中的一个位置向存储器控制器的传输。在另一示例中，两个或更多个误码率可以涉及来自存储器中的位置的数据检测和数据从存储器中的一个位置向存储器控制器的传输。
方法可以从方框S2向方框S4“识别可用于校正来自存储器的读取误差的误差校正水平”继续。在方框S4，误差校正水平可以被识别。误差校正水平可以用于校正来自存储器的读取误差。
方法可以从方框S4向方框S6“基于两个或更多个误码率和误差校正水平选择电压以从存储器读取”继续。在方框S6，可以选择电压以从存储器读取。电压可以由电压设置模块(例如电压设置模块104)选择。电压可以基于两个或更多个误码率和误差校正水平而被选择。在一个示例中，电压设置模块可以被配置为，通过选择具有比误差校正水平小的相关联的误码率的最低相应电压来选择电压。在另一示例中，电压设置模块可以被配置为，通过选择具有比误差校正水平小的相关联的误码率的较低(但不必须是最低)相应电压来选择电压。在又一示例中，电压设置模块可以被配置为，基于与来自存储器中的位置的数据检测相关的第一误码率、与数据从存储器中的位置向存储器控制器传输相关的第二误码率以及误差校正水平来选择电压。
图6示出了根据本文描述的至少一些实施例布置的能够用于实施闪存中功率消耗的减少的示例计算机程序产品600。程序产品600可以包括信号承载介质602。信号承载介质602可以包括一个或多个可执行指令604，当通过例如处理器执行时，这些指令可以提供上文关于图1-5描述的特征。由此，例如，参考存储设备100，电压设置模块104可以响应于经由介质602传递至存储设备100的指令604进行图6中显示的方框中的一个或多个。
在一些实施方式中，信号承载介质602可以包含非暂态计算机可读介质606，例如但不限于硬盘驱动器、压缩盘(CD)、数字视频盘(DVD)、数字磁带、存储器等。在一些实施方式中，信号承载介质602可以包含可记录介质608，例如但不限于存储器、读/写(R/W)CD、R/WDVD，等等。在一些实施方式中，信号承载介质602可以包含通信介质610，例如但不限于数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路等)。由此，例如，程序产品600可以通过RF信号承载介质602传递至存储设备100的一个或多个模块，其中信号承载介质602通过无线通信介质610(例如符合IEEE802.11标准的无线通信介质)传递。
图7是示出了根据本文描述的至少一些实施例布置的被设置用以实施闪存中功率消耗的减少的示例计算设备700的框图。在一种非常基本的配置702中，计算设备700典型地包括一个或多个处理器704以及系统存储器706。存储器总线708可以被使用，以用于在处理器704和系统存储器706之间通信。
根据期望的配置，处理器704可以为包括但不限于微处理器(μP)、微控制器(μC)、数字式信号处理器(DSP)或其任意组合中的任意类型。处理器704可以包括一级或多级高速缓存，如一级高速缓存710和二级高速缓存712、处理器内核714以及寄存器716。示例处理器内核714可以包括算数逻辑单元(ALU)、浮点单元(FPU)、数字信号处理内核(DSP Core)或其任意组合。示例存储器控制器718也可以被与处理器704一同使用，或者在一些实施例中，存储器控制器718可以为处理器704的内部部件。存储器控制器718可以是来自图1-4的存储器控制器102。替换地，存储器控制器可以是不同的存储器控制器。
根据期望的配置，系统存储器706可以为包括但不限于易失存储器(如RAM等)、非易失存储器(如ROM、闪存等等)或其任意组合的任意类型。系统存储器706可以包括操作系统720、一个或多个应用722、一个或多个可编程电路766和程序数据724。应用722可以包括闪存中功率消耗减少的算法726，其被设置为执行如本文描述的包括针对图1-6的存储设备100描述的那些操作。程序数据724可以包括闪存中功率消耗减少的数据728，其可以用于实施如本文描述的闪存中功率消耗的减少。在一些实施例中，应用722可以被布置为与程序数据724一同在操作系统720中运行，从而提供闪存中功率消耗的减少。这一描述的基本配置702在图7中由内部虚线内的那些组件示出。
计算设备700可具有附加的特征或功能以及附加的接口以便于基本配置702与任何所需的设备和接口之间的通信。例如，总线/接口控制器730可用于便于基本配置702与一个或多个数据存储设备732之间经由存储接口总线734的通信。数据存储设备732可以是可移除存储设备736、非可移除存储设备738或者其组合。可移除存储设备和非可移除存储设备的示例包括诸如软盘驱动器和硬盘驱动器(HDD)的磁盘设备、诸如压缩盘(CD)驱动器或数字多功能盘(DVD)驱动器的光盘驱动器、固态驱动器(SSD)和磁带驱动器，仅列举了几个。示例的计算机存储媒介可以包括以用于诸如计算机可读指令、数据结构、程序模块或其它数据的信息的存储的任何方法或技术实现的易失性和非易失性的媒介以及可移除和非可移除的媒介。
系统存储器706、可移除存储设备736和非可移除存储设备738是计算机存储媒介的示例。计算机存储媒介包括但不限于RAM、ROM、EEPROM、闪存(flash memory)或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光学存储设备、磁盒、磁带、磁盘存储设备或其它磁存储设备、或者可用于存储所需信息并且可由计算设备700访问的任何其它媒介。例如，来自图1-4的闪存芯片120、122可以是计算机存储媒介的示例。任意这样的计算机存储媒介可以是计算设备700的部件。
计算设备700还可以包括接口总线740，用于方便从各接口设备(例如，输出设备742、外围设备接口744和通信设备746)经由总线/接口控制器730到基本配置702的通信。前述链路128可以呈现在图7所示的总线的至少一部分中。示例的输出设备742包括图形处理单元748和音频处理单元750，其可配置为经由一个或多个A/V端口752与诸如显示器或扬声器的各外部设备通信。示例的外围设备接口744包括串行接口控制器754或并行接口控制器756，其可配置为经由一个或多个I/O端口758与诸如输入设备(例如，键盘、鼠标、笔、语音输入设备、触摸输入设备等)或其它外围设备(例如，打印机、扫描仪等)的外部设备通信。示例通信设备746包括网络控制器760，其可被安排为便于经由一个或多个通信端口764通过网络通信链路而与一个或多个其他计算设备762通信。
网络通信链路可以是通信媒介的一个示例。通信媒介通常可通过计算机可读指令、数据结构、程序模块或诸如载波或其它传输机构的调制数据信号中的其它数据来具体化，并且可以包括任何信息输送媒介。“调制数据信号”可以是使得其特性中的一个或多个以将信号中的信息编码的方式设定或改变的信号。通过举例而不是限制的方式，通信媒介可以包括诸如有线网络或直接线连接的有线媒介，以及诸如声波、射频(RF)、微波、红外(IR)和其它无线媒介的无线媒介。本文所使用的术语计算机可读媒介可以包括存储媒介和通信媒介两者。
计算设备700可实现为诸如单元电话、个人数据助理(PDA)、个人媒介播放器设备、无线网页监视设备、个人头戴式设备、专用设备或包括上述功能中的任一种的混合设备的小形状因数的便携式(或移动)电子设备的一部分。计算设备700还可实现为包括膝上型计算机和非膝上型计算机配置两者的个人计算机。
本公开不限于本文所描述的特定实施例，这些实施例意在为各方案的示例。能够在不偏离其精神和范围的情况下做出多种改进和变型，这对于本领域技术人员而言是显而易见的。通过前面的说明，除了本文所列举的那些之外，在本公开的范围内的功能上等同的方法和装置对于本领域技术人员而言将是显而易见的。旨在使这些改进和变型落在所附权利要求书的范围内。本公开仅受所附权利要求书以及这些权利要是所给予权利的等同方案的整个范围所限制。应当理解的是，本公开不限于特定的方法、试剂、化合物组成或生物系统，当然这些会变化。还应理解的是，本文所使用的术语是仅仅是为了描述特定实施例的目的，而不意在限制。
关于本文中基本上任何复数和/或单数术语的使用，本领域技术人员能够根据上下文和/或应用适当地从复数变换成单数和/或从单数变换成复数。为了清晰的目的，本文中明确地阐明了各单数/复数的置换。
本领域技术人员将理解，一般地，本文所使用的术语，尤其是随附权利要求(例如，随附权利要求的主体)中所使用的术语，通常意在为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包括”应解释为“包括但不限于”，等等)。本领域技术人员还理解，如果意表格达引导性权利要求记述项的具体数量，该意图将明确地记述在权利要求中，并且在不存在这种记述的情况下，不存在这样的意图。例如，为辅助理解，下面的随附权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引导权利要求记述项。然而，这种短语的使用不应解释为暗指不定冠词“一”或“一个”引导权利要求记述项将包含该所引导的权利要求记述项的任何特定权利要求局限于仅包含一个该记述项的实施例，即使当同一权利要求包括了引导性短语“一个或多个”或“至少一个”以及例如“一”或“一个”的不定冠词(例如，“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个”)；这同样适用于对于用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引导的权利要求记述项的具体数量，本领域技术人员将理解到这些记述项应当解释为至少表示所记述的数量(例如，没有其它修饰语的裸记述“两个记述项”表示至少两个记述项或两个以上的记述项)。此外，在使用类似于“A、B和C等中的至少一个”的惯用法的那些示例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。在使用类似于“A、B或C等中的至少一个”的惯用法的那些示例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B或C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。本领域技术人员将进一步理解，呈现两个以上可选项的几乎任何分离词和/或短语，无论是在说明书、权利要求或附图中，都应理解为设想包括一项、任一项或两项的可能性。例如，术语“A或B”将理解为包括“A”或“B”或“A和B”的可能性。
另外，在根据马库什组(Markush group)描述本公开的特征或方案的情况下，本领域技术人员将理解的是本公开也因此以马库什组的任何独立成员或成员的子组来描述。
本领域技术人员将理解的是，为了任何以及全部的目的，例如在提供所撰写的说明书方面，本文所公开的全部范围也涵盖了任何和全部的可能的子范围及其子范围的组合。能够容易地认识到任何所列范围都充分地描述了同一范围并且使同一范围分解成至少均等的一半、三分之一、四分之一、五分之一、十分之一等等。作为非限制示例，本文所论述的每个范围能够容易地分解成下三分之一、中三分之一和上三分之一，等等。本领域技术人员还将理解的是，例如“多达”、“至少”等所有的语言包括所记述的数量并且是指如上文所论述的随后能够分解成子范围的范围。最后，本领域技术人员将理解的是，范围包括每个独立的成员。因此，例如，具有1-3个单元的组是指具有1个、2个或3个单元的组。类似地，具有1-5个单元的组是指具有1个、2个、3个、4个、或5个单元的组，等等。
虽然本文已经公开了各种方面和实施例，其他方面和实施例对于本领域技术人员而言将是显而易见的。本文已经为了说明的目的公开了各种方面和实施例并且不意在限制，真正的范围和精神是通过随附的权利要求表示的。

Claims (14)

1.一种存储器控制器，其包括：
误码率估计器模块，其被配置为估计两个或更多个误码率，其中所述两个或更多个误码率与从存储器读取的相应电压的施加相关联；以及
其中所述两个或更多个误码率涉及：
对来自所述存储器中的位置的数据进行检测；和
从所述存储器中的所述位置向所述存储器控制器传输所述数据；以及
电压设置模块，其被配置为与所述误码率估计器模块通信，并被配置为基于所述两个或更多个误码率和基于误差校正水平，选择从所述存储器读取的电压，其中选择所述电压包括选择具有小于所述误差校正水平的相关联误码率的最低相应电压，并且其中所述误差校正水平是用于校正来自所述存储器的读取误差的容差水平。
2.根据权利要求1所述的存储器控制器，其进一步包括误差代码校正模块，其被耦合至所述误码率估计器模块，其中所述误差代码校正模块被配置为在所述误差校正水平校正来自所述存储器的所述读取误差。
3.根据权利要求1所述的存储器控制器，其中所述误码率估计器模块被配置为基于一个或多个闪存位置的降级水平估计所述两个或更多个误码率。
4.根据权利要求3所述的存储器控制器，其进一步包括闪存状态监控器，其被配置为与所述误码率估计器模块通信，其中所述闪存状态监控器用于确定所述降级水平。
5.根据权利要求4所述的存储器控制器，其中所述降级水平基于所述一个或多个闪存位置的程序和/或擦除周期的数量。
6.根据权利要求1所述的存储器控制器，其中为了估计所述两个或更多个误码率，所述误码率估计器模块被配置为：
估计第一误码率，所述第一误码率涉及对来自所述存储器中的所述位置的所述数据的检测；以及
估计第二误码率，所述第二误码率涉及从所述存储器中的所述位置向所述存储器控制器传输所述数据，以及
其中为了选择所述电压，所述电压设置模块被配置为基于所述第一误码率、所述第二误码率和所述误差校正水平来选择所述电压。
7.一种操作存储器的方法，所述方法包括：
估计两个或更多个误码率，其中所述两个或更多个误码率与从所述存储器读取的相应电压的施加相关联；
识别用于校正来自所述存储器的读取误差的误差校正水平；以及
基于所估计的两个或更多个误码率和所识别的误差校正水平，选择从所述存储器读取的电压，
其中选择从所述存储器读取的电压包括选择具有小于所识别误差校正水平的相关联误码率的最低相应电压。
8.根据权利要求7所述的方法，其中估计所述两个或更多个误码率，包括基于一个或多个闪存位置的降级水平估计所述两个或更多个误码率。
9.根据权利要求8所述的方法，其中所述降级水平基于所述一个或多个闪存位置的程序和/或擦除周期的数量。
10.根据权利要求7所述的方法，其中估计所述两个或更多个误码率包括估计涉及对来自所述存储器中的位置的数据的检测的误码率。
11.根据权利要求7所述的方法，其中估计所述两个或更多个误码率包括估计涉及从所述存储器中的位置向所述存储器控制器的数据传输的误码率。
12.根据权利要求7所述的方法，其中估计所述两个或更多个误码率包括：
估计第一误码率，所述第一误码率涉及对来自所述存储器中的位置的数据进行检测；以及
估计第二误码率，所述第二误码率涉及从所述存储器中的所述位置向所述存储器控制器传输所述数据，并且
其中选择所述电压包括基于所述第一误码率、所述第二误码率和所述误差校正水平来选择所述电压。
13.根据权利要求7所述的方法，其进一步包括：
向所述存储器施加所述电压；以及
从所述存储器读取数据。
14.一种计算机可读存储介质，包括存储在其上的一个或多个控制器可执行指令，响应于所述控制器的执行，所述控制器可执行指令使所述控制器适于执行以下步骤或者使以下步骤被执行：
估计两个或更多个误码率，其中所述两个或更多个误码率与从存储器读取的相应电压的施加相关联；
识别用于校正来自所述存储器的读取误差的误差校正水平；以及
基于所述两个或更多个误码率和所述误差校正水平选择从所述存储器读取的电压，
其中选择从所述存储器读取的电压包括选择具有小于所识别误差校正水平的相关联误码率的最低相应电压。
CN201380079234.3A 2013-08-30 2013-08-30 闪存中功率消耗的减小 Expired - Fee Related CN105531768B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/057516 WO2015030793A1 (en) 2013-08-30 2013-08-30 Reduction of power consumption in flash memory

Publications (2)

Publication Number Publication Date
CN105531768A CN105531768A (zh) 2016-04-27
CN105531768B true CN105531768B (zh) 2019-12-31

Family

ID=52587140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380079234.3A Expired - Fee Related CN105531768B (zh) 2013-08-30 2013-08-30 闪存中功率消耗的减小

Country Status (3)

Country Link
US (1) US9805813B2 (zh)
CN (1) CN105531768B (zh)
WO (1) WO2015030793A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659664B1 (en) * 2015-12-15 2017-05-23 International Business Machines Corporation Dynamically adjusting read voltage in a NAND flash memory
US10191799B2 (en) * 2016-12-29 2019-01-29 Sandisk Technologies Llc BER model evaluation
FR3072494B1 (fr) * 2017-10-18 2020-06-19 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede de controle des cycles de rafraichissement de donnees dans des memoires non-volatiles reprogrammables
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US11256778B2 (en) 2019-02-14 2022-02-22 Micron Technology, Inc. Methods and apparatus for checking the results of characterized memory searches
US11327551B2 (en) * 2019-02-14 2022-05-10 Micron Technology, Inc. Methods and apparatus for characterizing memory devices
US11023341B2 (en) * 2019-02-15 2021-06-01 International Business Machines Corporation Injection of simulated hardware failure(s) in a file system for establishing file system tolerance-to-storage-failure(s)
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11502702B2 (en) * 2020-06-01 2022-11-15 Western Digital Technologies, Inc. Read threshold calibration using multiple decoders
CN114822611B (zh) * 2022-06-27 2022-09-27 波平方科技(杭州)有限公司 用于近似计算的磁性存储芯片、模组及系统级封装芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031971A (zh) * 2004-08-02 2007-09-05 皇家飞利浦电子股份有限公司 数据存储和重放设备
CN101194322A (zh) * 2005-04-05 2008-06-04 桑迪士克股份有限公司 对非易失性存储器的读取操作期间的耦合的补偿
KR20100078447A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
CN101847447A (zh) * 2009-03-27 2010-09-29 联发科技股份有限公司 存储控制器、存储控制方法及数据存取系统
CN102693760A (zh) * 2011-03-24 2012-09-26 扬智科技股份有限公司 Nand快闪存储器的错误校正方法
US8351258B1 (en) * 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
CN102915770A (zh) * 2012-10-17 2013-02-06 邹粤林 降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268767B1 (en) * 1999-09-08 2001-07-31 Atmel Corporation Dual bit error rate estimation in a QAM demodulator
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
KR101436505B1 (ko) * 2008-01-03 2014-09-02 삼성전자주식회사 메모리 장치
US8504884B2 (en) * 2009-10-29 2013-08-06 Freescale Semiconductor, Inc. Threshold voltage techniques for detecting an imminent read failure in a memory array
US8531888B2 (en) * 2010-07-07 2013-09-10 Marvell World Trade Ltd. Determining optimal reference voltages for progressive reads in flash memory systems
US8572445B2 (en) * 2010-09-21 2013-10-29 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with imminent error prediction
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
US9158356B2 (en) * 2011-06-28 2015-10-13 Infinera Corporation Adaptive voltage scaling based on the results of forward error correction processing
US8750042B2 (en) * 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
US9110824B2 (en) * 2012-06-08 2015-08-18 Silicon Motion Inc. Method, controller, and memory device for correcting data bit(s) of at least one cell of flash memory
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
US9123445B2 (en) * 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9037946B2 (en) * 2013-03-12 2015-05-19 Sandisk Technologies Inc. Detecting effect of corrupting event on preloaded data in non-volatile memory
US9147490B2 (en) * 2013-03-15 2015-09-29 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device
US9218851B2 (en) * 2013-10-24 2015-12-22 Sandisk Technologies Inc. Power drop protection for a data storage device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101031971A (zh) * 2004-08-02 2007-09-05 皇家飞利浦电子股份有限公司 数据存储和重放设备
CN101194322A (zh) * 2005-04-05 2008-06-04 桑迪士克股份有限公司 对非易失性存储器的读取操作期间的耦合的补偿
KR20100078447A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
CN101847447A (zh) * 2009-03-27 2010-09-29 联发科技股份有限公司 存储控制器、存储控制方法及数据存取系统
US8351258B1 (en) * 2010-01-22 2013-01-08 Marvell International Ltd. Adapting read reference voltage in flash memory device
CN102693760A (zh) * 2011-03-24 2012-09-26 扬智科技股份有限公司 Nand快闪存储器的错误校正方法
CN102915770A (zh) * 2012-10-17 2013-02-06 邹粤林 降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器

Also Published As

Publication number Publication date
US9805813B2 (en) 2017-10-31
WO2015030793A1 (en) 2015-03-05
CN105531768A (zh) 2016-04-27
US20160118137A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN105531768B (zh) 闪存中功率消耗的减小
US8832526B2 (en) Data reading method, memory controller, and memory storage device
US20180158493A1 (en) Apparatus and method for controlling memory device
US10564879B2 (en) Memory system and operation method for storing and merging data with different unit sizes
US20180024770A1 (en) Memory system and operating method thereof
US10606710B2 (en) Controller, memory system and operating method thereof
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
US10521341B2 (en) Memory system and operating method to perform read reclaim operation based on read count
TW201911057A (zh) 記憶體系統及其操作方法
TW201933126A (zh) 記憶體系統、其操作方法以及包括其的資料處理系統
US11693567B2 (en) Memory performance optimization method, memory control circuit unit and memory storage device
US20190267103A1 (en) Memory system and operating method of the same
US10678687B2 (en) Memory system and operating method thereof
TW201903617A (zh) 控制器及其操作方法
US10614890B2 (en) Memory system and operating method thereof
US11639969B2 (en) Data processing system and operating method thereof
US10740229B2 (en) Memory system and operating method thereof
US10783074B2 (en) Controller for performing garbage collection, method for operating the same, and memory system including the same
TWI679641B (zh) 非揮發性記憶體裝置和操作方法及包括其的資料存儲裝置
US20190026222A1 (en) Controller and operation method thereof
US10983864B2 (en) Memory system and operating method thereof
KR20160144564A (ko) 불휘발성 메모리 모듈 및 그것의 동작 방법
US10529427B2 (en) Memory system and operation method with partial memory block detector
WO2022242640A1 (zh) 数据存储方法、数据存储装置和电子设备
US11579798B2 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191231

Termination date: 20200830

CF01 Termination of patent right due to non-payment of annual fee