CN114822611B - 用于近似计算的磁性存储芯片、模组及系统级封装芯片 - Google Patents

Abstract

本发明涉及存储器技术领域，公开了一种用于近似计算的磁性存储芯片、模组以及系统级封装芯片。所述磁性存储芯片包括若干存储区块，所述存储区块包括存储阵列、读电路、写电路和/或地址译码电路；所述磁性存储模组或系统级封装芯片包括若干所述磁性存储芯片、控制电路以及模组数据接口电路。所述磁性存储芯片中的每个存储区块配置的写电路和/或读电路相互独立，且各个写电路和/或读电路基于预设应用场景独立设置电流幅度和/或脉宽，使得不同存储区块具有不同的错码率，在不影响近似计算结果的情况下降低系统的计算功耗和成本，提高计算速度。

Description

用于近似计算的磁性存储芯片、模组及系统级封装芯片

技术领域

本发明涉及存储器技术领域，具体涉及一种用于近似计算的磁性存储芯片、模组及系统级封装芯片。

背景技术

集成电路产品中通常包含处理器和存储器，数据在处理器中进行计算，计算结果保存在存储器中。集成电路产品工作时，数据在处理器与存储器之间来回传输。在集成电路的发展过程中，存储器技术的发展滞后于处理器技术的发展，从而导致存储器的性能成为计算的瓶颈，限制了产品整体性能的提升。这种严重阻碍处理器性能发挥的内存瓶颈命名为“内存墙”（Memory Wall）。为了解决内存墙问题，需要一种高速度，大容量，性能优异的存储器。

磁性随机存储器（Magnetoresistive Random Access Memory，MRAM）是近年来发展起来的一种新型非易失性（Non-Volatile）的存储器。非易失性为当电源关闭的时候，存储器存储的数据不会消失。MRAM中的核心器件是磁性隧道结（Magnetic Tunnel Junction，MTJ）。如图1所示，磁性隧道结中包含两个由磁性材料组成的薄膜电极。其中一个磁性电极的磁化方向保持不变，称为磁性固定层。另一个磁性电极的磁化方向可以在电流的作用下发生改变，称为磁性自由层。磁性固定层和磁性自由层之间由绝缘的隧穿势垒层分开。磁性隧道结的电阻取决于磁性固定层和磁性自由层的磁化方向的相对排列。当磁性自由层的磁化方向与磁性固定层的磁化方向为同向时，磁性隧道结的电阻值较低，当磁性自由层的磁化方向与磁性固定层的磁化方向为反向时，磁性隧道结的电阻值较高。磁性隧道结利用其磁性自由层的磁化方向来存储信息，对应的高低阻态分别代表所存储的信息为“0”或“1”。

所述MRAM的写操作通过施加写电流脉冲来改变MTJ磁性自由层的磁化方向，当写电流脉冲的幅度超过写阈值电流时，MTJ磁性自由层的磁化方向在写电流的作用下翻转到设定的方向。所述写操作是一个随机过程，存在一定的失效几率，即MTJ磁性自由层的磁化方向在写电流作用下未能发生翻转。当写电流脉冲的幅值或脉宽增加时，提升磁性自由层的磁化方向在写电流下的翻转率，从而写操作的错码率（Word Error Rate，WER）降低，但相应的写功耗增加。

所述MRAM在读取数据时将一定大小的读电流通过MTJ，利用灵敏放大器对MTJ的电阻进行测量，判断所存储的信息为“0”或“1”。读电流的大小通常远小于写阈值电流，从而避免在读操作时造成数据误写。当读电流较大时，读取数据的速度较快，但是较大的读电流存在一定的几率造成读扰动，即MTJ磁性自由层的磁化方向在读电流的作用下发生改变，导致存储的数据有误。当读电流较小时，不会造成MTJ磁性自由层磁化方向的改变，但读取数据的速度较慢。

在上述描述中，写操作时对MTJ施加的写信号被描述为写电流脉冲。在实际电路设计时，所述写信号的形式也可以是写电压脉冲，所述写电压脉冲施加至MTJ的两个电极，产生写电流脉冲，导致MTJ磁性自由层磁化方向的翻转。类似的，在读操作时，实际施加的读信号也可以是读电压脉冲。

作为一种新型存储技术，所述MRAM具有读写速度快，耐擦写次数高，数据保持能力强，易于集成等优点。此外，由于MRAM是一种非易失性存储器，可以长时间保持数据而无需刷新，因此芯片的静态功耗较小。然而，目前的MRAM芯片是针对传统的通用计算应用场景而设计。通用计算应用场景，例如工业控制、航空航天、证券交易、银行转账、科学计算等，对数据的精度和准确性有着严格的要求，需要保证数据的错码率低于一定的阈值（例如，10^-9或10^-12），并且通过纠错电路在发生错误时进行纠正。为此在MRAM写入数据时需要采用较大的写电流或较宽的写脉冲，降低写错码率。这就使得MRAM的写功耗明显高于其他主流存储芯片，如静态随机存储器（SRAM）或动态随机存储器（DRAM）。另一方面，在MRAM读取数据时，为了降低读扰动造成的错码率，需要使用较小的读电流，从而需要较长的读取时间，造成读取数据的速度较慢。因此在芯片设计时需要根据MTJ的特性对读电流进行优化，找到最佳的读电流参数。通过在MRAM芯片中引入纠错电路，可以在一定程度上对MRAM工作中发生的错误进行修正，减小错码率。

随着近年来云计算、人工智能、互联网、移动终端等技术的快速发展，新的计算应用场景不断涌现，例如计算机视觉、图像/多媒体处理、人工智能、大数据挖掘等，而这些应用场景往往对数据的容错率较高。以图像数据为例，假设每个像素的颜色用16位数据表达，由于最高有效位（MSB）的权重远大于最低有效位（LSB）的权重，即使最低的几位数据存在一定的错误率，并不会影响到用户对图像整体效果的体验。针对这一类应用，可采取近似计算技术，与传统的计算技术不同，近似计算允许数据在计算、传输和存储的过程中存在一定的错码率，从而适当降低对处理器、存储器以及计算系统的要求，减小计算的功耗和成本，提高计算速度。相应的，近似计算对计算架构、处理器和存储器的要求也与传统计算技术有明显的区别。

由上可见，近似计算的发展对存储器提出了新的技术要求。本发明旨在提供一种新的MRAM存储器技术，能够更有效地应用于近似计算的场景，降低计算的功耗和成本，提高计算速度。

发明内容

本发明要解决的技术问题在于提供一种用于近似计算的磁性存储芯片、模组及系统级封装芯片，其能够有效地应用于近似计算场景，降低计算的功耗和成本，提高近似计算的速度。

为了解决上述技术问题，本发明提供如下技术方案。

一方面，本发明提供一种用于近似计算的磁性存储芯片：

包括若干存储区块、芯片内部控制电路以及芯片内部接口电路；所述存储区块包括存储阵列，以及读电路、写电路、地址译码电路；所述读电路、写电路、地址译码电路、芯片内部控制电路和芯片内部接口电路用于实现对存储单元的读写、寻址、控制、自检、以及数据的输入输出；

所述存储阵列包含若干存储单元，所述存储单元包括存取晶体管和磁性隧道结，磁性隧道结用于存储数据，存取晶体管用于控制对存储在所述磁性隧道结内的数据的访问和读写；

所述磁性隧道结由磁性固定层，磁性自由层，以及磁性固定层和磁性自由层之间的隧穿势垒层组成；

所述磁性存储芯片中的每个存储区块配置的写电路相互独立，且各个写电路基于预设应用场景独立设置写电流或写电压幅度和/或脉宽，使得不同存储区块具有不同的写错码率。

进一步的，所述磁性存储芯片中的每个存储区块配置的读电路相互独立，且各个读电路基于预设应用场景独立设置读电流或读电压幅度和/或脉宽，使得不同存储区块具有不同的读错码率。

进一步的，所述写电压脉冲施加至磁性隧道结的两个电极，产生写电流脉冲；所述写电流或写电压在磁性隧道结两个电极之间产生的电压在其平均值±0.2V的范围内变化；所述写电流或写电压脉宽的变化范围为0.5-1000 ns。

进一步的，所述读电压脉冲施加至磁性隧道结的两个电极，产生读电流脉冲；所述读电流或读电压在磁性隧道结两个电极之间产生的电压在0.05-0.25V的范围内变化；所述读电流或读电压脉宽的变化范围为0.5-200 ns。

进一步的，每个存储区块的写/读电路包含一个或多个写/读操作配置寄存器，所述寄存器写/读配置数据基于应用场景要求设定，控制写/读电路输出对应的电流或电压。

进一步的，所述磁性存储芯片中的每个存储区块的磁性隧道结基于预设应用场景设置不同的尺寸，其中对于存储非关键数据的存储区块，使用尺寸较小的磁性隧道结,所述磁性隧道结尺寸的变化范围为磁性隧道结尺寸平均值±30%以内。

又一方面，本发明提供一种用于近似计算的磁性存储模组：

包括若干用于近似计算的所述磁性存储芯片，以及模组控制电路和模组数据接口电路；所述磁性存储模组通过模组控制电路和模组数据接口电路与外部控制芯片相连接；

所述模组控制电路和模组数据接口电路用于管理和执行所述磁性存储模组与外部控制芯片之间的指令、地址、时钟和控制信号；

所述外部控制芯片包括中央处理器、图形处理器和/或片上系统。

进一步的，所述磁性存储模组的物理形式为双列直插式存储模组，模组中的若干磁性存储芯片、模组控制电路和模组数据接口电路以分立芯片的形式集成在印刷电路板上，并通过插槽与外部控制芯片进行通讯，实现所述磁性存储模组与外部控制芯片之间的数据传输和交互。

进一步的，所述磁性存储模组通过堆叠芯片的方式实现，模组中的若干磁性存储芯片，以及模组控制电路和模组数据接口电路在垂直方向上堆叠，并通过打线键合或硅通孔的方式相互连接；所述堆叠形成的磁性存储模组放置在封装基板上进行封装，封装好的磁性存储模组与外部控制芯片集成在印刷电路板上，通过印刷电路板上的导线实现两者之间的数据传输和交互。

又一方面，本发明提供一种用于近似计算的系统级封装芯片：

包含上述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组中的磁性存储芯片、模组控制电路和模组数据接口电路以分立芯片的形式，通过2.5D封装与控制芯片集成在同一个中介层上；所述磁性存储芯片、模组控制电路芯片、模组数据接口电路芯片与控制芯片之间通过中介层内的导线实现相互之间的数据传输和交互;

所述控制芯片包括中央处理器、图形处理器和/或片上系统；

所述磁性存储模组、控制芯片和中介层放置在封装基板上，通过封装形成系统级封装芯片。

又一方面，本发明提供一种用于近似计算的系统级封装芯片：

包含上述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组中的若干磁性存储芯片，以及模组控制电路和模组数据接口电路在垂直方向上进行堆叠，并通过打线键合或硅通孔的方式相互连接；

所述磁性存储模组通过2.5D封装与控制芯片集成在同一个中介层上；所述磁性存储模组与控制芯片之间通过中介层内的导线实现两者之间的数据传输和交互;

所述磁性存储模组、控制芯片和中介层放置在封装基板上，通过封装形成系统级封装芯片。

又一方面，本发明提供一种用于近似计算的系统级封装芯片：

包含上述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组中的若干磁性存储芯片，以及模组控制电路和模组数据接口电路在垂直方向上进行堆叠，并通过打线键合或硅通孔的方式相互连接；

所述磁性存储模组通过3D封装与控制芯片在垂直方向上进行堆叠，所述磁性存储模组与控制芯片通过硅通孔实现两者之间的数据传输和交互;

所述磁性存储模组和控制芯片放置在封装基板上，通过封装形成系统级封装芯片。

本发明的有益效果：

存储器区块中各个相互独立的写电路和/或读电路基于预设应用场景独立设置电流或电压幅度和/或脉宽，从而使得不同存储区块具有不同的写/读错码率，在不影响近似计算结果的情况下降低系统的计算功耗和成本，提高计算速度。

附图说明

图1为磁性隧道结示意图；

图2（a）为本发明磁性存储芯片的存储单元示意图；

图2（b）为本发明磁性存储芯片的存储阵列示意图；

图2（c）为本发明磁性存储芯片的存储区块示意图；

图2（d）为本发明磁性存储芯片的存储区块组示意图；

图3为磁性隧道结写功耗与写错码率的依赖关系图；

图4（a）为本发明实施例磁性存储模组中各组件交互关系示意图；

图4（b）为本发明实施例磁性存储模组一种实施方式示意图；

图4（c）为本发明实施例磁性存储模组另一种实施方式示意图；

图5（a）为本发明实施例磁性存储系统级封装芯片一种实施方式示意图；

图5（b）为本发明实施例磁性存储系统级封装芯片另一种实施方式示意图；

图5（c）为本发明实施例磁性存储系统级封装芯片另一种实施方式示意图；

附图标记说明：

10-磁性隧道结；101-磁性固定层；102-隧穿势垒层；103-磁性自由层；20-存取晶体管；30-存储单元；40-位线；50-字线；60-存储区块；601-存储阵列；602-读电路；603-写电路；604-地址译码电路；70-磁性随机存储器芯片；701-存储区块组；702-芯片内部控制电路；703-芯片内部接口电路；80-磁性随机存储器模组；801-磁性随机存储器芯片组；802-模组控制电路；803-模组数据接口电路；850-印刷电路板；90-外部控制芯片；100-控制芯片；110-中介层；120-封装基板；130-磁性存储模组封装芯片；140-系统级封装芯片。

具体实施方式

为清晰地阐明本发明的目的、技术方案和优点，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1：

如图2（a）所示，本实施例中的用于近似计算的磁性存储芯片的存储单元30包含磁性隧道结10和存取晶体管20。磁性隧道结10中包含磁性固定层101、磁性自由层103以及位于二者中间绝缘的隧穿势垒层102。磁性隧道结10与存取晶体管20连接，通过控制存取晶体管20的开关来控制对磁性隧道结10的访问和读写。

如图2（b）所示，若干存储单元30排列成若干行和若干列，通过位线40和字线50相互连接，形成存储阵列601。其中字线50控制存储单元30中存取晶体管20的开关，而位线40则与存储单元30中的磁性隧道结10相连。通过字线50和位线40的选择可以唯一确定位于字线50和位线40交叉位置的存储单元30，并对其进行访问和读写。存储阵列601内部也可进一步划分为若干子存储阵列，以避免由于存储阵列601尺寸较大而带来的额外读写时延。

如图2（c）所示，存储阵列601与读电路602、写电路603、地址译码电路604构成存储区块（Bank）60。地址译码电路604根据输入的地址信号从存储阵列601中选中正确的存储单元30进行读写。

如图2（d）所示，若干存储区块60构成存储区块组701，每个存储区块60配置相互独立的写电路603，写电路603提供写电流，对存储区块60中磁性隧道结10的磁性自由层103磁化方向进行控制，从而写入数据。在本实施例中，基于预设应用场景独立设置每个存储区块60的写电流幅度和/或脉宽，从而使得不同存储区块60具有不同的写错码率。例如：对于存储非关键数据的存储区块60，使用较小的写电流幅度和/或脉宽，在保证近似计算结果不受影响的情况下减小写功耗，提高写速度及耐擦写性。

在上述描述中，写操作时对MTJ施加的写信号被描述为写电流脉冲。在实际电路设计时，所述写信号的形式也可以是写电压脉冲，所述写电压脉冲施加至MTJ的两个电极，产生写电流脉冲，导致MTJ磁性自由层磁化方向的翻转。每个存储区块的写电路包含一个或多个写操作配置寄存器。所述写电流或写电压的幅度和/或脉宽的改变可以通过对所述写操作配置寄存器的设定来实现，在芯片应用时，根据应用场景的要求对所述写操作配置寄存器内的数据进行设定，写电路工作时，根据所述写操作配置寄存器内数据的取值，按照对应的幅度和/或脉宽输出所需的写电流或写电压。

作为优选，所述写电流或写电压在磁性隧道结两个电极之间产生的电压在其平均值±0.2V的范围内变化。

作为优选之一，所述磁性随机存储芯片的数据保持能力为在85摄氏度的条件下保持数据10年不丢失，所述写电压的脉宽为20ns，写电压平均值0.84V。对于关键数据区块，写电压设置为0.99V，写错码率低于10^-12；对于非关键数据区块，写电压设置为0.69V，写错码率低于10^-3。

作为优选，所述写电流或写电压脉宽的变化范围为0.5-200 ns。所述脉宽的变化不是连续的，而是在所述范围内的特定的分立取值。

作为优选之一，所述磁性随机存储芯片的数据保持能力为在85摄氏度的条件下保持数据10年不丢失。对于关键数据区块，所述写电压脉宽设置为20ns，所述写电压的幅值设置为0.99V，写错码率低于10^-12；对于非关键数据区块，所述写电压脉宽设置为10ns，所述写电压的幅值设置为0.78V，写错码率低于10^-3。

作为优选，所述写电路中包含温度补偿电路，以确保所述磁性存储芯片在整个工作温度范围内能够正常工作。

作为示例，假设磁性隧道结10的写阈值电流遵循高斯分布，其均值为166.7µA,标准差为8.3µA，进一步假设磁性隧道结10的低电阻态电阻值为3000欧姆，则将磁性隧道结10由低阻态改变为高阻态所需的写功耗随写错码率的变化关系可通过计算得出，其结果如图3所示。图3中纵轴为标准化的写功耗，横轴为写错码率，当对写错码率的要求从10^-12放宽至10^-3时，写功耗能够降低50%以上。

磁性随机存储器芯片70包括存储区块组701、芯片内部控制电路702和芯片内部接口电路703。通过使用存储区块组701，可以在不同存储区块60之间实现并行操作，提高磁性随机存储器芯片70的带宽，降低时延。内部控制电路702和芯片内部接口电路703根据接收到的指令、时钟和地址信号，对存储区块60进行管理和读写，保证磁性随机存储器芯片70与外部电路的通讯以及数据的输入输出。

实施例2：

本发明中的用于近似计算的磁性存储芯片的实施方法之一，本实施例的主要技术方案与实施例1相似，在本实施例中未作解释的特征，采用实施例1中的解释，在此不再进行赘述。本实施例的主要技术特征在于：

磁性随机存储器芯片70中的每个存储区块60配置独立的读电路602，读电路602提供读电流，对存储区块60中磁性隧道结10的电阻进行测量，从而读出磁性隧道结10所存储的数据。在本实施例中，基于预设应用场景独立设置每个存储区块60的读电流幅度和/或脉宽，从而使得不同存储区块60具有不同的读错码率。例如：对于存储非关键数据的存储区块60，使用较大的读电流幅度或较小的读电流脉宽，在保证近似计算结果不受影响的情况下提高读速度。

在上述描述中，读操作时对MTJ施加的读信号被描述为读电流脉冲。在实际电路设计时，所述读信号的形式也可以是读电压脉冲，所述读电压脉冲施加至MTJ的两个电极，产生读电流脉冲，用于判断MTJ的电阻值。

每个存储区块的读电路包含一个或多个读操作配置寄存器。所述读电流或读电压的幅度和/或脉宽的改变可以通过对所述读操作配置寄存器的设定来实现，在芯片应用时，根据应用场景的要求对所述读操作配置寄存器内的数据进行设定，读电路工作时，根据所述读操作配置寄存器内数据的取值，按照对应的幅度和/或脉宽输出所需的读电流或读电压。

作为优选，所述读电流或读电压在磁性隧道结两个电极之间产生的电压在0.05-0.25V的范围内变化。

作为优选，所述读电流或读电压脉宽的变化范围为0.5-200 ns。所述脉宽的变化不是连续的，而是在所述范围内的特定的分立取值。

作为优选，所述读电路中包含温度补偿电路，确保所述磁性存储芯片在整个工作温度范围内能够正常工作。

实施例3：

本发明中的用于近似计算的磁性存储芯片的实施方法之一，本实施例的主要技术方案与实施例1或2相似，在本实施例中未作解释的特征，采用实施例1或2中的解释，在此不再进行赘述。本实施例的主要技术特征在于：

磁性隧道结10的写阈值电流与其磁性自由层103的翻转能量势垒有关。当磁性自由层103的各向异性能保持一定时，体积较小的磁性自由层103的翻转能量势垒较小，相应的写电流阈值也较小。另一方面，如果磁性自由层103的翻转能量势垒较小，会造成其数据保持能力下降，存储的数据有一定概率会发生改变，造成错码。对于近似计算，允许非关键数据存在一定的错码率。因此，对于存储非关键数据的存储区块60，使用尺寸较小的磁性隧道结10，降低写电流阈值，在保证近似计算结果不受影响的情况下减小写功耗，提高写速度和耐擦写性。作为优选，所述磁性隧道结尺寸的变化范围为磁性隧道结尺寸平均值±30%。

实施例4：

本发明中的一种用于近似计算的磁性存储芯片的实施方法之一，本实施例的主要技术方案与实施例3相似，在本实施例中未作解释的特征，采用实施例3中的解释，在此不再进行赘述。本实施例的主要技术特征在于：

磁性随机存储器芯片70的数据通过自旋转移扭矩效应，或自旋轨道扭矩效应，或两个效应的结合来进行写入。自旋转移扭矩效应利用自旋极化的写电流与磁性自由层103内的磁矩发生相互作用，当写电流的大小超过阈值时，可引起磁性自由层103磁化方向的改变。而自旋轨道扭矩效应利用自旋轨道耦合材料中的电流产生自旋流，再通过自旋流引起磁性自由层103磁化方向的改变。磁性自由层103磁化方向的改变使磁性隧道结10的阻态发生变化，从而完成数据的写操作。

实施例5：

如图4（a）所示，本发明中的一种用于近似计算的磁性随机存储器模组80，包含由若干磁性随机存储器芯片70组成的磁性随机存储器芯片组801，模组控制电路802和模组数据接口电路803。

磁性随机存储器芯片组801用于存储数据，通过使用多个磁性随机存储器芯片70，可扩大磁性随机存储器模组80的数据存储容量及数据带宽，提高计算性能。磁性随机存储器芯片组801通过模组控制电路802和模组数据接口电路803与外部控制芯片90进行通讯，共同完成计算任务。模组控制电路802和模组数据接口电路803用于管理和执行磁性随机存储器模组80与外部控制芯片90之间的指令、地址、时钟和控制信号，确保数据在磁性随机存储器模组80与外部控制芯片90之间的正确传输和交互。外部控制芯片90可以是中央处理器（CPU）、图形处理器（GPU）、片上系统（SOC）等。

实施例6：

本发明中的一种用于近似计算的磁性存储模组的实施方法之一，本实施例的主要技术方案与实施例5相似，在本实施例中未作解释的特征，采用实施例5中的解释，在此不再进行赘述。本实施例的主要特征在于：

如图4（b）所示，组成磁性随机存储器模组80的若干磁性随机存储器芯片70，模组控制电路802和模组数据接口电路803以分立芯片的形式焊接在印刷电路板（PCB）850上，形成双列直插式存储模组（Dual Inline Memory Module，DIMM）。DIMM两端的导电触片是非互通的，各自独立传输信号，因此可以满足更多数据信号的传送需要。DIMM通过插槽与外部控制芯片90进行通讯，实现磁性随机存储器模组80与外部控制芯片90之间的数据传输和交互。

实施例7：

本发明中的一种用于近似计算的磁性存储模组的实施方法之一，本实施例的主要技术方案与实施例5相似，在本实施例中未作解释的特征，采用实施例5中的解释，在此不再进行赘述。本实施例的主要特征在于：

如图4（c）所示，组成磁性随机存储器模组80的磁性随机存储器芯片组801，模组控制电路802和模组数据接口电路803在垂直方向上堆叠，并通过打线键合或硅通孔的方式相互连接。堆叠形成的磁性随机存储器模组80放置在封装基板120上进行封装，形成磁性存储模组封装芯片130。

磁性存储模组封装芯片130与外部控制芯片90可集成在印刷电路板850上，通过印刷电路板850上的导线实现两者之间的数据传输和交互。

实施例8：

如图5（a）所示，本发明中的一种用于近似计算的系统级封装芯片140包含磁性随机存储器模组80以及控制芯片100。控制芯片100可以是中央处理器（CPU）、图形处理器（GPU）、片上系统（SOC）等。磁性随机存储器模组80包括由若干磁性随机存储器芯片70组成的磁性随机存储器芯片组801，模组控制电路802，模组数据接口电路803，并以分立芯片的形式和控制芯片100一起通过2.5D封装集成在中介层110上，通过中介层110内的导线实现相互之间的数据传输和交互。磁性随机存储器模组80、控制芯片100和中介层110放置在封装基板120上，通过封装形成系统级封装芯140。

实施例9：

本发明中的一种用于近似计算的系统级封装芯片的实施方法之一，本实施例的主要技术方案与实施例8相似，在本实施例中未作解释的特征，采用实施例8中的解释，在此不再进行赘述。本实施例的主要特征在于：

如图5（b）所示，磁性随机存储器模组80采用与实施例7相似的垂直堆叠技术方案。磁性随机存储器模组80和控制芯片100通过2.5D封装集成在中介层110上，并利用中介层110内的导线实现相互之间的数据传输和交互。磁性随机存储器模组80、控制芯片100和中介层110放置在封装基板120上，通过封装形成系统级封装芯片140。

实施例10：

本发明中的一种用于近似计算的系统级封装芯片的实施方法之一，本实施例的主要技术方案与实施例8相似，在本实施例中未作解释的特征，采用实施例8中的解释，在此不再进行赘述。本实施例的主要特征在于：

如图5（c）所示，磁性随机存储器模组80采用与实施例7相似的垂直堆叠技术方案。磁性随机存储器模组80和控制芯片100通过3D堆叠的形式封装在封装基板120上，形成系统级封装芯片140。

需要说明的是，在本发明的描述中，若干的含义是一个以上，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种用于近似计算的磁性存储芯片，其特征在于，包括若干存储区块、芯片内部控制电路以及芯片内部接口电路；所述存储区块包括存储阵列，以及读电路、写电路、地址译码电路；所述读电路、写电路、地址译码电路、芯片内部控制电路和芯片内部接口电路用于实现对存储单元的读写、寻址、控制、自检、以及数据的输入输出；

所述存储阵列包含若干存储单元，所述存储单元包括存取晶体管和磁性隧道结，磁性隧道结用于存储数据，存取晶体管用于控制对存储在所述磁性隧道结内的数据的访问和读写；

所述磁性隧道结由磁性固定层，磁性自由层，以及磁性固定层和磁性自由层之间的隧穿势垒层组成；

所述磁性存储芯片中的每个存储区块配置的写电路相互独立，且各个写电路基于预设应用场景独立设置写电流或写电压幅度和/或脉宽，使得不同存储区块具有不同的写错码率；

所述写电压脉冲施加至磁性隧道结的两个电极，产生写电流脉冲；所述写电流或写电压在磁性隧道结两个电极之间产生的电压在其平均值±0.2V的范围内变化；所述写电流或写电压脉宽的变化范围为0.5-1000 ns；

所述每个存储区块的写电路包含一个或多个写操作配置寄存器，所述寄存器写配置数据基于应用场景要求设定，所述寄存器控制写电路输出对应的电流或电压。

2.根据权利要求1所述的用于近似计算的磁性存储芯片，其特征在于：所述磁性存储芯片中的每个存储区块配置的读电路相互独立，且各个读电路基于预设应用场景独立设置读电流或读电压幅度和/或脉宽，使得不同存储区块具有不同的读错码率；

所述读电压脉冲施加至磁性隧道结的两个电极，产生读电流脉冲；所述读电流或读电压在磁性隧道结两个电极之间产生的电压在0.05-0.25V的范围内变化；所述读电流或读电压脉宽的变化范围为0.5-200 ns；

所述每个存储区块的读电路包含一个或多个读操作配置寄存器，所述寄存器读配置数据基于应用场景要求设定，所述寄存器控制读电路输出对应的电流或电压。

3.根据权利要求1或2所述的用于近似计算的磁性存储芯片，其特征在于：所述磁性存储芯片中的每个存储区块的磁性隧道结基于预设应用场景设置不同的尺寸，其中对于存储非关键数据的存储区块，使用尺寸较小的磁性隧道结;所述磁性隧道结尺寸的变化范围为磁性隧道结尺寸平均值±30%。

4.一种用于近似计算的磁性存储模组，其特征在于：

包括若干根据权利要求1-3任一项所述的用于近似计算的磁性存储芯片，以及模组控制电路和模组数据接口电路；

所述磁性存储模组通过模组控制电路和模组数据接口电路与外部控制芯片相连接；

所述模组控制电路和模组数据接口电路用于管理和执行所述磁性存储模组与外部控制芯片之间的指令、地址、时钟和控制信号；

所述外部控制芯片包括中央处理器、图形处理器和/或片上系统。

5.根据权利要求4所述的用于近似计算的磁性存储模组，其特征在于：

所述磁性存储模组的物理形式为双列直插式存储模组，模组中的若干磁性存储芯片、模组控制电路和模组数据接口电路以分立芯片的形式集成在印刷电路板上，并通过插槽与外部控制芯片进行通讯，实现所述磁性存储模组与外部控制芯片之间的数据传输和交互。

6.根据权利要求4所述的用于近似计算的磁性存储模组，其特征在于：

所述磁性存储模组通过堆叠芯片的方式实现，模组中的若干磁性存储芯片，以及模组控制电路和模组数据接口电路在垂直方向上堆叠，并通过打线键合或硅通孔的方式相互连接；所述堆叠形成的磁性存储模组放置在封装基板上进行封装，封装好的磁性存储模组与外部控制芯片集成在印刷电路板上，通过印刷电路板上的导线实现两者之间的数据传输和交互。

7.一种用于近似计算的系统级封装芯片，其特征在于：

包含根据权利要求4所述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组中的磁性存储芯片、模组控制电路和模组数据接口电路以分立芯片的形式，通过2.5D封装与控制芯片集成在同一个中介层上；所述磁性存储芯片、模组控制电路芯片、模组数据接口电路芯片与控制芯片之间通过中介层内的导线实现相互之间的数据传输和交互；

所述控制芯片包括中央处理器、图形处理器和/或片上系统；

所述磁性存储模组、控制芯片和中介层放置在封装基板上，通过封装形成系统级封装芯片。

8.一种用于近似计算的系统级封装芯片，其特征在于：

包含根据权利要求6所述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组通过2.5D封装与控制芯片集成在同一个中介层上；所述磁性存储模组与控制芯片之间通过中介层内的导线实现两者之间的数据传输和交互；

所述磁性存储模组、控制芯片和中介层放置在封装基板上，通过封装形成系统级封装芯片。

9.一种用于近似计算的系统级封装芯片，其特征在于：

包含根据权利要求6所述的用于近似计算的磁性存储模组，以及控制芯片；

所述磁性存储模组通过3D封装与控制芯片在垂直方向上进行堆叠，所述磁性存储模组与控制芯片通过硅通孔实现两者之间的数据传输和交互；

所述磁性存储模组和控制芯片放置在封装基板上，通过封装形成系统级封装芯片。

Images