CN102368471A - Lcd驱动芯片的cof封装方法与结构 - Google Patents

Lcd驱动芯片的cof封装方法与结构 Download PDF

Info

Publication number
CN102368471A
CN102368471A CN2011102726993A CN201110272699A CN102368471A CN 102368471 A CN102368471 A CN 102368471A CN 2011102726993 A CN2011102726993 A CN 2011102726993A CN 201110272699 A CN201110272699 A CN 201110272699A CN 102368471 A CN102368471 A CN 102368471A
Authority
CN
China
Prior art keywords
lead
base band
cof
driving
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102726993A
Other languages
English (en)
Other versions
CN102368471B (zh
Inventor
廖良展
林柏伸
吴宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201110272699.3A priority Critical patent/CN102368471B/zh
Priority to PCT/CN2011/080510 priority patent/WO2013037146A1/zh
Priority to US13/377,789 priority patent/US20130063912A1/en
Publication of CN102368471A publication Critical patent/CN102368471A/zh
Application granted granted Critical
Publication of CN102368471B publication Critical patent/CN102368471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种LCD驱动芯片的COF封装方法与结构，该封装结构包括一基带以及沿基带的走带方向依次排列的若干COF封装单元，每个封装单元包括LCD驱动芯片以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线，每个封装单元中的LCD驱动芯片的平行于该基带的走带方向，每个封装单元中的第一引线和第二引线沿基带的宽度方向延伸。本发明可以使引线的数目和间距，免受基带宽度尺寸的限制，以适应大尺寸液晶面板的需要。

Description

LCD驱动芯片的COF封装方法与结构
技术领域
本发明涉及液晶显示装置的制造过程，特别是涉及液晶显示装置的制造过程中所用到的LCD驱动芯片的封装方法与结构。
背景技术
LCD驱动芯片的封装需要高密度的接合技术来实现，目前主要的封装结构主要可以分为TAB(Tape Automatic Bonding)、COG(Chip On Glass)以及COF(Chip On Flex)。其中，TAB一般为三层结构，利用PI做基材，使用接着剂将铜箔与PI贴合，在内引脚(Inner Leading Bonding，ILB)部分，也就是与PCB相连一侧，是采用共晶接合技术，再充填底胶以保护接点结构，而外引脚(Outer Leading Bonding，OLB)部分，也就是与玻璃基板相连一侧，是采用胶条接合技术。COG是将IC颗粒以覆晶方式，用胶直接黏着在玻璃基板上的电路上，这种方式虽然可以省去卷带的成本，但由于一颗IC处理失当就会导致整片基板失效，因此在大尺寸液晶面板中少用。COF是TAB的一种改进，是一两层的软板，少了TAB中间的接着剂层，因此更薄更软，具有较佳的扰曲性，接合方式基本上是以覆晶技术，将一颗或多颗IC、被动和主动元件等，封装在卷带上。
参见图1所示的现有的LCD驱动芯片的COF封装结构，是以成卷的方式进行卷带和送带的，其结构大致包括基带1a，其两侧均匀设置有若干导孔，通常地基带1a的宽度为35毫米或48毫米；以及沿基带的走带方向依次排列的若干COF封装单元2a，每个单元包括：LCD驱动芯片21a，横向地，也就是垂直于走带方向地装设该基带1a上；PCB一侧引线22a，用以连接内引脚，具有较少的引线，排布在LCD驱动芯片21的一方，比如前方；玻璃基板一侧引线23a，用以连接外引脚，具有较多的引线，排布在LCD驱动芯片21a的另一方，比如后方。这种结构，由于受限于基带1a的宽度尺寸，随着大尺寸液晶面板对LCD驱动芯片集成度越来越高的需求，当LCD驱动芯片的通道(channel)数越来越多时，玻璃基板一侧引线随之增加，引线之间的间距(pitch)须越来越小，这会对LCD驱动芯片及其封装工艺的要求非常高，影响到封装的合格率。
发明内容
本发明要解决的技术问题在于克服上述现有技术的不足，而提出一种LCD驱动芯片的COF封装方法与结构，可以免受基带宽度尺寸的限制，以适应大尺寸液晶面板的需要。
本发明解决上述技术问题采用的技术方案包括，提出一种LCD驱动芯片的COF封装方法，包括设置一基带以及沿基带的走带方向依次排列的若干COF封装单元，使每个封装单元包括LCD驱动芯片以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线，使每个封装单元中的LCD驱动芯片是平行于该基带的走带方向，并使每个封装单元中的第一引线和第二引线沿基带的宽度方向延伸。
在该基带的宽度方向同时并列设置两个封装单元。
使并列的两个封装单元之间存在一设定的间隔。
使该第一引线是用以连接内引脚的，该第二引线是用以连接外引脚的，并使该第一引线位于该基带的外侧。
本发明解决上述技术问题采用的技术方案还包括，提出一种LCD驱动芯片的COF封装结构，包括一基带以及沿基带的走带方向依次排列的若干COF封装单元，每个封装单元包括LCD驱动芯片以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线，每个封装单元中的LCD驱动芯片是平行于该基带的走带方向，每个封装单元中的第一引线和第二引线沿基带的宽度方向延伸。
与现有技术相比，本发明的LCD驱动芯片的COF封装方法与结构，通过使LCD驱动芯片垂直于基带的宽度方向，使引线沿基带的宽度方向延伸，可以使引线的数目和间距，免受基带宽度尺寸的限制，以适应大尺寸液晶面板的需要。
附图说明
图1为现有的LCD驱动芯片的COF封装结构示意。
图2为本发明的LCD驱动芯片的COF封装结构示意。
具体实施方式
以下结合附图所示之最佳实施例作进一步详述。
本发明的LCD驱动芯片的COF封装方法，使每个封装单元中的LCD驱动芯片是平行于该基带的走带方向，也就是垂直于基带的宽度方向，并使每个封装单元中与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线沿基带的宽度方向延伸，可以使引线的数目和间距，免受基带宽度尺寸的限制。
请参见图2，采用本发明的方法具体实现的COF封装结构实施例，大致包括：一基带1；以及若干COF封装单元2，它们是沿基带1的走带方向依次排列的。
每个封装单元2包括：LCD驱动芯片21；以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的、用以连接内引脚的第一引线22和用以连接外引脚的、第二引线23。其中，每个封装单元2中的LCD驱动芯片21是平行于该基带1的走带方向，每个封装单元2中的第一引线22和第二引线23沿基带的宽度方向延伸。这种结构，每个封装单元2的宽度就不再与基带1的宽度相关联，可以随通道数目而设计相应的宽度，从而避免引线间距过小，以满足制造要求，达到节省设备更新的成本的目的。
考虑到每个封装单元2具有瘦长条形的结构，当基带1的宽度尺寸能够容纳同时并列布置的两个封装单元2时，如同图2所示的那样，可以将两个封装单元2并列布置，以节省LCD驱动芯片的COF封装长度，并提升作业效率。
需要说明的是，为了便利于这两个并列的封装单元2的分离，它们之间应保持一适当的间隔。再考虑到第二引线23比较细密、第一引线22相对粗疏的实际情形，所以当两个封装单元2并列布置时，优选地，可以将第一引线22布置在基带1的靠外侧处、第二引线23布置在基带1的靠中间处，以较好地保护第二引线23免受诸如基带1传输过程之中受力不均之类的损害。
与现有技术相比，本发明的LCD驱动芯片的COF封装方法与结构，通过使LCD驱动芯片21垂直于基带1的宽度方向，使与LCD驱动芯片21电连接并分布在该LCD驱动芯片两侧的第一引线22、第二引线23沿基带1的宽度方向延伸，可以使第一引线22和第二引线23，尤其是用以连接外引脚的第二引线23的数目和间距，免受基带1宽度尺寸的限制；另外，通过将两个封装单元2并列，可以节省基带1的总体长度，提升作业效率。从而，能够以较低的设备成本来满足大尺寸液晶面板制造的需要。
以上，仅为本发明之较佳实施例，意在进一步说明本发明，而非对其进行限定。凡根据上述之文字和附图所公开的内容进行的简单的替换，都在本专利的权利保护范围之列。

Claims (8)

1.一种LCD驱动芯片的COF封装方法，包括设置一基带以及沿基带的走带方向依次排列的若干COF封装单元，使每个封装单元包括LCD驱动芯片以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线，其特征在于，使每个封装单元中的LCD驱动芯片是平行于该基带的走带方向，并使每个封装单元中的第一引线和第二引线沿基带的宽度方向延伸。
2.如权利要求1所述的COF封装方法，其特征在于，在该基带的宽度方向同时并列设置两个所述的封装单元。
3.如权利要求2所述的COF封装方法，其特征在于，使并列的两个所述的封装单元之间存在一设定的间隔。
4.如权利要求2所述的COF封装方法，其特征在于，使该第一引线是用以连接内引脚的，该第二引线是用以连接外引脚的，并使该第一引线位于该基带的外侧。
5.一种LCD驱动芯片的COF封装结构，包括一基带以及沿基带的走带方向依次排列的若干COF封装单元，每个封装单元包括LCD驱动芯片以及与该LCD驱动芯片电连接并分布在该LCD驱动芯片两侧的第一引线和第二引线，其特征在于，每个封装单元中的LCD驱动芯片是平行于该基带的走带方向，每个封装单元中的第一引线和第二引线沿基带的宽度方向延伸。
6.如权利要求5所述的COF封装结构，其特征在于，在该基带的宽度方向同时并列设置有两个所述的封装单元。
7.如权利要求6所述的COF封装结构，其特征在于，这两个所述的封装单元之间存在一设定的间隔。
8.如权利要求6所述的COF封装结构，其特征在于，该第一引线是用以连接内引脚的，该第二引线是用以连接外引脚的，该第一引线位于基带的外侧。
CN201110272699.3A 2011-09-14 2011-09-14 Lcd驱动芯片的cof封装方法与结构 Expired - Fee Related CN102368471B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110272699.3A CN102368471B (zh) 2011-09-14 2011-09-14 Lcd驱动芯片的cof封装方法与结构
PCT/CN2011/080510 WO2013037146A1 (zh) 2011-09-14 2011-10-01 Lcd驱动芯片的cof封装方法与结构
US13/377,789 US20130063912A1 (en) 2011-09-14 2011-10-01 Cof packaging method and structure for lcd driver chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110272699.3A CN102368471B (zh) 2011-09-14 2011-09-14 Lcd驱动芯片的cof封装方法与结构

Publications (2)

Publication Number Publication Date
CN102368471A true CN102368471A (zh) 2012-03-07
CN102368471B CN102368471B (zh) 2014-04-30

Family

ID=45761030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110272699.3A Expired - Fee Related CN102368471B (zh) 2011-09-14 2011-09-14 Lcd驱动芯片的cof封装方法与结构

Country Status (2)

Country Link
CN (1) CN102368471B (zh)
WO (1) WO2013037146A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473852A (zh) * 2018-05-11 2019-11-19 瑞鼎科技股份有限公司 应用于显示器的驱动装置的封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274173A (zh) * 1999-05-14 2000-11-22 夏普公司 载带及载带型半导体装置的制造方法
CN1632950A (zh) * 2003-12-22 2005-06-29 奇景光电股份有限公司 半导体封装构造
CN1841686A (zh) * 2005-03-30 2006-10-04 三井金属矿业株式会社 柔性印刷线路板的制造方法以及柔性印刷线路板
CN101136388A (zh) * 2006-09-01 2008-03-05 三星电子株式会社 芯片膜封装件和具有该芯片膜封装件的显示面板组件
CN101483169A (zh) * 2008-01-08 2009-07-15 南茂科技股份有限公司 用于封装芯片的承载带及其芯片封装结构
CN201859875U (zh) * 2010-10-28 2011-06-08 吴江巨丰电子有限公司 一种8n引线框架

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571408B (en) * 2002-11-28 2004-01-11 Chi Mei Optoelectronics Corp Chip on film package applied in liquid crystal display device
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
WO2007080643A1 (ja) * 2006-01-13 2007-07-19 Genesis Technology Inc. 集積回路チップのキャリアテープ
KR101535223B1 (ko) * 2008-08-18 2015-07-09 삼성전자주식회사 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
CN102323682B (zh) * 2011-08-05 2013-06-26 深圳市华星光电技术有限公司 液晶面板及软板上芯片构造的卷带基板
CN102253513A (zh) * 2011-08-17 2011-11-23 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板及液晶面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274173A (zh) * 1999-05-14 2000-11-22 夏普公司 载带及载带型半导体装置的制造方法
CN1632950A (zh) * 2003-12-22 2005-06-29 奇景光电股份有限公司 半导体封装构造
CN1841686A (zh) * 2005-03-30 2006-10-04 三井金属矿业株式会社 柔性印刷线路板的制造方法以及柔性印刷线路板
CN101136388A (zh) * 2006-09-01 2008-03-05 三星电子株式会社 芯片膜封装件和具有该芯片膜封装件的显示面板组件
CN101483169A (zh) * 2008-01-08 2009-07-15 南茂科技股份有限公司 用于封装芯片的承载带及其芯片封装结构
CN201859875U (zh) * 2010-10-28 2011-06-08 吴江巨丰电子有限公司 一种8n引线框架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473852A (zh) * 2018-05-11 2019-11-19 瑞鼎科技股份有限公司 应用于显示器的驱动装置的封装结构
CN110473852B (zh) * 2018-05-11 2022-05-13 瑞鼎科技股份有限公司 应用于显示器的驱动装置的封装结构

Also Published As

Publication number Publication date
CN102368471B (zh) 2014-04-30
WO2013037146A1 (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
CN104064486B (zh) 半导体装置以及层叠型半导体装置的制造方法
CN103000588B (zh) 芯片封装结构及其制造方法
CN101399247B (zh) Cof封装及用于cof封装的载带基板
CN204948505U (zh) 一种柔性基板和显示装置
CN104241241A (zh) 封装基板和封装基板的制造方法
CN206863388U (zh) 液晶显示模组和手机
US20080179731A1 (en) Anti-Impact memory module
JP5026735B2 (ja) 半導体チップ及び半導体チップパッケージ
CN102608777A (zh) 一种cof封装单元及cof封装卷带
CN102368471B (zh) Lcd驱动芯片的cof封装方法与结构
US20160268226A1 (en) Method for Manufacturing Electronic Component
CN102769009A (zh) 半导体封装件
CN107564825A (zh) 一种芯片双面封装结构及其制造方法
CN102253513A (zh) 液晶面板的软板上芯片构造的卷带基板及液晶面板
TW200737465A (en) A semiconductor connection package for an integrated circuit, a method of connecting a semiconductor connection package to an integrated circuit and an apparatus
CN203983271U (zh) 一种光电集成的内窥镜系统封装结构
CN106847776A (zh) 一种双面扇出系统级封装结构及封装方法
US20130063912A1 (en) Cof packaging method and structure for lcd driver chips
CN109346460A (zh) MiniLED制备方法
CN102184909A (zh) 一种适用于连接芯片接脚结构
CN202217310U (zh) 智能卡
CN201956344U (zh) 一种驱动裸片与贴片的兼容封装结构
US11013120B2 (en) Tape wiring board and semiconductor device
US8026615B2 (en) IC package reducing wiring layers on substrate and its carrier
JP3165265U (ja) マイクロ投影モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140430

CF01 Termination of patent right due to non-payment of annual fee