CN102341792A - 存储器块管理 - Google Patents

存储器块管理 Download PDF

Info

Publication number
CN102341792A
CN102341792A CN2010800102448A CN201080010244A CN102341792A CN 102341792 A CN102341792 A CN 102341792A CN 2010800102448 A CN2010800102448 A CN 2010800102448A CN 201080010244 A CN201080010244 A CN 201080010244A CN 102341792 A CN102341792 A CN 102341792A
Authority
CN
China
Prior art keywords
physical block
superblock
block
piece
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800102448A
Other languages
English (en)
Other versions
CN102341792B (zh
Inventor
迈赫迪·阿斯纳阿沙里
艾伦·陈
西亚麦克·内马齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102341792A publication Critical patent/CN102341792A/zh
Application granted granted Critical
Publication of CN102341792B publication Critical patent/CN102341792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

各种实施例包含一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块。实施例包含确定所述平面内的有缺陷块。在特定块位置处的所述块中无一块被确定为有缺陷的情况下，实施例包含将所述特定块位置处的所述块指派给超级块，且在特定块位置处的所述块中的一者或一者以上被确定为有缺陷的情况下，实施例包含：将所述特定块位置处被确定为有缺陷的所述块指派给超级块；及针对所述特定块位置处被确定为有缺陷的所述一个或一个以上块中的每一者给所述超级块指派相应替换块。所述相应替换块选自所述平面中包含被确定为有缺陷的所述相应块的相应一者内的某一数目的块。

Description

存储器块管理
技术领域
一般来说，本发明涉及半导体存储器装置、方法及系统，且更特定来说涉及存储器块管理。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)以及其它存储器。非易失性存储器可通过在不被供电时仍保持所存储的信息而提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及相变随机存取存储器(PCRAM)以及其它存储器。
存储器装置可组合在一起以形成固态驱动器(SSD)。固态驱动器可包含非易失性存储器(例如，NAND快闪存储器及NOR快闪存储器)，且/或可包含易失性存储器(例如，DRAM及SRAM)，还包含各种其它类型的非易失性及易失性存储器。
可使用SSD来替换硬盘驱动器作为计算机的主要存储装置，因为所述固态驱动器可在性能、大小、重量、耐用性、操作温度范围及功率消耗方面具有优于硬驱动器的优点。举例来说，SSD在与磁盘驱动器相比时因其缺乏移动部件而可具有优越性能，此可避免与磁盘驱动器相关联的寻觅时间、等待时间及其它机电延迟。SSD制造商可使用非易失性快闪存储器来形成可不使用内部电池供应的快闪SSD，因此允许所述驱动器更通用且更小型。
SSD可包含若干个存储器装置，例如，若干个存储器芯片(如本文中所使用，“若干个”某物可指此些事物中的一者或一者以上，例如，若干个存储器装置可指一个或一个以上存储器装置)。所属领域的技术人员应了解，存储器芯片可包含若干个裸片。每一裸片上可包含若干个存储器阵列及外围电路。存储器阵列可包含若干个平面，其中每一平面包含若干个物理存储器单元块。每一物理块可包含可存储若干个数据扇区的若干个存储器单元页。
举例来说，SSD内的存储器块选择可涉及确定编程哪些物理块(例如，向哪些物理块写入数据)及擦除哪些物理块，以及待以其写入到物理块及擦除物理块的次序。用于SSD中的存储器单元可限于有限数目个写入擦除循环，所述有限数目个写入擦除循环可确定驱动器的寿命。因而，改善存储器块选择效率及分配效率可增加SSD的寿命。
附图说明
图1是包含多个块且可根据本发明的一个或一个以上实施例操作的存储器阵列的图示。
图2是图解说明具有可根据本发明的一个或一个以上实施例操作的多个平面群组的若干个存储器装置的图示。
图3图解说明存储器块管理的一先前方法。
图4图解说明存储器块管理的另一先前方法。
图5图解说明根据本发明的一个或一个以上实施例的存储器块管理。
图6图解说明根据本发明的一个或一个以上实施例的存储器块管理。
图7图解说明根据本发明的一个或一个以上实施例的存储器块管理。
图8A、图8B及图8C图解说明具有可根据本发明的一个或一个以上实施例使用的映射信息的表。
图9是根据本发明的一个或一个以上实施例的电子存储器系统的功能性框图。
具体实施方式
本发明包含用于存储器系统中的存储器块管理的方法及装置。本发明的一个或一个以上实施例包含一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块。一个或一个以上实施例包含确定所述平面内的有缺陷物理块。在特定块位置处的所述物理块中无一物理块被确定为有缺陷的情况下，一个或一个以上实施例包含将所述特定块位置处的所述物理块指派给超级块，且在特定块位置处的所述物理块中的一者或一者以上被确定为有缺陷的情况下，一个或一个以上实施例包含：将所述特定块位置处未被确定为有缺陷的物理块指派给超级块；及针对所述特定块位置处被确定为有缺陷的所述一个或一个以上物理块中的每一者给所述超级块指派相应替换物理块。在一个或一个以上实施例中，所述相应替换物理块选自所述平面中包含被确定为有缺陷的所述相应物理块的相应一者内的若干个物理块。
在本发明的以下详细说明中，参照形成本发明的一部分且其中以图解说明方式展示可如何实践本发明的一个或一个以上实施例的随附图式。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的所述实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下作出过程、电及/或结构改变。如本文中所使用，标示符“B”、“D”、“K”、“M”、“N”、“P”、“R”、“S”及“T”(尤其涉及图式中的参考编号)指示本发明的一个或一个以上实施例可包含如此标示的若干个特定特征。
本文中的图遵循以下编号惯例，其中第一个数位或前几个数位对应于图式图编号且剩余数位识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数位来识别。举例来说，110可参考图1中的元件“10”，且类似元件在图2中可称为210。应了解，可添加、更换及/或消除本文中各种实施例中所示的元件以提供本发明的若干个额外实施例。另外，应了解，所述图中所提供的元件的比例及相对标度打算图解说明本发明的实施例且不应理解为具有限制意义。
图1是包含多个物理块104-0(块0)、104-1(块1)、…、104-B(块B)且可根据本发明的一个或一个以上实施例操作的存储器阵列102的图示。虽然图1中未展示，但所属领域的技术人员应了解，存储器阵列102可连同与其操作相关联的各种外围电路一起位于特定半导体裸片上。
在图1中所示的实例中，指示符“B”用于指示阵列102可包含若干个物理块。作为一实例，阵列102中的物理块的数目可为128个块、512个块或1,024个块，但实施例并不限于阵列102中的128的特定倍数或任一特定数目个物理块。此外，实施例并不限于阵列中所使用存储器的类型，例如非易失性、易失性等。在图1中所图解说明的实施例中，存储器阵列102可为(举例来说)NAND快闪存储器阵列102。
在此实例中，每一物理块104-0、104-1、…、104-B包含可作为一单位一起擦除的存储器单元，例如，每一物理块中的单元可以大致同时的方式被擦除。举例来说，每一物理块中的单元可在单个操作中一起被擦除。每一物理块(例如，104-0、104-1、…、104-B)含有耦合到存取线(例如，字线)的若干个物理存储器单元行(例如，106-0、106-1、…、106-R)。指示符“R”用于指示物理块(例如，104-0、104-1、…、104-B)可包含若干行。在一些实施例中，每一物理块中的行(例如，字线)的数目可为32，但实施例并不限于每物理块特定数目的行106-0、106-1、…、106-R。
所属领域的技术人员应了解，每一行106-0、106-1、…、106-R可存储一个或一个以上数据页。一页是指编程及/或读取单位，例如，一起编程及/或读取或者作为功能性存储器单元群组的若干个单元。在图1中所示的实施例中，每一行106-0、106-1、…、106-R存储一个数据页。然而，本发明的实施例并不限于此。举例来说，在本发明的一些实施例中，每一行可存储多个数据页。
在本发明的一个或一个以上实施例中，且如图1中所示，与行106-0、106-1、…、106-R相关联的一页可根据若干个物理数据扇区108-0、108-1、…、108-S存储数据。指示符“S”用于指示一行(例如，106-0、106-1、…、106-R)可包含若干个物理扇区。每一物理扇区108-0、108-1、…、108-S可对应于逻辑扇区且可包含开销信息(例如，错误校正码(ECC)信息及逻辑块地址(LBA)信息)以及用户数据。所属领域的技术人员应了解，逻辑块寻址是通常由主机用来识别逻辑信息扇区的方案。作为一实例，逻辑扇区可存储表示若干个数据字节(例如，256个字节、512个字节或1,024个字节)的信息。实施例并不限于这些实例。
应注意，物理块104-0、104-1、…、104-B、行106-0、106-1、…、106-R、扇区108-0、108-1、…、108-S及页的其它格式及/或配置是可能的。举例来说，物理块104-0、104-1、…、104-B的行106-0、106-1、…、106-R可包含单个逻辑扇区，所述单个逻辑扇区可包含(举例来说)多于或少于512个字节的数据。
图2是图解说明具有可根据本发明的一个或一个以上实施例操作的多个平面群组的若干个存储器装置的图示。根据本文中所描述的一个或一个以上实施例，出于存储器块管理的目的，将物理存储器单元块的平面组织成群组。在一个或一个以上实施例中，群组可包含来自一个或一个以上不同存储器阵列的若干个平面。在一个或一个以上实施例中，对应于群组的一个或一个以上平面可来自不同存储器装置。
图2中所示的实施例包含四个存储器装置230-0、230-1、230-2及230-3。存储器装置230-0、230-1、230-2及230-3的组合可称为存储器单元，例如，本文中结合图9进一步描述的存储器单元925。在一个或一个以上实施例中，存储器装置230-0、230-1、230-2及230-3形成固态驱动器(SSD)的存储器单元。
存储器装置230-0、230-1、230-2及230-3每一者可为每芯片包含多个裸片的半导体存储器芯片。所属领域的技术人员应了解，特定芯片上的每一裸片可包含存储器阵列以及与其操作相关联的各种外围电路(图2中未展示)。
在图2中所图解说明的实施例中，每一存储器装置230-0、230-1、230-2及230-3包含两个存储器阵列202-0及202-1(分别展示为裸片0及裸片1)。每一存储器阵列202-0及202-1可为例如结合图1所描述的阵列102的快闪存储器阵列。举例来说，每一存储器阵列202-0及202-1包含多个物理存储器单元块，例如，图1中所示的块104-0、104-2、…、104-B。
所属领域的技术人员应了解，可将阵列(例如，202-0及202-1)的物理块组织成多个平面。举例来说，在图2中所图解说明的实施例中，可将所述存储器阵列中的每一者划分成第一物理块平面(平面0)及第二物理块平面(平面1)。然而，本发明的实施例并不限于每阵列特定数目个平面。举例来说，在各种实施例中，存储器阵列可仅包含一个平面或可包含两个以上平面。
在一个或一个以上实施例中，且如结合图3到图9进一步描述，阵列(例如，202-0及202-1)内的物理块在所述平面内具有相关联的块位置。所述相关联的位置可指示块在其特定平面内的物理位置。在一个或一个以上实施例中，来自共同平面的物理块不能被同时擦除，但来自不同平面的物理块可被同时擦除。
在图2中所图解说明的实施例中，可将与存储器装置230-0、230-1、230-2及230-3相关联的物理块平面组织成两个群组，例如，240-0(群组0)及240-1(群组1)。在图2中所图解说明的实施例中，每一群组240-0及240-1包含来自四个存储器阵列中的每一者的所述平面中的每一者。举例来说，群组240-0包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-0(裸片0)的平面(平面0及平面1)。群组240-1包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-1(裸片1)的平面(平面0及平面1)。
实施例并不限于图2中所示的实例。举例来说，在一个或一个以上实施例中，群组可包含单个阵列内的平面的集合。作为一实例，一个群组可包含装置230-0的阵列202-0的平面0及平面1，另一群组可包含装置230-0的阵列202-1的平面0及平面1，且另一群组可包含装置230-1的阵列202-0的平面0及平面1。
在一些实施例中，群组可包含单个存储器装置的不同阵列内的若干个平面。作为一实例，一个群组可包含装置230-0的阵列202-0的平面0及阵列202-1的平面0，且另一群组可包含装置230-0的阵列202-0的平面1及阵列202-1的平面1。作为另一实例，一个群组可包含装置230-0的阵列202-0的平面0及平面1以及阵列202-1的平面0及平面1，且另一群组可包含装置230-1的阵列202-0的平面0及平面1以及阵列202-1的平面0及平面1。
在其中阵列(例如，202-0及202-1)包含多个平面的实施例中，平面的群组可在一些实施例中包含来自不同存储器装置的一个或一个以上阵列中的每一者的一个平面。举例来说，参照图2，在一个或一个以上实施例中，若干个群组中的每一者可包含来自四个相应存储器装置内四个存储器阵列中的每一者的一个平面的集合。举例来说，一个群组可包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-0(裸片0)的平面0。第二群组可包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-0(裸片0)的平面1。第三群组可包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-1(裸片1)的平面0，且第四群组可包含四个存储器装置230-0、230-1、230-2及230-3中的每一者内的阵列202-1(裸片1)的平面1。
在一个或一个以上实施例中，且如图2中所图解说明，群组240-0及240-1每一者具有与其相关联的若干个超级块，例如，超级块0、超级块1、…、超级块N。如本文中所使用，超级块可指包含来自对应群组内每一平面的物理块的物理块的集合。在各种实施例中，超级块包含不多于一个来自其群组中的每一平面的物理块(例如，不多于一个来自共同平面的物理块)。在一个或一个以上实施例中，超级块可跨越多个存储器装置。举例来说，超级块可为包含来自对应群组内的不同存储器装置内的至少两个存储器阵列中的每一者内的平面的物理块的物理块的集合。
实施例并不限于每群组特定数目个超级块。作为一实例，群组(例如，240-0及240-1)可包含每群组64个、512个或1,024个超级块。在图2中所图解说明的实施例中，与群组240-0相关联的超级块245-0、245-1、…、245-N每一者为包含来自与四个相应存储器装置230-0、230-1、230-2及230-3相关联的四个阵列202-0(例如，裸片0)中的每一者的若干个物理块的物理块的相应集合。同样，与群组240-1相关联的超级块245-0、245-1、…、245-N每一者为包含来自与四个相应存储器装置230-0、230-1、230-2及230-3相关联的四个阵列202-1(例如，裸片1)中的每一者的若干个物理块的物理块的相应集合。
在本发明的一个或一个以上实施例中，超级块可为针对对应于特定群组的若干个平面中的每一者每平面一个物理块的集合。举例来说，在图2中所图解说明的实施例中，超级块245-0、245-1、…、245-N中的每一者可为八个物理块(针对群组的四个不同存储器装置230-0、230-1、230-2及230-3的每一阵列202-0，每平面一个块)的相应集合。
然而，在一个或一个以上实施例中，超级块并非必须包含来自给定存储器阵列(例如，202-0及202-1)中的每一平面的物理块。举例来说，在图2中所图解说明的实施例中，超级块245-0、245-1、…、245-N中的每一者可为四个物理块(例如，来自群组的四个不同存储器装置230-0、230-1、230-2及230-3的每一阵列202-0中的平面中的一者的一个块或来自四个不同存储器装置230-0、230-1、230-2及230-3的每一阵列202-1中的平面中的一者的一个块)的相应集合。
在各种实施例中，可同时对超级块的物理块执行擦除操作。也就是说，可大致同时擦除特定超级块的物理块集合。并且，在各种实施例中，可同时从与特定超级块相关联的物理块页读取且可同时写入到所述物理块页。
本发明的实施例并不限于图2中所图解说明的实例。举例来说，在一个或一个以上实施例中，群组可包含多于或少于四个存储器阵列内的物理块平面。作为一实例，可将图2中所示的实施例组织成四个群组：第一群组可包含存储器装置230-0及230-1内的阵列202-0(裸片0)的平面；第二群组可包含存储器装置230-2及230-3内的阵列202-0(裸片0)的平面；第三群组可包含存储器装置230-0及230-1内的阵列202-1(裸片1)的平面；且第四群组可包含存储器装置230-2及230-3内的阵列202-1(裸片1)的平面。在此实例中，与所述四个群组相关联的超级块可包含两个物理块(来自与特定群组相关联的两个阵列中的每一者的一个物理块)或可包含四个物理块(针对与特定群组相关联的两个阵列中的每一者，每平面一个物理块)。作为一实例，对于每超级块总共4,096个物理扇区来说，四个物理块(针对与特定群组相关联的两个阵列中的每一者，每平面一个物理块)的超级块可包含每物理块128个页及每页(假设4KB的页)8个物理扇区。在此实例中，可将4,096个地址的LBA范围映射到特定4,096个扇区的物理超级块。然而，本发明的实施例并不限于特定页大小、扇区大小及/或物理块大小。举例来说，实施例并不限于每超级块特定数目个扇区。
在一个或一个以上实施例中，特定超级块(例如，245-0到245-N)内的物理块可具有不同块位置。也就是说，特定超级块内的物理块可位于对应于给定群组(例如，240-0及240-1)的平面内的不同位置处。作为一个实例，考虑对应于群组240-0的超级块245-0的物理块。对应于超级块245-0的物理块集合可包含位于接近装置230-0的阵列202-0的顶部部分处的物理块且可包含位于接近装置230-1、230-2及230-3的阵列202-0的中间或下部部分处的物理块。
图3图解说明存储器块管理的一先前方法。图3中所示的实例包含若干个存储器阵列302-0、302-1、302-2、…、302-(K-1)。存储器阵列302-0、302-1、302-2、…、302-(K-1)可类似于例如图1中所示的阵列102及图2中所示的存储器阵列202-0及202-1的存储器阵列。存储器阵列302-0、302-1、302-2、…、302-(K-1)可为存储器单元(例如，下文结合图9所描述的存储器单元925)的一部分。作为一实例，阵列302-0、302-1、302-2、…、302-(K-1)中的一者或一者以上可来自不同存储器装置，例如，来自不同快闪存储器裸片或芯片。
如上文结合图2所描述，阵列302-0、302-1、302-2、…、302-(K-1)每一者包含若干个物理存储器单元块，其中每一阵列的块组织成平面。在此实例中，每一阵列包含两个存储器块平面，例如，所示的平面0及平面1。实施例并不限于与特定存储器阵列相关联的特定数目个平面。在图3中所图解说明的实例中，将来自阵列302-0到302-(K-1)中的每一者的平面(平面0及平面1)集体组织为单个平面群组。
所属领域的技术人员应了解，可通过物理块地址(PBA)来识别所述存储器块中的每一者。如图3中所示的实例中所图解说明，阵列302-0、302-1、302-2、…、302-(K-1)中的每一者内的物理块可具有与其相关联的块位置322。在此实例中，存在十二个块(BP0到BP11)。与块相关联的块位置322可指示所述块在其相应平面内的物理位置。
如图3中所示的实例中所图解说明，每一存储器阵列302-0、302-1、302-2、…、302-(K-1)包含相同块位置322处的两个物理块(每平面一个物理块)。举例来说，阵列302-0、302-1、302-2、…、302-(K-1)中的每一者包含块位置BP0处的两个块，块位置BP1处的两个块等。本发明的实施例并不限于每存储器阵列特定数目个存储器块或每平面特定数目个存储器块。
图3中所示的实例图解说明与阵列302-0、302-1、302-2、…、302-(K-1)内的物理存储器块相关联的块状态。举例来说，阵列302-0、302-1、302-2、…、302-(K-1)包含若干个坏块347(标记为BAD BLK)。“坏块”是指被确定为有缺陷(例如，对于数据存储来说不可用或不可靠)的块。可在阵列的寿命期间的各种时期确定块为有缺陷。举例来说，在制造阵列之后，可在初步测试后即刻确定有缺陷块。块也可随时间变为有缺陷且(举例来说)可随着对所述块所执行的编程与擦除循环的数目增加而不再用于操作使用。
在图3中所示的实例中，阵列302-0、302-1、302-2、…、302-(K-1)包含若干个强制型坏块349(标记为FBB)。“强制型坏块”是指不管所述块可为无缺陷的事实仍将其视为有缺陷(例如，对于数据存储来说不可用或不可靠)的块。可出于各种原因将块强制为坏块349。举例来说，所属领域的技术人员应了解，一些存储器系统经配置以使得出于执行操作(例如，编程操作及读取操作)的目的而一起寻址阵列内的相同块位置处的物理块。作为一实例，可一起寻址在阵列302-0、302-1、302-2、…、302-(K-1)中的每一者的块位置BP0处的块对。在一些此类系统中，且在图3中所示的实例中，将特定阵列内与有缺陷块347共享共同块位置322的物理块视为强制型坏块349。
图3中所示的实例还图解说明若干个超级块，例如，345-1(超级块1)及345-2(超级块2)。如上文结合图2所描述，超级块可为每一者包含来自对应群组(例如，图2中所描述的群组240-0及240-1)内每一平面的物理块的物理块的集合。在各种实施例中，阵列可来自不同存储器装置，例如，裸片或芯片。
在图3中所示的实例中，超级块(例如，345-1及345-2)每一者为跨越多个阵列302-0、302-1、302-2、…、302-(K-1)的“N”个物理块的集合。在图3中所图解说明的实例中，超级块内的每一物理块具有特定块编号324，例如，将跨越阵列302-0、302-1、302-2、…、302-(K-1)的超级块内的“N”个物理块编号为块0到块(N-1)。因而，在此实例中，每一超级块(例如，345-1及345-2)为来自存储器阵列302-0、302-1、302-2、…、302-(K-1)中的每一者的总共N个物理块(例如，两个物理块(来自平面0及平面1中的每一者的一个物理块))的集合。
在此实例中，将物理块指派给超级块以使得对应于特定超级块的物理块可在不同块位置322处。举例来说，超级块345-1的块0及块1在阵列302-0内的块位置BP0处。超级块345-1的块2及块3在阵列302-1内的块位置BP1处。超级块345-1的块4及块5在阵列302-2内的块位置BP4处。超级块345-1的块(N-2)及块(N-1)在阵列302-(K-1)内的块位置BP6处。同样，超级块345-2的块0及块1在阵列302-0内的块位置BP1处。超级块345-2的块2及块3在阵列302-1内的块位置BP0处。超级块345-2的块4及块5在阵列302-2内的块位置BP1处。超级块345-2的块(N-2)及块(N-1)在阵列302-(K-1)内的块位置BP4处。
以图3中所图解说明的方式将N个物理块指派给超级块(例如，345-1及345-2)可导致需要提供相对大的查找表(LUT)以提供对应于超级块的适当逻辑块地址(LBA)到物理块地址(PBA)映射。举例来说，LUT包含跨越多个阵列302-0、302-1、302-2、…、302-(K-1)中的每一者的每一个别物理块对的条目，例如，针对每一块位置322及针对多个阵列302-0、302-1、302-2、…、302-(K-1)中的每一者，对应于每一块对(来自平面0的一个块及来自平面1的一个块)的物理位置的条目。并且，以结合图3中所示的实例所描述的方式指派物理块可产生N/2次LUT搜索以基于结合操作(例如，编程、擦除及/或读取操作)所接收的特定LBA确定特定超级块(例如，345-1及345-2)中的每一块对的物理位置。在一个或一个以上实施例中，当已将特定物理块指派给特定超级块时，稍后不会将其重新指派给不同超级块。
例如特定LUT的大小及用于确定指派给特定超级块的特定物理块的LUT搜索次数等因素可影响系统性能的各种方面。举例来说，相对大LUT可(例如)在控制器上的RAM中或在存储器阵列自身内(此取决于将所述LUT存储在何处)占据大量存储空间。并且，与执行编程、读取及擦除操作相关联的大量LUT搜索可因减慢与特定操作相关联的执行时间而减少系统吞吐量。
图4图解说明存储器块管理的另一先前方法。图4中所示的实例包含若干个存储器阵列402-0、402-1、402-2、…、402-(K-1)。存储器阵列402-0、402-1、402-2、…、402-(K-1)可类似于例如图1中所示的阵列102及图2中所示的存储器阵列202-0及202-1的存储器阵列。存储器阵列402-0、402-1、402-2、…、402-(K-1)可为存储器单元(例如，下文结合图9所描述的存储器单元925)的一部分。作为一实例，阵列402-0、402-1、402-2、…、402-(K-1)中的一者或一者以上可来自不同存储器装置，例如，来自不同快闪存储器裸片或芯片。
如上文结合图2及图3所描述，阵列402-0、402-1、402-2、…、402-(K-1)每一者包含若干个物理存储器单元块，其中每一阵列的块组织成平面(例如，此实例中所示的平面0及平面1)。如图4中所示的实例中所图解说明，阵列402-0、402-1、402-2、…、402-(K-1)中的每一者内的物理块可具有与其相关联的块位置422。在此实例中，存在十二个块位置：BP0到BP11。块的块位置422可指示所述块在其相应平面内的物理位置。
类似于图3中所示的实例，每一存储器阵列402-0、402-1、402-2、…、402-(K-1)包含相同块位置422处的两个物理块(每平面一个物理块)。举例来说，阵列402-0、402-1、402-2、…、402-(K-1)中的每一者包含块位置BP0处的两个块，块位置BP1处的两个块等。在图4中所图解说明的实例中，将来自阵列402-0到402-(K-1)中的每一者的平面(平面0及平面1)集体组织为单个平面群组。
图4中所示的实例图解说明与阵列402-0、402-1、402-2、…、402-(K-1)内的物理存储器块相关联的块状态。举例来说，如上文结合图3所描述，阵列402-0、402-1、402-2、…、402-(K-1)包含若干个坏块447(标记为BAD BLK)以及若干个强制型坏块449(标记为FBB)。
在此实例中，且如结合图3所描述，出于执行操作(例如，编程操作及读取操作)的目的，一起寻址阵列内的相同块位置处的物理块。因而，在图4中所示的实例中，将所述群组的与有缺陷块447共享共同块位置422的物理块视为强制型坏块449。举例来说，在阵列402-0中，平面1的具有块位置BP2的物理块为强制型坏块449，因为其与平面0的有缺陷块447共享块位置BP2。
图4中所示的实例还图解说明若干个超级块，例如，445-1(超级块1)及445-2(超级块2)。如上文结合图2及图3所描述，超级块可为来自至少两个不同平面中的每一者的物理块的集合，其中不多于一个物理块来自特定平面。在图4中所示的实例中，超级块(例如，445-1及445-2)每一者为跨越多个阵列402-0、402-1、402-2、…、402-(K-1)的“N”个物理块的集合。在图4中所图解说明的实例中，超级块内的每一物理块具有特定块编号424，例如，将跨越阵列402-0、402-1、402-2、…、402-(K-1)的超级块内的“N”个物理块编号为块0到块(N-1)。因而，在此实例中，每一超级块(例如，445-1及445-2)为来自存储器阵列402-0、402-1、402-2、…、402-(K-1)中的每一者的总共N个物理块(例如，两个物理块(来自平面0及平面1中的每一者的一个物理块))的集合。
在此实例中，将物理块指派给超级块以使得对应于特定超级块的物理块每一者在相同块位置422处。也就是说，每一物理块(例如，特定超级块的块0到块(N-1))在其平面内的相同块位置422处。举例来说，超级块445-1包含跨越阵列402-0到402-(K-1)在块位置BP0处的所有物理块。同样，超级块445-2包含跨越阵列402-0到402-(K-1)在块位置BP5处的所有物理块。
然而，由于在图4中所示实例中指派给超级块的物理块每一者共享相同块位置422，因此，如果阵列402-0到402-(K-1)中的一者包含在特定块位置(例如，块位置BP2)处的坏块447，那么将预期包含坏块447的超级块中的所有其它物理块强制为坏块449。因此，不会将在所述特定位置422处的物理块指派给超级块。举例来说，由于位于阵列402-0内平面1的BP2处的物理块包含坏块447，因此不会将BP2位置处的物理块指派给超级块。类似地，也不将在块位置BP3、BP7、BP8及BP11处的物理块中的每一者指派给超级块(因为在那些块位置中的每一者处存在坏块447)。因而，出于超级块指派的目的，将那些块位置处相关联的原本无缺陷物理块视为有缺陷。
以图4中所图解说明的方式将N个物理块指派给超级块(例如，445-1或445-2)可减少与阵列402-0、402-1、402-2、…、402-(K-1)相关联的平面群组内的可用超级块的量。举例来说，在图4中所图解说明的实例中，在十二个块位置中的五个块位置(例如，BP2、BP3、BP7、BP8及BP11)处的物理块不可用于指派给超级块。然而，由于每一超级块(例如，445-1及445-2)的物理块在相同块位置422处，因此仅需要LUT中的一个条目来将逻辑块地址映射到特定物理超级块。因而，LUT的大小可小于结合图3所描述的实例，且重构超级块的时间减少，因为单个表搜索可产生对应于特定超级块的物理块的适当物理位置。以图4中所图解说明的方式将N个物理块指派给超级块(例如，445-1或445-2)与结合图3所描述的实例相比可将LUT存储空间及超级块重构时间减少到N/2倍。
图5图解说明根据本发明的一个或一个以上实施例的存储器块管理。图5中所示的实施例包含若干个存储器阵列502-0、502-1、502-2、…、502-(K-1)。存储器阵列502-0、502-1、502-2、…、502-(K-1)可类似于例如图1中所示的阵列102及图2中所示的存储器阵列202-0及202-1的存储器阵列。存储器阵列502-0、502-1、502-2、…、502-(K-1)可为存储器单元(例如，下文结合图9所描述的存储器单元925)的一部分。作为一实例，阵列502-0、502-1、502-2、…、502-(K-1)中的一者或一者以上可来自不同存储器装置，例如，来自不同快闪存储器裸片或芯片。
如上文结合图2、图3及图4所描述，阵列502-0、502-1、502-2、…、502-(K-1)每一者包含若干个物理存储器单元块，其中每一阵列的块组织成平面(例如，所示的平面0及平面1)。如图5中所示的实施例中所图解说明，阵列502-0、502-1、502-2、…、502-(K-1)中的每一者内的物理块可具有与其相关联的块位置522。在此实例中，存在十五个块位置：BP0到BP14。块的块位置522可指示所述块在其相应平面内的物理位置。
类似于图3及图4中所示的实例，每一存储器阵列502-0、502-1、502-2、…、502-(K-1)包含相同块位置522处的两个物理块(每平面一个物理块)。举例来说，阵列502-0、502-1、502-2、…、502-(K-1)中的每一者包含块位置编号BP0处的两个块、块位置BP1处的两个块等。在图5中所图解说明的实例中，将来自阵列502-0到502-(K-1)中的每一者的平面(平面0及平面1)集体组织为单个平面群组。
图5中所示的实施例包含与阵列502-0、502-1、502-2、…、502-(K-1)内的物理存储器块相关联的块状态。举例来说，如上文结合图3及图4所描述，阵列502-0、502-1、502-2、…、502-(K-1)包含若干个坏块547(标记为BAD BLK)。在图5中所图解说明的实施例中，空白块表示无缺陷物理块，而阴影块表示指派给特定超级块的物理块。如上所述，超级块可为来自至少两个不同平面中的每一者的物理块的集合，且具有不多于一个来自那些平面中的特定一者的物理块。
在图5中所示的实施例中，超级块(例如，545-1、545-2A及545-2B)每一者为跨越多个阵列502-0、502-1、502-2、…、502-(K-1)的“N”个物理块的集合。在图5中所图解说明的实例中，超级块内的每一物理块具有特定块编号524，例如，跨越阵列502-0、502-1、502-2、…、502-(K-1)将超级块内的“N”个物理块编号为块0到块(N-1)。因而，在此实例中，每一超级块(例如，545-1、545-2A及545-2B)为来自存储器阵列502-0、502-1、502-2、…、502-(K-1)中的每一者的总共N个物理块(例如，两个物理块(来自平面0及平面1中的每一者的一个物理块))的集合。
在一个或一个以上实施例中，且如图5中所图解说明，超级块(例如，545-1、545-2A及545-2B)中的每一者包含至少两个不同平面的相同特定块位置522处尚未被确定为有缺陷的每一物理块(下文中称为“无缺陷块”)及在与无缺陷物理块相同的特定块位置处的每一坏物理块的替换物理块，其中所述替换物理块在不同于无缺陷物理块的块位置处。作为一实例，在图5中所图解说明的实施例中，如果跨越阵列502-0到502-(K-1)在特定块位置522处的物理块中的每一者为无缺陷块，那么将在所述特定块位置处的所有物理块指派给特定超级块，例如，此实施例中的545-1。
然而，如果跨越阵列502-0到502-(K-1)在特定块位置522处的物理块中的一者或一者以上为坏块547，那么将在所述特定块位置522处的无缺陷块中的每一者指派给特定超级块(例如，545-2A)，其中作为对所述特定块位置处的一个或一个以上坏物理块547的替换，将一个或一个以上替换物理块指派给特定超级块(例如，545-2A)。在一个或一个以上实施例中，且如图5中所图解说明，替换物理块来自与其在特定超级块(例如，545-2A及545-2B)中替换的坏物理块547相同的平面。在一个或一个以上实施例中，耦合到存储器阵列(例如，502-0到502-(K-1))的控制电路经配置以将特定块位置522处的坏物理块547映射到不同块位置处的替换物理块。
因而，图5中所图解说明的实施例包含两种类型的超级块。举例来说，将在不具有与其相关联的坏块547的特定块位置522处的物理块指派给第一类型的超级块(例如，超级块545-1)。如图5中所示，将块位置BP0处的所有物理块指派给超级块545-1。
在图5中所图解说明的实施例中，将在具有与其相关联的一个或一个以上坏块547的特定块位置522处的无缺陷物理块指派给也包含指派给其的替换物理块的第二类型的超级块(例如，超级块545-2A或545-2B)。举例来说，如图5中所示，位于阵列502-0的平面0内的块位置BP2处的物理块为坏块547。因而，将替换块(例如，位于阵列502-0的平面0内的块位置BP12处的物理块)连同块位置BP2处的无缺陷块一起指派给超级块545-2A。也就是说，超级块545-2A的块编号块0为替换块。作为另一实例，块位置BP3处的物理块包含两个坏块547，例如，阵列502-1的平面0内的块及阵列502-(K-1)的平面1内的块。因而，超级块545-2B的块编号块2及块编号为块(N-1)为替换块，例如，将位于阵列502-1的平面0内的块位置BP12处的物理块及位于阵列502-(K-1)的平面1内的块位置BP12处的物理块作为块位置BP3处的相应坏块547的替换块指派给超级块545-2B。
因而，在图5中所图解说明的实施例中，以指派给第一类型的超级块(例如，545-1)的物理块每一者在相同块位置522处的此方式将物理块指派给超级块。也就是说，特定第一类型的超级块的每一物理块(例如，块0到块(N-1))在相同块位置522处。在此实施例中，也以指派给第二类型的超级块(例如，545-2A或545-2B)的物理块中的至少一者在不同块位置522处的此方式将物理块指派给超级块。也就是说，指派给特定第二类型的超级块的所述或所述替换物理块在不同于指派给所述特定超级块的无缺陷块的块位置522处。
在一个或一个以上实施例中，存储器控制器(例如，结合图9所描述的存储器控制器920)可包含经配置以指派每一平面(例如，平面0及平面1)内的特定数目个物理块以用于替换所述平面内的坏物理块547的控制电路。举例来说，在图5中所图解说明的实施例中，阵列502-0到502-(K-1)包含经指派以用于重新映射的一部分533。在此实施例中，块位置BP12、BP13及BP14处的物理块中的每一者经指派以用于替换其相应平面中的坏块547且可被指派到类型2的特定超级块(例如，545-2A或545-2B)。所述替换物理块可用于将坏块重新映射到无缺陷物理块。在一个或一个以上实施例中，控制电路可经配置以指派每一平面内的预定数目个物理块以用于替换所述平面内的坏物理块547。
在一个或一个以上实施例中，经指派以用于替换坏物理块的物理块的特定数目是至少部分地基于每平面有缺陷块的最高预期数目。举例来说，存储器阵列502-0到502-(K-1)的制造商可指示每平面不多于约2％到约4％的物理块在阵列的寿命内将有缺陷。举例来说，阵列502-0到502-(K-1)中的不多于约2％到约4％的物理块将为坏块547。在各种实施例中，经指派以用于重新映射的物理块533的特定数目不超过每平面有缺陷块的最高预期数目。也就是说，在各种实施例中，经指派以用于重新映射的部分533可为每平面物理块总数目的约2％到约4％。本发明的实施例并不限于每平面特定预期百分数或数目的有缺陷块。
如上所述，在一个或一个以上实施例中，每平面若干个预期有缺陷块可包含“原始型”有缺陷块(例如，在制造时有缺陷的块及/或通过初步测试是有缺陷的块)以及在制造及初步测试时功能良好但在存储器装置(例如，快闪存储器装置)的寿命期间变得有缺陷的块。在初步测试之后(例如，在装置的寿命期间)变为有缺陷的块可称为“生长型”有缺陷块。因而，与特定平面相关联的若干个预期有缺陷块可包含来自每一平面的原始型有缺陷块以及生长型有缺陷块。
在一个或一个以上实施例中，来自用于重新映射的部分533的替换块也可用于替换在存储器装置的使用期间被确定为有缺陷的块(例如，用于替换生长型有缺陷块)。在此些实施例中，含有生长型有缺陷块的超级块可保持相同；然而，所述生长型有缺陷物理块将由来自用于重新映射的部分533的物理块动态地替换。
以图5中所图解说明的方式将N个物理块指派给超级块(例如，545-1、545-2A或545-2B)与结合图3及图4所描述的先前方法相比可提供经改善的块管理效率。举例来说，在图5中所图解说明的实施例中，LUT中的单个LBA到PBA映射条目可用于定位指派给类型1的超级块(例如，545-1)的物理块，因为对应于类型1的超级块的物理块在共同块位置522处。并且，与在图4中所图解说明的实例中不同，可将与一个或一个以上坏块547共享块位置n的物理块指派给类型2的超级块(例如，545-2A或545-2B)，此可减少与强制型坏块相关联的低效率。
如下文结合图8A到图8C进一步描述，单独LUT可用于针对类型2的超级块将LBA映射到PBA。与用于针对类型1的超级块将LBA映射到PBA的LUT相比，用于存储用于针对类型2的超级块将LBA映射到PBA的LUT的存储空间可较小。举例来说，由于可存在相对少数目(例如，2％到4％)的坏块547，因此，类型2的超级块的数目与类型1的超级块的数目相比可较小。
图6图解说明根据本发明的一个或一个以上实施例的存储器块管理。图6中所示的实施例包含若干个存储器阵列602-0、602-1、602-2、…、602-(K-1)。存储器阵列602-0、602-1、602-2、…、602-(K-1)可类似于例如图1中所示的阵列102及图2中所示的存储器阵列202-0及202-1的存储器阵列。存储器阵列602-0、602-1、602-2、…、602-(K-1)可为存储器单元(例如，下文结合图9所描述的存储器单元925)的一部分。作为一实例，阵列602-0、602-1、602-2、…、602-(K-1)中的一者或一者以上可来自不同存储器装置，例如，来自不同快闪存储器裸片或芯片。
如上文结合图2、图3、图4及图5所描述，阵列602-0、602-1、602-2、…、602-(K-1)每一者包含若干个物理存储器单元块，其中每一阵列的块组织成平面(例如，所示的平面0及平面1)。如图6中所示的实施例中所图解说明，阵列602-0、602-1、602-2、…、602-(K-1)的每一平面内的物理块在与其相关联的不同块位置622处。在此实例中，存在十二个块位置：BP0到BP11。块的块位置622可指示所述块在其相应平面内的物理位置。
类似于图3及图4中所示的实例，每一存储器阵列602-0、602-1、602-2、…、602-(K-1)包含相同块位置622处的两个物理块(每平面一个物理块)。举例来说，阵列602-0、602-1、602-2、…、602-(K-1)中的每一者包含块位置BP0处的两个块，具有位置编号BP1的两个块等。在图6中所图解说明的实例中，将来自阵列602-0到602-(K-1)中的每一者的平面(平面0及平面1)集体组织为单个平面群组(例如，图2中所示的群组240-0或240-1)。
图6中所示的实施例包含与阵列602-0、602-1、602-2、…、602-(K-1)内的物理存储器块相关的块状态。举例来说，如上文结合图3及图4所描述，阵列602-0、602-1、602-2、…、602-(K-1)包含若干个坏块647(标记为BAD BLK)以及若干个强制型坏块649(标记为FBB)。在图6中所图解说明的实施例中，空白块表示无缺陷物理块，而阴影块表示指派给特定超级块的物理块。如上所述，超级块可为来自至少两个不同平面中的每一者的物理块的集合，且具有不多于一个来自所述平面中的特定一者的物理块。
在图6中所图解说明的实施例中，且如结合图3及图4所描述，出于执行操作(例如，编程操作及读取操作)的目的，一起寻址阵列内的相同块位置处的物理块。因而，在图6中所示的实施例中，将特定阵列内在与坏块647共同的块位置622处的无缺陷物理块强制为坏块649。举例来说，在阵列602-0中，平面1的在块位置BP2处的物理块为强制型坏块649，因为其与平面0的坏块647共享块位置BP2。
类似于结合图5所描述的实施例，图6中所图解说明的实施例包含两种类型的超级块(例如，类型1 645-1及类型2 645-2)。每一超级块为跨越多个阵列602-0、602-1、602-2、…、602-(K-1)的“N”个物理块的集合。在图6中所图解说明的实施例中，超级块内的每一物理块具有特定块编号624，例如，将跨越阵列602-0、602-1、602-2、…、602-(K-1)的超级块内的“N”个物理块编号为块0到块(N-1)。因而，在图6中所图解说明的实施例中，每一超级块(例如，645-1及645-2)为来自存储器阵列602-0、602-1、602-2、…、602-(K-1)中的每一者的总共N个物理块(例如，两个物理块(来自平面0及平面1中的每一者的一个物理块))的集合。
在图6中所图解说明的实施例中，第一类型的超级块(例如，645-1)中的每一者包含在至少两个不同存储器阵列的相同特定块位置622处的所有无缺陷物理块。也就是说，在指派给类型1的超级块(例如，645-1)的物理块的块位置622处不存在坏块647或强制型坏块649。
在图6中所图解说明的实施例中，在与坏块647相同的块位置622处的无缺陷物理块可用于指派给类型2的超级块(例如，645-2)。举例来说，将位于阵列602-0的平面0及平面1内的块位置BP3处(其中坏块647还位于(例如)阵列602-1的平面0内及阵列602-(K-1)的平面1内的BP3处)的无缺陷物理块指派给超级块645-2(例如)作为超级块645-2的块0及块1。还将位于阵列602-1的平面0及平面1内的块位置BP7处(其中坏块647还位于阵列602-0的平面1内的块位置BP7处)的无缺陷物理块指派给超级块645-2(例如)作为超级块645-2的块2及块3。另外，将位于阵列602-2的平面0及平面1内的块位置BP8处(其中坏块647还位于阵列602-(K-1)的平面0内的坏块位置BP8处)的无缺陷物理块指派给超级块645-2(例如)作为超级块645-2的块4及块5。并且，将位于阵列602-(K-1)的平面0及平面1内的块位置BP7处(其中坏块647还位于阵列602-0的平面1内的块位置BP7处)的无缺陷物理块指派给超级块645-2(例如)作为超级块645-2的块(N-2)及块(N-1)。
在一个或一个以上实施例中，存储器控制器(例如，图9中所描述的存储器控制器920)可包含经配置以防止将在与坏块647相同的块位置622处且在同一阵列内的无缺陷块指派给第二类型的超级块的控制电路。举例来说，如图6中所图解说明，将与坏块647共享共同块位置且在与坏块647相同的阵列中的物理块强制为坏块649，以便防止将其指派给类型2的超级块(例如，645-2)。
以图6中所图解说明的方式将N个物理块指派给超级块(例如，645-1或645-2)与结合图3及图4所描述的先前方法相比可提供经改善的块管理效率。举例来说，在图6中所图解说明的实施例中，LUT中的单个LBA到PBA映射条目可用于定位指派给类型1的超级块(例如，645-1)的物理块，因为对应于类型1的超级块的物理块共享共同块位置622。并且，与图4中所图解说明的实例中不同，与一个或一个以上坏块647共享共同块位置的无缺陷物理块可用于指派给类型2的超级块(例如，645-2)。
类似于图5的实施例，且如下文参照图8A到图8C进一步描述，单独LUT可用于针对类型2的超级块将LBA映射到PBA。与用于针对类型1的超级块将LBA映射到PBA的LUT相比，用于存储用于针对类型2的超级块将LBA映射到PBA的LUT的存储空间可较小。举例来说，由于可存在相对少数目(例如，2％到4％)的坏块647，因此，类型2的超级块的数目与类型1的超级块的数目相比可较小。
图7图解说明根据本发明的一个或一个以上实施例的存储器块管理。图7中所示的实施例包含若干个存储器阵列702-0、702-1、702-2、…、702-(K-1)。存储器阵列702-0、702-1、702-2、…、702-(K-1)可类似于例如图1中所示的阵列102及图2中所示的存储器阵列202-0及202-1的存储器阵列。存储器阵列702-0、702-1、702-2、…、702-(K-1)可为存储器单元(例如，下文结合图9所描述的存储器单元925)的一部分。作为一实例，阵列702-0、702-1、702-2、…、702-(K-1)中的一者或一者以上可来自不同存储器装置，例如，来自不同快闪存储器裸片或芯片。
如上文结合图2到图6所描述，阵列702-0、702-1、702-2、…、702-(K-1)每一者包含若干个物理存储器单元块，其中每一阵列的块组织成平面，例如，所示的平面0及平面1。如图7中所示的实施例中所图解说明，阵列702-0、702-1、702-2、…、702-(K-1)中的每一者内的物理块可具有与其相关联的块位置722。在此实例中，存在十五个块位置：BP0到BP14。块的块位置722可指示所述块在其相应平面内的物理位置。
在图7中所示的实施例中，每一存储器阵列702-0、702-1、702-2、…、702-(K-1)包含相同块位置722处的两个物理块(每平面一个物理块)。举例来说，阵列702-0、702-1、702-2、…、702-(K-1)中的每一者包含块位置BP0处的两个块，块位置BP1处的两个块等。在图7中所图解说明的实例中，将来自阵列702-0到702-(K-1)中的每一者的平面(平面0及平面1)组织为两个相应平面群组。
图7中所示的实施例包含与阵列702-0、702-1、702-2、…、702-(K-1)内的物理存储器块相关联的块状态。举例来说，如上文所描述，阵列702-0、702-1、702-2、…、702-(K-1)包含若干个坏块747(标记为BAD BLK)。在图7中所图解说明的实施例中，空白块表示无缺陷物理块，而阴影块表示指派给特定超级块的物理块。如上所述，超级块可为来自至少两个不同平面中的每一者的物理块的集合，且具有不多于一个来自所述平面中的特定一者的物理块。
除超级块每一者为跨越多个阵列702-0、702-1、702-2、…、702-(K-1)的与“N”个物理块不同的“N/2”个物理块的集合以外，图7中所图解说明的实施例类似于结合图5所描述的实施例。在图7中所图解说明的实例中，超级块内的每一物理块具有特定块编号724，例如，跨越阵列702-0、702-1、702-2、…、702-(K-1)将超级块内的“N/2”个物理块偶数编号或奇数编号为块0到块(N-1)。
因而，在此实施例中，每一超级块(例如，745-1A、745-1B及745-1C，745-2A、745-2B及745-2C)为来自存储器阵列702-0、702-1、702-2、…、702-(K-1)中的每一者的总共N/2个物理块(例如，来自平面0或平面1的一个物理块)的集合。
举例来说，类型1的超级块(例如，745-1A)包含位于阵列702-0到702-(K-1)中的每一者的平面0内的块位置BP0处的物理块。类型1的另一超级块(例如，745-1B)包含位于阵列702-0到702-(K-1)中的每一者的平面1内的块位置BP0处的物理块。类型1的又一超级块(例如，745-1C)包含位于阵列702-0到702-(K-1)中的每一者的平面1内的块位置BP2处的物理块。
类似于图5中所描述的实施例，如果跨越阵列702-0到702-(K-1)的特定块位置722处的物理块中的一者或一者以上为坏块747，那么将所述特定块位置722处的无缺陷块中的每一者指派给特定超级块(例如，745-2A)，其中将一个或一个以上替换物理块作为所述特定块位置处的一个或一个以上坏物理块747的替换指派给所述特定超级块(例如，745-2A)。在一个或一个以上实施例中，且如图7中所图解说明，替换物理块来自与其在特定超级块(例如，745-2A、745-2B或745-2C)中替换的坏物理块747相同的平面。在一个或一个以上实施例中，耦合到存储器阵列(例如，702-0到702-(K-1))的控制电路经配置以将特定块位置722处的坏物理块747映射到不同块位置处的替换物理块。因而，图7中所图解说明的实施例包含两种类型的超级块：745-1及745-2。
在图7中所图解说明的实施例中，将与一个或一个以上坏块747共享特定块位置722的无缺陷物理块指派给还包含指派给其的替换物理块的第二类型的超级块(例如，745-2A、745-2B或745-2C)。举例来说，如图7中所示，位于阵列702-0的平面0内的块位置BP2处的物理块为坏块747。因而，将替换块(例如，位于阵列702-0的平面0内的块位置BP12处的物理块)连同阵列702-1到702-(K-1)的平面0内的块位置BP2处的无缺陷块一起指派给超级块745-2A。也就是说，超级块745-2A的块编号块0为替换块。作为另一实例，块位置BP3处的物理块包含两个坏块747，例如，阵列702-1的平面0内的块及阵列702-(K-1)的平面1内的块。因而，超级块745-2B的块编号块2及超级块745-2C的块编号块(N-1)为替换块，例如，将位于阵列702-1的平面0内的块位置BP12处的物理块及位于阵列702-(K-1)的平面1内的块位置BP12处的物理块作为块位置BP3处的相应坏块747的替换块分别指派给超级块745-2B及745-2C。
因而，在图7中所图解说明的实施例中，将物理块指派给第一类型的超级块(例如，745-1A、745-1B及745-1C)，使得对应于特定超级块的物理块每一者在相同相应块位置722处。也就是说，特定超级块的N/2个物理块中的每一者共享相同块位置722。将物理块指派给第二类型的超级块(例如，745-2A、745-2B及745-2C)，使得第二类型的特定超级块的N/2个物理块中的至少一者在不同块位置722处。也就是说，指派给第二类型的特定超级块的替换物理块在不同于指派给第二类型的特定超级块的无缺陷块的块位置722处。
在一个或一个以上实施例中，且如图5的实施例中所描述，存储器控制器(例如，结合图9所描述的存储器控制器920)可包含经配置以指派每一平面(例如，平面0及平面1)内的特定数目个物理块以用于替换所述平面内的坏物理块747的控制电路。举例来说，在图7中所图解说明的实施例中，阵列702-0到702-(K-1)包含经指派以用于重新映射的一部分733。在此实施例中，块位置BP12、BP13及BP14处的物理块中的每一者经指派以用于替换相应坏块747且可被指派到类型2的特定超级块(例如，745-2A、745-2B或745-2C)。
以图7中所图解说明的方式将N/2个物理块指派给超级块(例如，745-1A、745-1B、745-1C、745-2A、745-2B或745-2C)与结合图3及图4所描述的先前方法相比可提供经改善的块管理效率。举例来说，在图7中所图解说明的实施例中，LUT中的单个LBA到PBA映射条目可用于定位指派给类型1的超级块(例如，745-1A、745-1B或745-1C)的物理块，因为对应于类型1的超级块的物理块共享共同块位置722。并且，与图4中所图解说明的实例中不同，可将与一个或一个以上坏块747共享共同块位置的无缺陷物理块指派给类型2的超级块(例如，745-2A、745-2B或745-2C)，此可减少与强制型坏块相关联的低效率。
如下文结合图8A到图8C进一步描述，单独LUT可用于针对类型2的超级块将LBA映射到PBA。与用于针对类型1的超级块将LBA映射到PBA的LUT相比，用于存储用于针对类型2的超级块将LBA映射到PBA的LUT的存储空间可较小。举例来说，由于可存在相对少数目(例如，2％到4％)的坏块747，因此，类型2的超级块的数目与类型1的超级块的数目相比可较小。
图8A、图8B及图8C图解说明具有可根据本发明的一个或一个以上实施例使用的映射信息的表。所属领域的技术人员应了解，一个或一个以上LBA可由与特定操作(例如，编程、读取、擦除等)相关联的存储器控制器接收。查找表(LUT)包含逻辑块地址(LBA)到物理块地址(PBA)映射，所述映射可基于所接收的LBA提供指派给特定超级块的物理块的物理位置。
图8A图解说明包含对应于不同类型(例如，本文中结合图5、图6及图7所描述的类型1及类型2)的超级块的LBA到PBA映射的实例性LUT 842。在图8A中所图解说明的实例中，指示符“P”表示与超级块相关联的多个存储器阵列内每平面的物理块的总数目。指示符“M”表示多个存储器阵列内每平面的有缺陷块的最高数目。如上文所描述，数目“M”可由制造商提供，举例来说，作为在特定存储器阵列的寿命内每平面有缺陷块的预期最大数目。因此，“P-M”表示每平面的可用物理块的总数目且因而可存在“P-M”个超级块。“P-M”个超级块中的大部分将为类型1的超级块(例如，分别结合图5及图6所描述的545-1或645-1)，因为每平面存在相对少量(例如，2％到4％)的坏块。
因而，在图8A中所图解说明的实例中，表842包含对应于若干个超级LBA(标记为所示的超级LBA 0到超级LBA(P-M-1))的“P-M”个条目。在此实例中，表842为单个条目表，例如，每一超级LBA对应于单个条目。条目850-0、850-1、850-2及850-3表示对应于类型1的超级块的条目。也就是说，由于指派给类型1的超级块的物理块中的每一者共享共同块位置(例如，图5/6中所示的522/622)，因此可使用单个条目来确定指派给类型1的特定超级块的所有物理块的物理位置。
在实例性表842中，条目852表示对应于类型2的超级块(例如，结合图5、图6及图7所描述的具有一个或一个以上指派给其的具有不同块位置的物理块的超级块)的条目。由于指派给类型2的超级块的物理块跨越多个阵列可具有各种块位置，因此，与条目850-1、850-2、850-2及850-3不同，条目852不包含直接LBA到PBA映射。相反，条目852包含对不同表(例如，表860)的指示，所述表包含针对类型2的超级块的LBA到PBA映射。
作为一实例，考虑接收特定超级LBA的存储器控制器。可首先基于特定超级LBA搜索单个条目表(例如，842)如果确定表842内的对应于特定LBA的条目为对应于与类型2的超级块相关联的PBA的条目(例如，852)，那么可搜索表(例如，表860)以确定指示指派给特定类型2超级块的物理块的物理位置的适当映射信息。也就是说，表860可包含对应于特定类型2超级块的物理块集合中的每一物理块的PBA。图8B及图8C中图解说明含有针对类型2的超级块的LBA到PBA映射的类型2表(例如，表860)的实例。
图8B及图8C图解说明每一者包含对应于类型2的超级块的LBA到PBA映射的实例性LUT 844-1及LUT 844-2。表844-1及表844-2可为响应于表(例如，图8A中所示的表842)内的指示而搜索的表(例如，表860)。
在图8B中所图解说明的实例中，LUT 844-1包含(MxN)个条目，其中“M”表示多个存储器阵列内每平面的预期有缺陷块的最高数目，且“N”表示每超级块的物理块的数目。作为一实例，条目862-0、862-1、…、862-(N-1)中的每一者包含对应于指派给特定类型2超级块(例如，结合图5的实施例所描述的545-2A或545-2B)的特定物理块的LBA到PBA映射信息。
在图8C中所图解说明的实例中，LUT 844-2包含[Mx(N/2)]个条目，其中“M”表示多个存储器阵列内每平面的预期有缺陷块的最高数目，且“N”表示每超级块的物理块的数目。作为一实例，条目864-0、864-1、…、864-[(N-1)/2]中的每一者包含对应于指派给特定类型2超级块(例如，结合图6的实施例所描述的645-2)的特定物理块对(来自特定阵列的平面0及平面1)的LBA到PBA映射信息。
所属领域的技术人员应了解，一些存储器系统经配置以使得同时对特定阵列的两个平面内的物理块执行操作。在此些例项中，可将相同阵列内与坏块共享共同块位置的物理块强制为不可由系统使用。举例来说，如图6中所示的实施例中所图解说明，与坏块647共享块位置622且在与坏块647相同的阵列中的物理块变为强制型坏块649。因而，图8C的表844-2可在存储器系统(例如，图9中所示的900)经配置以同时对多个存储器阵列的两个平面内的物理块执行操作时具有图8B的表844-1一半多的条目。
图9是根据本发明的一个或一个以上实施例的电子存储器系统900的功能框图。在一个或一个以上实施例中，系统900为固态驱动器(SSD)，例如，快闪SSD。也就是说，图9的实施例可图解说明固态驱动器900的一个实施例的组件及架构。在图9中所图解说明的实施例中，系统900包含控制器920、主机接口924、阵列接口926及固态存储器单元925。
在图9中所图解说明的实施例中，存储器单元925包含若干个存储器装置930-0、930-1、…、930-D。作为一实例，所述存储器装置可为例如快闪存储器(例如，NAND快闪或NOR快闪装置)的非易失性存储器装置以及其它装置。存储器装置930-0、930-1、…、930-D可为例如结合图2所描述的存储器装置230-0、230-1、230-2及230-3的存储器装置。在一个或一个以上实施例中，且如图9中所图解说明，存储器装置930-0、930-1、…、930-D中的每一者包含若干个存储器阵列902-0、902-1、902-3、…、902-(K-1)。存储器阵列902-0、902-1、902-3、…、902-(K-1)可为例如结合图5、图6及图7所描述的存储器阵列的阵列。举例来说，存储器阵列902-0、902-1、902-3、…、902-(K-1)中的每一者可包含多个物理存储器单元块。在一个或一个以上实施例中，存储器阵列902-0、902-1、902-3、…、902-(K-1)中的每一者可表示单个裸片，且存储器装置930-0、930-1、…、930-D中的每一者可表示每芯片具有多个裸片的存储器芯片。
在一个或一个以上实施例中，可将存储器单元925组织成跨越存储器阵列的多个平面群组，其中每一群组为来自不同存储器装置的至少两个平面的集合。如上文结合图2所描述，所述群组可具有与其相关联的若干个超级块，其中所述超级块为来自所述群组的至少两个平面中的每一者的物理块的集合。在各种实施例中，所述群组的至少两个平面可位于至少两个不同存储器阵列上。
如图9中所图解说明，存储器单元925可经由阵列接口926耦合到控制器920。阵列接口926可用于在存储器单元925与控制器920之间传送信息。控制器920可经由主机接口924耦合到存储器存取装置(例如，主机装置的处理器(未展示))。主机装置可包含计算装置，例如，个人计算机(PC)、膝上型计算机、数码相机或蜂窝式电话以及各种其它计算装置。作为一实例，当存储器单元925如图9中所图解说明用于计算装置中的数据存储时，主机接口924可为串行先进技术附件(SATA)以及其它接口，例如，控制器920可为SATA控制器或USB控制器以及其它控制器。也就是说，实施例并不限于特定类型的控制器920及/或主机接口924。
在一个或一个以上实施例中，且如图9中所图解说明，控制器920包含控制电路922。控制电路922可包含处理器923、空间管理器927、存储器929(例如，RAM)以及用于存储器系统900的操作的其它控制电路(未展示)。在一个或一个以上实施例中，控制器920用于将数据写入到存储器单元925且从存储器单元925读取数据。
在一个或一个以上实施例中，控制器920可经由主机接口924从主机装置接收逻辑块地址(LBA)931。控制电路922可经配置以搜索一个或一个以上查找表(例如，表842、844-1及844-2)以确定指派给特定超级块的物理块的物理位置。
在各种实施例中，且如上文所描述，控制电路922可经配置以选择性地将物理块指派给第一类型的超级块或第二类型的超级块，其中所述超级块为来自至少两个不同平面中的每一者的物理块的集合。在各种实施例中，所述至少两个不同平面可来自不同存储器阵列。控制电路922可经配置以将物理块指派给如(举例来说)图5、图6及图7中所描述的特定超级块。
结论
本发明包含用于存储器系统中的存储器块管理的方法及装置。本发明的实施例与先前方法相比可改善存储器块管理的效率。本发明的一个或一个以上实施例包含一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块。一个或一个以上实施例包含确定所述平面内的有缺陷物理块。在特定块位置处的所述物理块中无一物理块被确定为有缺陷的情况下，一个或一个以上实施例包含将所述特定块位置处的所述物理块指派给超级块，且在特定块位置处的所述物理块中的一者或一者以上被确定为有缺陷的情况下，一个或一个以上实施例包含：将所述特定块位置处未被确定为有缺陷的物理块指派给超级块；及针对所述特定块位置处被确定为有缺陷的所述一个或一个以上物理块中的每一者给所述超级块指派相应替换物理块。在一个或一个以上实施例中，所述相应替换物理块选自所述平面中包含被确定为有缺陷的所述相应物理块的相应一者内的若干个物理块。
本发明的一个或一个以上实施例包含确定具有与其相关联的多个平面群组的存储器单元内的有缺陷物理块，每一群组包含组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块。实施例可包含将来自相应群组的至少两个平面中的每一者的块的集合指派给相应超级块。超级块可包含：在相应群组的至少两个平面中的每一者内具有相同特定位置编号的所有无缺陷块的集合；及针对具有与所述无缺陷块相同的特定位置编号的每一有缺陷块的替换块。所述替换块可选自每一平面内经指派以用于替换所述相应平面内的有缺陷块的块群组。
虽然本文中已图解说明及描述了具体实施例，但所属领域的技术人员应了解，可用目的在于实现相同结果的布置来替代所示的具体实施例。本发明打算涵盖本发明的一个或一个以上实施例的修改形式或变化形式。
应理解，以上说明是以说明性方式而非限定性方式作出。在审阅以上说明之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的一个或一个以上实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参照所附权利要求书连同授权此权利要求书的等效内容的整个范围来确定本发明的一个或一个以上实施例的范围。
在前述实施方式中，出于简化本发明的目的，将一些特征一起集合于单个实施例中。不应将本发明的此方法解释为反映本发明的所揭示实施例必须使用比明确陈述于每一权利要求中更多的特征的意图。
而是，如以上权利要求书反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，以上权利要求书由此并入到实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (30)

1.一种存储器控制器，其包括：
控制电路，其耦合到一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块，且其中所述控制电路经配置以：
确定所述平面内的有缺陷物理块；
在特定块位置处的所述物理块中无一物理块被确定为有缺陷的情况下，将所述特定块位置处的所述物理块指派给超级块；及
在特定块位置处的所述物理块中的一者或一者以上被确定为有缺陷的情况下：
将所述特定块位置处未被确定为有缺陷的所述物理块指派给超级块；且
针对所述特定块位置处被确定为有缺陷的所述一个或一个以上物理块中的每一者给所述超级块指派相应替换物理块；其中所述相应替换物理块选自所述平面中包含被确定为有缺陷的所述相应物理块的相应一者内的某一数目的物理块。
2.根据权利要求1所述的存储器控制器，其中：
所述特定块位置处被确定为有缺陷的所述物理块中的至少一者为生长型有缺陷物理块；且
所述控制电路经配置以针对所述特定块位置处被确定为生长型有缺陷物理块的所述至少一个物理块中的每一者给所述超级块动态地指派相应替换物理块。
3.根据权利要求1到2中任一权利要求所述的存储器控制器，其中所述控制电路经配置以确定所述物理块数目。
4.根据权利要求3所述的存储器控制器，其中所述物理块数目是至少部分地基于每平面有缺陷块的最高预期数目而确定的。
5.根据权利要求3所述的存储器控制器，其中所述物理块数目不超过每平面有缺陷块的最高预期数目。
6.根据权利要求1到2中任一权利要求所述的存储器控制器，其中所述控制电路经配置以将被确定为有缺陷的物理块映射到不同于被确定为有缺陷的所述物理块的块位置处的替换块。
7.根据权利要求1到2中任一权利要求所述的存储器控制器，其中所述控制电路经配置以针对在与被确定为有缺陷的物理块特定相同的阵列内且在与被确定为有缺陷的物理块相同的特定块位置处的每一物理块，将原本无缺陷的物理块视为有缺陷块。
8.一种存储器控制器，其包括：
控制电路，其耦合到一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块，且其中所述控制电路经配置以：
将所述物理块中的至少一些物理块选择性地指派给第一类型的超级块及第二类型的超级块中的一者；
其中所述第一类型的超级块仅包含跨越所述至少两个平面的相应相同块位置处的物理块；且
其中所述第二类型的超级块包含跨越所述至少两个平面的相应相同块位置处尚未被确定为有缺陷的若干物理块及不同块位置处替换所述特定块位置处被确定为有缺陷的至少一个物理块的至少一个物理块。
9.根据权利要求8所述的存储器控制器，其中所述控制电路经配置以存取表，所述表包含：
每一者具有对应于所述第一类型的相应超级块的映射信息的若干个条目；及
每一者具有对不同表的指示的若干个条目，所述不同表具有对应于所述第二类型的相应超级块的映射信息。
10.根据权利要求9所述的存储器控制器，其中所述控制电路经配置以基于特定逻辑超级块地址搜索所述不同表以确定所述第二类型的特定超级块的物理超级块地址。
11.根据权利要求10所述的存储器控制器，其中所述不同表包含指派给所述第二类型的所述特定超级块的每一物理块的物理块地址。
12.根据权利要求10所述的存储器控制器，其中存储器单元包含多个快闪存储器装置，其中每一快闪存储器装置包含至少一个存储器阵列，且其中所述至少两个平面来自至少两个不同存储器阵列且被组织成若干个群组中的一者。
13.根据权利要求8到12中任一权利要求所述的存储器控制器，其中所述块位置指示所述物理块在其相应平面内的物理位置。
14.一种存储器控制器，其包括：
控制电路，其耦合到一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块，且其中所述控制电路经配置以：
将所述物理块中的至少一些物理块选择性地指派给第一类型的超级块及第二类型的超级块中的一者，每一类型的超级块包含不多于一个来自特定平面的物理块；
其中所述第一类型的超级块仅包含跨越所述至少两个平面的特定块位置处的物理块；及
确定所述至少两个平面内的物理块是否有缺陷；且
其中将在被确定为有缺陷的物理块的块位置处且尚未被确定为有缺陷的物理块指派给所述第二类型的超级块。
15.根据权利要求14所述的存储器控制器，其中所述控制电路经配置以防止将在被确定为有缺陷的块的所述块位置处且在与被确定为有缺陷的块相同的阵列中的尚未被确定为有缺陷的块指派给所述第二类型的超级块。
16.根据权利要求14所述的存储器控制器，其中所述第二类型的所述超级块中的一者或一者以上包含相同块位置处的至少两个块。
17.根据权利要求14所述的存储器控制器，其中所述第二类型的所述超级块中的一者或一者以上包含相同块位置处的至少三个块。
18.根据权利要求14到17中任一权利要求所述的存储器控制器，其中所述一个或一个以上存储器装置形成快闪固态驱动器的一部分。
19.根据权利要求14到17中任一权利要求所述的存储器控制器，其中对应于超级块的所述物理块可大致同时擦除。
20.根据权利要求14到17中任一权利要求所述的存储器控制器，其中所述第一及第二类型的超级块每一者包含相同数目个物理块。
21.一种存储器控制器，其包括：
控制电路，其耦合到一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块，且其中所述控制电路经配置以：
确定所述至少两个平面内的物理块是否有缺陷；
将所述物理块中的至少一些物理块选择性地指派给所述超级块中的相应一者，
其中所述超级块中的每一者具有不多于一个来自特定平面的物理块；且
其中所述超级块中的至少一者包含：
在跨越所述至少两个平面的特定块位置处的尚未被确定为有缺陷的所述物理块；及
针对所述特定块位置处已被确定为有缺陷的物理块的替换块，所述替换物理块选自在与被确定为有缺陷的所述物理块相同的平面内的经指派物理块群组。
22.一种用于存储器系统中的块管理的方法，所述方法包括：
确定存储器单元内的有缺陷物理块，所述存储器单元具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块；及
将来自所述至少两个平面中的每一者的物理块指派给所述超级块中的相应一者；
其中所述超级块中的每一者包含：
在所述至少两个平面的相应相同块位置处尚未被确定为有缺陷的物理块；及
在所述相应相同块位置处的物理块被确定为有缺陷的情况下，针对被确定为有缺陷的所述物理块的替换块，所述替换物理块选自在与被确定为有缺陷的所述物理块相同的平面内的物理块。
23.根据权利要求22所述的方法，其包含指派每一平面内的若干个物理块以用于替换所述平面内已被确定为有缺陷的物理块。
24.根据权利要求22到23中任一权利要求所述的方法，其包含将被确定为有缺陷的所述物理块映射到所述替换物理块。
25.一种用于存储器系统中的块管理的方法，所述方法包括：
将物理块指派给与存储器单元相关联的第一类型的超级块，所述存储器单元具有至少两个不同的物理块平面，其中每一超级块包含来自所述至少两个不同平面中的每一者的物理块；
将物理块指派给与所述存储器单元相关联的第二类型的超级块；
其中所述第一类型的超级块中的每一者仅包含跨越所述至少两个不同平面的相应块位置处的物理块；且
其中所述第二类型的超级块中的每一者包含跨越所述至少两个不同平面的相应块位置处的物理块及不同块位置处的物理块，所述不同块位置处的所述物理块替换所述相应块位置处已被确定为有缺陷的物理块。
26.根据权利要求25所述的方法，其包含防止将在与被确定为有缺陷的块相同的块位置处且在与被确定为有缺陷的块相同的阵列中的物理块指派给所述第二类型的超级块。
27.根据权利要求25到26中任一权利要求所述的方法，其包含搜索表，所述表包含：
每一者具有对应于所述第一类型的相应超级块的映射信息的若干个条目；及
每一者具有对不同表的指示的若干个条目，所述不同表具有对应于所述第二类型的相应超级块的映射信息。
28.根据权利要求27所述的方法，其包含搜索所述不同表以基于特定逻辑超级块地址确定所述第二类型的特定超级块的物理超级块地址。
29.一种存储器控制器，其包括：
控制电路，其耦合到一个或一个以上存储器装置，所述一个或一个以上存储器装置具有组织成超级块的至少两个物理块平面，其中每一超级块包含来自所述至少两个平面中的每一者的物理块，且其中所述控制电路经配置以：
确定所述平面内的有缺陷物理块，所述有缺陷物理块包含原始型有缺陷块以及生长型有缺陷块；
在特定块位置处的所述物理块中无一物理块被确定为有缺陷的情况下，将所述特定块位置处的所述物理块指派给超级块；及
在特定块位置处的所述物理块中的一者或一者以上被确定为有缺陷的情况下：
将所述特定块位置处未被确定为有缺陷的所述物理块指派给超级块；且
针对所述特定块位置处被确定为有缺陷的所述一个或一个以上物理块中的每一者给所述超级块指派相应替换物理块；其中所述相应替换物理块选自所述平面中包含被确定为有缺陷的所述相应物理块的相应一者内的经指派数目的物理块。
30.根据权利要求29所述的存储器控制器，其中所述控制电路经配置以：
在当前指派给特定超级块的所述物理块中的一者或一者以上变为生长型有缺陷块的情况下，
为来自所述平面中的所述相应一者内的所述经指派数目的物理块的所述生长型有缺陷块指派替换块。
CN201080010244.8A 2009-03-04 2010-02-24 存储器块管理 Active CN102341792B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/397,396 2009-03-04
US12/397,396 US8095765B2 (en) 2009-03-04 2009-03-04 Memory block management
PCT/US2010/000540 WO2010101609A2 (en) 2009-03-04 2010-02-24 Memory block management

Publications (2)

Publication Number Publication Date
CN102341792A true CN102341792A (zh) 2012-02-01
CN102341792B CN102341792B (zh) 2014-05-07

Family

ID=42679255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080010244.8A Active CN102341792B (zh) 2009-03-04 2010-02-24 存储器块管理

Country Status (7)

Country Link
US (2) US8095765B2 (zh)
EP (1) EP2404240B1 (zh)
JP (1) JP2012519900A (zh)
KR (1) KR101327693B1 (zh)
CN (1) CN102341792B (zh)
TW (1) TWI424315B (zh)
WO (1) WO2010101609A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797882A (zh) * 2016-09-05 2018-03-13 爱思开海力士有限公司 存储器系统及其操作方法
CN109117319A (zh) * 2017-06-23 2019-01-01 爱思开海力士有限公司 存储器系统及其操作方法
CN109144408A (zh) * 2017-06-19 2019-01-04 爱思开海力士有限公司 存储器系统及其操作方法
CN109426447A (zh) * 2017-08-28 2019-03-05 慧荣科技股份有限公司 用以优化数据储存装置的数据储存方法及其数据储存装置
WO2019113821A1 (en) * 2017-12-13 2019-06-20 Micron Technology, Inc. Variable width superblock addressing
CN109933467A (zh) * 2017-12-18 2019-06-25 爱思开海力士有限公司 存储器系统及其操作方法
CN111124273A (zh) * 2018-10-31 2020-05-08 爱思开海力士有限公司 数据存储装置及数据存储装置的操作方法
WO2020151002A1 (zh) * 2019-01-25 2020-07-30 华为技术有限公司 数据修复方法和装置
CN111684527A (zh) * 2017-12-29 2020-09-18 美光科技公司 管理nand装置中的部分超级块
CN113485641A (zh) * 2021-06-29 2021-10-08 成都忆芯科技有限公司 处理io命令的方法及其控制部件
CN116400869A (zh) * 2023-06-06 2023-07-07 深圳大普微电子科技有限公司 闪存设备的坏块替换方法、闪存设备控制器及闪存设备

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399549B1 (ko) * 2007-09-04 2014-05-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 블록 관리 방법
US8095765B2 (en) * 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
US20110035540A1 (en) * 2009-08-10 2011-02-10 Adtron, Inc. Flash blade system architecture and method
US9026767B2 (en) 2009-12-23 2015-05-05 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
KR20120003283A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 데이터 저장 장치 및 그것의 배드 블록 관리 방법
US8966209B2 (en) * 2010-08-23 2015-02-24 Apple Inc. Efficient allocation policies for a system having non-volatile memory
TWI420308B (zh) * 2010-10-13 2013-12-21 Phison Electronics Corp 區塊管理方法、記憶體控制器與記憶體儲存裝置
US8909851B2 (en) 2011-02-08 2014-12-09 SMART Storage Systems, Inc. Storage control system with change logging mechanism and method of operation thereof
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US20150220432A1 (en) * 2011-09-28 2015-08-06 Mediatek Inc. Method and apparatus for managing at least one non-volatile memory
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9298252B2 (en) 2012-04-17 2016-03-29 SMART Storage Systems, Inc. Storage control system with power down mechanism and method of operation thereof
US8949689B2 (en) 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9418700B2 (en) * 2012-06-29 2016-08-16 Intel Corporation Bad block management mechanism
US9177652B2 (en) * 2012-07-30 2015-11-03 Empire Technology Development Llc Bad block compensation for solid state storage devices
US9032244B2 (en) * 2012-11-16 2015-05-12 Microsoft Technology Licensing, Llc Memory segment remapping to address fragmentation
US9671962B2 (en) 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
KR102225989B1 (ko) 2014-03-04 2021-03-10 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
US9443616B2 (en) * 2014-04-02 2016-09-13 Seagate Technology Llc Bad memory unit detection in a solid state drive
KR102289919B1 (ko) 2014-04-15 2021-08-12 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치, 스토리지 시스템 및 상기 스토리지 컨트롤러의 동작 방법
KR102415385B1 (ko) 2015-07-22 2022-07-01 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
US9766814B2 (en) * 2015-08-10 2017-09-19 Intel Corporation Method and apparatus for defect management in a non-volatile memory device
US10126970B2 (en) * 2015-12-11 2018-11-13 Sandisk Technologies Llc Paired metablocks in non-volatile storage device
TWI596477B (zh) * 2015-12-18 2017-08-21 群聯電子股份有限公司 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
US10331569B2 (en) 2016-01-05 2019-06-25 Friday Harbor Llc Packet router buffer management
KR102529696B1 (ko) * 2016-07-14 2023-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102653401B1 (ko) * 2016-07-18 2024-04-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10340010B2 (en) * 2016-08-16 2019-07-02 Silicon Storage Technology, Inc. Method and apparatus for configuring array columns and rows for accessing flash memory cells
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10223022B2 (en) * 2017-01-27 2019-03-05 Western Digital Technologies, Inc. System and method for implementing super word line zones in a memory device
KR102409760B1 (ko) * 2017-03-17 2022-06-17 에스케이하이닉스 주식회사 메모리 시스템
US10977182B2 (en) * 2017-12-01 2021-04-13 Micron Technology, Inc. Logical block mapping based on an offset
US11436154B2 (en) 2017-12-01 2022-09-06 Micron Technology, Inc. Logical block mapping based on an offset
US10387243B2 (en) 2017-12-08 2019-08-20 Macronix International Co., Ltd. Managing data arrangement in a super block
US10445230B2 (en) 2017-12-08 2019-10-15 Macronix International Co., Ltd. Managing block arrangement of super blocks
KR20190075557A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10949113B2 (en) 2018-01-10 2021-03-16 SK Hynix Inc. Retention aware block mapping in flash-based solid state drives
KR20190086174A (ko) * 2018-01-12 2019-07-22 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10831596B2 (en) 2018-01-22 2020-11-10 Micron Technology, Inc. Enhanced error correcting code capability using variable logical to physical associations of a data block
KR102559528B1 (ko) 2018-03-20 2023-07-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102524432B1 (ko) * 2018-04-09 2023-04-24 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102530369B1 (ko) * 2018-04-23 2023-05-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
TWI661299B (zh) * 2018-04-30 2019-06-01 大陸商深圳大心電子科技有限公司 記憶體管理方法以及儲存控制器
CN110471612B (zh) * 2018-05-09 2022-09-16 深圳大心电子科技有限公司 存储器管理方法以及存储控制器
CN110489051A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置及系统信息的编程方法
JP7077151B2 (ja) 2018-06-06 2022-05-30 キオクシア株式会社 メモリシステム
KR102583726B1 (ko) * 2018-06-27 2023-10-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102611566B1 (ko) * 2018-07-06 2023-12-07 삼성전자주식회사 솔리드 스테이트 드라이브 및 그의 메모리 할당 방법
US20210333999A1 (en) * 2018-08-30 2021-10-28 SK Hynix Inc. Data storage device, operation method thereof and storage system having the same
CN111161781A (zh) 2018-11-07 2020-05-15 爱思开海力士有限公司 用于处理编程错误的存储器系统及其方法
WO2020142431A1 (en) * 2019-01-02 2020-07-09 Formulus Black Corporation Systems and methods for memory failure prevention, management, and mitigation
KR20200085513A (ko) 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
CN110109627A (zh) * 2019-05-21 2019-08-09 深圳市时创意电子有限公司 一种有效提升Nand闪存设备生产足容率的方法
KR20210003625A (ko) 2019-07-02 2021-01-12 에스케이하이닉스 주식회사 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102653235B1 (ko) 2019-10-16 2024-04-01 에스케이하이닉스 주식회사 메모리 블록을 효율적으로 관리할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210099943A (ko) 2020-02-05 2021-08-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11640259B2 (en) * 2020-05-21 2023-05-02 Western Digital Technologies, Inc. Use of surplus erase block pairs in super block formation
KR20220036468A (ko) * 2020-09-16 2022-03-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20220096013A (ko) * 2020-12-30 2022-07-07 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
JP2023001573A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 メモリシステムおよび制御方法
JP2023044518A (ja) 2021-09-17 2023-03-30 キオクシア株式会社 メモリシステムおよび方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040268084A1 (en) * 2003-06-30 2004-12-30 Steve Longerbeam Protected RAM filesystem
CN1930635A (zh) * 2003-12-30 2007-03-14 桑迪士克股份有限公司 对多个区块进行适应性确定群组以成为多个多区块单元
US20080052446A1 (en) * 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
CN101329641A (zh) * 2008-06-11 2008-12-24 华中科技大学 一种磁盘阵列的数据重建方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034897A (en) * 1999-04-01 2000-03-07 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6076137A (en) * 1997-12-11 2000-06-13 Lexar Media, Inc. Method and apparatus for storing location identification information within non-volatile memory devices
AU4061700A (en) * 1999-04-01 2000-10-23 Lexar Media, Inc. Space management for managing high capacity nonvolatile memory
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7365001B2 (en) * 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
US6949457B1 (en) * 2004-01-21 2005-09-27 Kla-Tencor Technologies Corporation Barrier enhancement
KR100608592B1 (ko) * 2004-01-27 2006-08-03 삼성전자주식회사 플래시 메모리의 데이터 관리 장치 및 방법
US7259463B2 (en) * 2004-12-03 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene interconnect structure with cap layer
DE102005046975A1 (de) * 2005-09-30 2007-04-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
JP4171749B2 (ja) * 2006-04-17 2008-10-29 Ｔｄｋ株式会社 メモリコントローラおよびフラッシュメモリシステム
US7424587B2 (en) * 2006-05-23 2008-09-09 Dataram, Inc. Methods for managing data writes and reads to a hybrid solid-state disk drive
US20080155175A1 (en) * 2006-12-26 2008-06-26 Sinclair Alan W Host System That Manages a LBA Interface With Flash Memory
US7613060B2 (en) * 2007-05-21 2009-11-03 Micron Technology, Inc. Methods, circuits, and systems to select memory regions
US8095765B2 (en) * 2009-03-04 2012-01-10 Micron Technology, Inc. Memory block management
US8860695B2 (en) * 2011-08-05 2014-10-14 Pixart Imaging Inc. Optical touch system and electronic apparatus including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040268084A1 (en) * 2003-06-30 2004-12-30 Steve Longerbeam Protected RAM filesystem
CN1930635A (zh) * 2003-12-30 2007-03-14 桑迪士克股份有限公司 对多个区块进行适应性确定群组以成为多个多区块单元
US20080052446A1 (en) * 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
CN101329641A (zh) * 2008-06-11 2008-12-24 华中科技大学 一种磁盘阵列的数据重建方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107797882A (zh) * 2016-09-05 2018-03-13 爱思开海力士有限公司 存储器系统及其操作方法
CN109144408B (zh) * 2017-06-19 2021-05-18 爱思开海力士有限公司 存储器系统及其操作方法
CN109144408A (zh) * 2017-06-19 2019-01-04 爱思开海力士有限公司 存储器系统及其操作方法
CN109117319A (zh) * 2017-06-23 2019-01-01 爱思开海力士有限公司 存储器系统及其操作方法
CN109117319B (zh) * 2017-06-23 2022-03-29 爱思开海力士有限公司 存储器系统及其操作方法
CN109426447A (zh) * 2017-08-28 2019-03-05 慧荣科技股份有限公司 用以优化数据储存装置的数据储存方法及其数据储存装置
CN109426447B (zh) * 2017-08-28 2021-11-16 慧荣科技股份有限公司 用以优化数据储存装置的数据储存方法及其数据储存装置
KR20200096614A (ko) * 2017-12-13 2020-08-12 마이크론 테크놀로지, 인크. 가변 폭 수퍼 블록 어드레싱
US11740819B2 (en) 2017-12-13 2023-08-29 Micron Technology, Inc. Variable width superblock addressing
CN112055850A (zh) * 2017-12-13 2020-12-08 美光科技公司 可变宽度超级块寻址
CN112055850B (zh) * 2017-12-13 2024-04-23 美光科技公司 Nand装置及相关方法和机器可读媒体
US11132136B2 (en) 2017-12-13 2021-09-28 Micron Technology, Inc. Variable width superblock addressing
WO2019113821A1 (en) * 2017-12-13 2019-06-20 Micron Technology, Inc. Variable width superblock addressing
KR102492729B1 (ko) 2017-12-13 2023-01-27 마이크론 테크놀로지, 인크. 가변 폭 수퍼 블록 어드레싱
CN109933467A (zh) * 2017-12-18 2019-06-25 爱思开海力士有限公司 存储器系统及其操作方法
CN109933467B (zh) * 2017-12-18 2023-02-28 爱思开海力士有限公司 存储器系统及其操作方法
CN111684527A (zh) * 2017-12-29 2020-09-18 美光科技公司 管理nand装置中的部分超级块
CN111684527B (zh) * 2017-12-29 2023-11-10 美光科技公司 Nand装置及相关方法和机器可读介质
CN111124273A (zh) * 2018-10-31 2020-05-08 爱思开海力士有限公司 数据存储装置及数据存储装置的操作方法
CN111124273B (zh) * 2018-10-31 2023-08-01 爱思开海力士有限公司 数据存储装置及数据存储装置的操作方法
WO2020151002A1 (zh) * 2019-01-25 2020-07-30 华为技术有限公司 数据修复方法和装置
CN113485641A (zh) * 2021-06-29 2021-10-08 成都忆芯科技有限公司 处理io命令的方法及其控制部件
CN113485641B (zh) * 2021-06-29 2024-04-16 成都忆芯科技有限公司 处理io命令的方法及其控制部件
CN116400869A (zh) * 2023-06-06 2023-07-07 深圳大普微电子科技有限公司 闪存设备的坏块替换方法、闪存设备控制器及闪存设备
CN116400869B (zh) * 2023-06-06 2023-09-29 深圳大普微电子科技有限公司 闪存设备的坏块替换方法、闪存设备控制器及闪存设备

Also Published As

Publication number Publication date
WO2010101609A3 (en) 2010-11-25
KR101327693B1 (ko) 2013-11-11
US8312245B2 (en) 2012-11-13
US20100228940A1 (en) 2010-09-09
EP2404240A4 (en) 2012-09-05
US20120124304A1 (en) 2012-05-17
EP2404240B1 (en) 2018-07-18
TWI424315B (zh) 2014-01-21
CN102341792B (zh) 2014-05-07
KR20110127729A (ko) 2011-11-25
EP2404240A2 (en) 2012-01-11
TW201040721A (en) 2010-11-16
JP2012519900A (ja) 2012-08-30
US8095765B2 (en) 2012-01-10
WO2010101609A2 (en) 2010-09-10

Similar Documents

Publication Publication Date Title
CN102341792B (zh) 存储器块管理
CN102341793B (zh) 存储器块选择
EP1700313B1 (en) Adaptive deterministic grouping of blocks into multi-block units
CN102272745B (zh) 存储器系统控制器
US8583860B2 (en) Block management method for flash memory and controller and storage system using the same
CN101593156B (zh) 多种存储器的管理方法、系统及控制器
US20110004723A1 (en) Data writing method for flash memory and control circuit and storage system using the same
CN104102585A (zh) 映射信息记录方法、存储器控制器与存储器储存装置
US9947412B1 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN103299283A (zh) 存储器地址转译
CN101625897B (zh) 用于快闪存储器的数据写入方法、储存系统与控制器
US8074128B2 (en) Block management and replacement method, flash memory storage system and controller using the same
CN101408864B (zh) 用于断电时的数据保护方法及使用此方法的控制器
CN101727397B (zh) 区块管理与更换方法、闪存储存系统及其控制器
CN102402396B (zh) 复合式储存装置及其复合式储存媒体控制器与编址方法
CN101866678A (zh) 闪存盘

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant