CN109117319A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN109117319A
CN109117319A CN201810075774.9A CN201810075774A CN109117319A CN 109117319 A CN109117319 A CN 109117319A CN 201810075774 A CN201810075774 A CN 201810075774A CN 109117319 A CN109117319 A CN 109117319A
Authority
CN
China
Prior art keywords
block
memory
superblock
bad
storage system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810075774.9A
Other languages
English (en)
Other versions
CN109117319B (zh
Inventor
金世玹
金珍雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109117319A publication Critical patent/CN109117319A/zh
Application granted granted Critical
Publication of CN109117319B publication Critical patent/CN109117319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G06F3/0649—Lifecycle management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器系统及其操作方法。存储器系统可包括存储器控制器以及通过通道联接到存储器控制器的多个存储器装置。多个存储器装置的每一个可包括多个存储块，多个存储块包括第一存储块，多个存储器装置可分别构成不同的路，并且一组分别包括在多个存储器装置中的第一存储块可构成第一超级块。当包括在第一超级块中的第一存储块中的任何一个被确定为坏块时，存储器控制器可被配置成通过利用第二存储块替换被确定为坏块的第一存储块来生成新的第二超级块。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年6月23日提交的申请号为10-2017-0079942的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个示例性实施例总体涉及一种存储器系统及操作该存储器系统的方法。特别地，示例性实施例涉及一种当存在坏块时利用正常存储块替换坏块且然后生成新的超级块的存储器系统及操作该存储器系统的方法。
背景技术
存储器装置可包括多个存储块。进一步地，每一个存储块可包括多个存储器单元，并且可对包括在一个存储块中的存储器单元同时执行擦除操作。在存储器装置的使用期间，在多个存储块中的一些存储块中可能发生编程失败或读取失败。已经发生编程失败或读取失败的每一个存储块可被视为坏块，并且随后可能不会被重新使用。随着存储器装置的使用时间增加，坏块的数量可能增加。如果坏块的数量超过预定水平，则存储器装置可能耗尽并可能失效。
存储器系统可包括多个存储器装置。进一步地，存储器系统可将包括在多个存储器装置中的多个存储块划分成多个超级块，每一个超级块具有两个或更多个存储块。基于每一个超级块的操作使得存储器系统能够更高效地管理多个存储块。
发明内容
本公开的各个实施例涉及一种能够增加其使用寿命的存储器系统以及操作该存储器系统的方法。
本公开的实施例可提供一种存储器系统。存储器系统可包括：存储器控制器；以及通过通道联接到存储器控制器的多个存储器装置。多个存储器装置的每一个可包括多个存储块，多个存储块包括第一存储块，多个存储器装置可分别构成不同的路，并且一组分别包括在多个存储器装置中的第一存储块可构成第一超级块。当包括在第一超级块中的第一存储块中的任何一个被确定为坏块时，存储器控制器可被配置成通过利用第二存储块替换被确定为坏块的第一存储块来生成新的第二超级块。
本公开的实施例可提供一种存储器系统。存储器系统可包括：存储器控制器，存储器控制器包括坏块管理单元和多个通道接口；多个通道；以及第一超级块和第二超级块。多个通道接口中的每一个可对应于多个通道中的任何一个，多个通道中的每一个可分别联接到构成不同的路的多个存储器装置，多个存储器装置中的每一个可包括多个存储块，并且第一超级块和第二超级块中的每一个可包括在多个存储块之中的、包括在不同的路中的存储块。当包括在第一超级块中的一个或多个存储块和包括在第二超级块中的一个或多个存储块被确定为坏块时，坏块管理单元可被配置成使用包括在第一超级块和第二超级块中的正常存储块来生成新的超级块。
本公开的实施例可提供一种存储器系统。存储器系统可包括：多个超级存储块，每一个超级存储块包括不同存储器装置的多个存储块；以及控制器，被配置成检测超级存储块中的一个超级存储块中的至少一个坏存储块，并且通过利用正常存储块替换坏存储块来构造超级存储块，其中坏存储块和正常存储块包括在相同的存储器装置中。
本公开的实施例可提供一种操作存储器系统的方法。方法可包括：判断包括在第一超级块中的第一存储块是否为坏块；基于判断的结果将第一存储块的地址存储在坏块地址表中；基于坏块地址表检查是否可以生成新的超级块；以及基于检查结果，通过利用第二存储块替换第一存储块来生成第二超级块，其中包括在第二超级块中的多个存储块可分别构成不同的路。
附图说明
图1是示出根据本公开的实施例的存储器系统的简图。
图2是示出根据本公开的实施例的存储器系统的简图。
图3是示出存储器装置的简图。
图4是示出图3的存储块的简图。
图5是示出根据本公开的实施例的超级块的简图。
图6是示出操作超级块的方法的简图。
图7是解释坏块的简图。
图8是示出根据本公开的实施例的存储器系统的简图。
图9是描述在编程操作期间管理坏块的方法的流程图。
图10和图11是描述在读取操作期间管理坏块的方法的流程图。
图12和图13是描述生成新的超级块的方法的简图。
图14是详细描述生成新的超级块的方法的流程图。
图15是示出图8所示的包括存储器控制器的存储器系统的实施例的简图。
图16是示出图8所示的包括存储器控制器的存储器系统的实施例的简图。
图17是示出图8所示的包括存储器控制器的存储器系统的实施例的简图。
图18是示出图8所示的包括存储器控制器的存储器系统的实施例的简图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的形式和变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面，并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。
附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。
本文使用的术语仅是为了描述特定实施例，并不旨在限制本发明。
如本文所使用的，除非上下文另有明确说明，否则单数形式也可包括复数形式。
将理解的是，当元件被称为“联接”或“连接”到特定元件时，其可直接联接或连接到该特定元件，或者可间接联接或连接到该特定元件，其间存在中间元件。在说明书中，除非在上下文中具体指出相反的描述，否则当一个元件被称为“包括”或“包含”一个部件时，其不排除其它部件，而可进一步包括其它部件。
在下文中，将参照附图详细描述本发明的各个实施例。
图1是示出根据本公开的实施例的存储器系统1000的简图。
参照图1，存储器系统1000可包括用于存储数据的存储器装置(MD)1100和用于在主机2000的控制下控制存储器装置1100的存储器控制器1200。
主机2000可使用诸如但不限于以下的接口协议与存储器系统1000进行通信：高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串列SCSI(SAS)。另外，被提供用于主机2000与存储器系统1000之间的数据通信的接口协议不限于上述示例，并且可以是诸如以下的接口协议：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)或电子集成驱动器(IDE)。
存储器控制器1200可控制存储器系统1000的全部操作，并且可控制主机2000与存储器装置1100之间的数据交换。例如，存储器控制器1200可响应于来自主机2000的请求，通过控制存储器装置1100来编程或读取数据。进一步地，存储器控制器1200可存储包括在存储器装置1100中的主存储块和子存储块的信息，并且可选择存储器装置1100，使得根据为编程操作而加载的数据量而对主存储块或子存储块执行编程操作。在实施例中，存储器装置1100的示例可包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率SDRAM(GDDR SDRAM)、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)或闪速存储器。
存储器装置1100可在存储器控制器1200的控制下执行编程操作、读取操作或擦除操作。
图2是示出根据本公开的实施例的存储器系统1000的简图。存储器系统1000可包括存储器控制器1200和通过多个通道CH1到CHk联接到存储器控制器1200的多个存储器装置1100。
参照图2，存储器控制器1200可通过多个通道CH1至CHk与多个存储器装置1100通信。存储器控制器1200可包括多个通道接口1201，其中通道CH1至CHk中的每一个可联接到通道接口1201中的任何一个。例如，第一通道CH1可联接到第一通道接口1201，第二通道CH2可联接到第二通道接口1201，并且第k通道CHk可联接到第k通道接口1201。通道CH1至CHk中的每一个可联接到一个或多个存储器装置1100。进一步地，联接到不同通道的存储器装置1100可彼此独立地进行操作。换言之，联接到第一通道CH1的存储器装置1100和联接到第二通道CH2的存储器装置1100可彼此独立地进行操作。例如，存储器控制器1200可在通过第一通道CH1与联接到第一通道CH1的存储器装置1100交换数据或命令的同时，通过与第一通道CH1并行的第二通道CH2与联接到第二通道CH2的存储器装置1100交换数据或命令。
多个通道CH1至CHk中的每一个可联接到多个存储器装置1100。此处，联接到单个通道的多个存储器装置1100可分别构成不同的路。在实施例中，N个存储器装置1100可联接到单个通道，并且各个存储器装置1100可配置不同的路。例如，第一至第N存储器装置1100可联接到第一通道CH1，其中第一存储器装置1100可配置第一路Way1，第二存储器装置1100可配置第二路Way2，第N存储器装置1100可配置第N路WayN。进一步地，与图2的配置不同，两个或更多个存储器装置1100可构成单个路。
因为联接到第一通道CH1的第一至第N存储器装置1100共享通道，所以它们可以顺序地但非同时地与存储器控制器1200交换数据或命令。换言之，当存储器控制器1200通过第一通道CH1向配置第一通道CH1的第一路Way1的第一存储器装置1100传输数据时，配置第一通道CH1的第二路Way2至第N路WayN的第二至第N存储器装置1100不能通过第一通道CH1与存储器控制器1200交换数据或命令。也就是说，当共享第一通道CH1的第一至第N存储器装置1100中的任何一个占用第一通道CH1时，联接到第一通道CH1的其它存储器装置1100不能使用第一通道CH1。
配置第一通道CH1的第一路Way1的第一存储器装置1100和配置第二通道CH2的第一路Way1的第一存储器装置1100可彼此独立地与存储器控制器1200通信。换言之，在存储器控制器1200通过第一通道CH1和第一通道接口1201与配置第一通道CH1的第一路Way1的第一存储器装置1100交换数据的同时，存储器控制器1200可通过第二通道CH2和第二通道接口1201与配置第二通道CH2的第一路Way1的第一存储器装置1100交换数据。
图3是示出根据本公开的实施例的存储器装置的简图。存储器装置可以是例如图1和图2的存储器装置1100。
参照图3，存储器装置1100可包括存储数据的存储器单元阵列100。存储器装置1100还可包括外围电路200，其执行用于将数据存储在存储器单元阵列100中的编程操作、用于输出所存储的数据的读取操作以及用于擦除所存储的数据的擦除操作。存储器装置1100可包括控制逻辑300，其在存储器控制器(例如，图1的1200)的控制下控制外围电路200。
存储器单元阵列100可包括多个存储块BLK1至BLKm 110(其中m为正整数)。本地线LL和位线BL1至BLn(其中n为正整数)可联接到存储块BLK1至BLKm 110中的每一个。例如，本地线LL可包括第一选择线、第二选择线以及设置在第一选择线和第二选择线之间的多个字线。进一步地，本地线LL可包括设置在第一选择线和字线之间以及第二选择线和字线之间的虚拟线。此处，第一选择线可以是源极选择线，第二选择线可以是漏极选择线。例如，本地线LL可包括字线、漏极选择线、源极选择线以及源极线。例如，本地线LL可进一步包括虚拟线。例如，本地线LL可进一步包括管线。本地线LL可分别联接到存储块BLK1至BLKm 110，位线BL1至BLn可共同联接到存储块BLK1至BLKm 110。存储块BLK1至BLKm 110可被实施成二维(2D)或三维(3D)结构。例如，具有2D结构的存储块110中的存储器单元可被水平地布置在衬底上。例如，具有3D结构的存储块110中的存储器单元可被垂直地堆叠在衬底上。
外围电路200可在控制逻辑300的控制下对所选择的存储块110执行编程操作、读取操作或擦除操作。例如，在控制逻辑300的控制下，外围电路200可将验证和通过电压提供给第一选择线、第二选择线和字线，可选择性地使第一选择线、第二选择线和字线放电，并且可验证联接到从字线之中选择的字线的存储器单元。外围电路200的示例性实施例可包括电压生成电路210、行解码器220、页面缓冲器组230、列解码器240、输入/输出电路250和感测电路260。
电压生成电路210可响应于操作信号OP_CMD而生成用于编程操作、读取操作和擦除操作的各种操作电压Vop。进一步地，电压生成电路210可响应于操作信号OP_CMD而选择性地使本地线LL放电。例如，在控制逻辑300的控制下，电压生成电路210可生成编程电压、验证电压、通过电压、开启电压、读取电压、擦除电压、源极线电压等。
行解码器220可响应于行地址RADD将操作电压Vop传输到联接到所选择的存储块110的本地线LL。
页面缓冲器组230可包括分别联接到位线BL1至BLn的多个页面缓冲器PB1至PBn。页面缓冲器PB1至PBn可响应于页面缓冲器控制信号PBSIGNALS而进行操作。例如，在读取操作或验证操作期间，页面缓冲器PB1至PBn可临时存储通过位线BL1至BLn接收的数据，或者可感测位线BL1至BLn的电压或电流。
列解码器240可响应于列地址CADD在输入/输出电路250和页面缓冲器组230之间传输数据。例如，列解码器240可通过数据线DL与页面缓冲器231交换数据，或者可通过列线CL与输入/输出电路250交换数据。
输入/输出电路250可将从存储器控制器(未示出)接收的命令CMD和地址ADD传输到控制逻辑300，或者可与列解码器240交换数据DATA。
在读取操作或验证操作期间，感测电路260可响应于使能位VRY_BIT<#>生成参考电流，并且可通过将从页面缓冲器组230接收的感测电压VPB与基于参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
控制逻辑300可通过响应于命令CMD和地址ADD而输出操作信号OP_CMD、行地址RADD、列地址CADD、页面缓冲器控制信号PBSIGNALS和使能位VRY_BIT<#>来控制外围电路200。进一步地，控制逻辑300可响应于通过信号PASS或失败信号FAIL来确定验证操作已经通过还是失败。
在存储器装置1100的操作中，每一个存储块110可以是进行擦除操作的单位。换言之，包括在单个存储块110中的多个存储器单元可被同时擦除，但是不能被选择性地擦除。
图4是示出图3的存储块110的简图。
参照图4，存储块110可被配置成使得并联布置的多个字线联接在第一选择线和第二选择线之间。此处，第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。详细地，存储块110可包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可分别联接到串ST，并且源极线可共同联接到串ST。因为串ST可具有相同的配置，因此为了便于描述和简洁，将仅详细描述联接到第一位线BL1的串ST。
串ST可包括串联连接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。单个串ST可包括一个或多个源极选择晶体管SST和漏极选择晶体管DST，并且可包括比图中所示的存储器单元F1至F16更多的存储器单元。
源极选择晶体管SST的源极可联接到源极线SL，漏极选择晶体管DST的漏极可联接到第一位线BL1。存储器单元F1至F16可串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可联接到源极选择线SSL，漏极选择晶体管DST的栅极可联接到漏极选择线DSL，并且存储器单元F1至F16的栅极可联接到多个字线WL1至WL16。包括在不同串ST中的存储器单元之中联接到相同字线的一组存储器单元可被称为物理页面PPG。因此，与字线WL1至WL16的数量相同数量的物理页面PPG可包括在存储块110中。
单个存储器单元可存储一位数据。这种单元被称为单层单元SLC。在这种情况下，单个物理页面PPG可存储对应于单个逻辑页面LPG的数据。对应于单个逻辑页面LPG的数据可包括与包括在单个物理页面PPG中的单元的数量相同数量的数据位。进一步地，单个存储器单元MC可存储两位或更多位数据。这种单元通常被称为多层单元MLC。在这种情况下，单个物理页面PPG可存储对应于两个或更多个逻辑页面LPG的数据。
包括在单个物理页面PPG中的多个存储器单元可被同时编程。换言之，存储器装置1100可对每一个物理页面PPG执行编程操作。包括在单个存储块中的多个存储器单元可被同时擦除。也就是说，存储器装置1100可对每一个存储块110执行擦除操作。例如，为了更新存储在单个存储块110中的数据的一部分，可读取存储在存储块110中的全部数据，并且可改变全部数据中待被更新的一部分，之后将全部数据编程到另一存储块110中。其原因在于，当存储块110在存储器装置1100的操作中是擦除操作的单位时，可能无法仅擦除存储在存储块110中的数据的一部分并将新数据编程在该存储块110中。存储器装置的这种特性可能是使垃圾收集操作复杂化的因素之一。进一步地，当在包括在存储块110中的存储器单元的使用期间由于劣化而在一些存储器单元中发生错误时，对应的存储块110可被视为坏块，并且可被管理使得包括在坏块中的所有存储器单元不被使用。
图5是示出根据本公开的实施例的超级块S_BLK1至S_BLKm的简图。
参照图5，构成第一通道CH1的多个路Way1至WayN中的每一个可包括一个或多个存储器装置1100。如上所述，单个存储器装置1100可包括多个存储块BLK1至BLKm 110。可彼此独立地对各个存储块BLK1至BLKm 110执行擦除操作，并且可同时对包括在单个存储块110中的多个存储器单元执行擦除操作。
每一个超级块S_BLK1至S_BLKm可包括从配置不同路的各个存储器装置1100中选择的一组存储块。换言之，第一超级块S_BLK1可使用包括在配置第一路Way1的第一存储器装置MD1 1100至配置第N路WayN的第N存储器装置MDN 1100中的第一存储块BLK1 110来构成。进一步地，第二超级块S_BLK2可使用包括在第一存储器装置MD11100至第N存储器装置MDN中的第二存储块BLK2 110来构成。类似地，第m超级块S_BLKm可使用包括在第一存储器装置MD1 1100至第N存储器装置MDN 1100中的第m存储块BLKm 110来构成。
包括在单个超级块中的多个存储块在物理上是不同的存储块，但在逻辑上可用作单个存储块。换言之，包括在单个超级块中的多个存储块可被同时编程或擦除。存储器系统1000可对每一个超级块执行编程操作或擦除操作，从而提高编程操作或擦除操作的性能。进一步地，存储器系统1000可对每一个超级块执行诸如垃圾收集或损耗均衡的操作，从而提高多个存储块的效率。
图6是示出操作超级块的方法的简图。超级块可以是例如图5中描述的超级块S_BLK1至S_BLKm。
图6是用于解释构成单个超级块的多个存储块110的操作的简图，并且示例性地示出构成第一通道CH1的4个路Way1至Way4和配置各个路的存储器装置MD1至MD4的操作。第一存储器装置MD1 1100配置第一路Way1，第二存储器装置MD2 1100配置第二路Way2，第三存储器装置MD3配置第三路Way3，以及第四存储器装置MD4 1100配置第四路Way4。进一步地，分别包括在第一存储器装置MD1 1100至第四存储器装置MD4 1100中的第一存储块BLK1110构成第一超级块S_BLK1。
如上所述，构成单个通道的多个路不能同时占用该通道。换言之，当构成单个通道的多个路中的任何一个占用通道时，剩余的路应当等待通道的占用停止。因此，如图6所示，当对第一超级块S_BLK1执行编程操作时，存储器控制器1200可通过第一通道CH1将编程数据输入到配置第一路Way1的第一存储器装置MD1 1100。在终止将编程数据输入到第一存储器装置MD1 1100的操作之后，即，在终止第一存储器装置MD1 1100对第一通道CH1的占用之后，存储器控制器1200可通过第一通道CH1将编程数据输入到第二存储器装置MD2 1100。换言之，存储器控制器1200可通过第一通道CH1顺序地将编程数据输入到分别配置第一路Way1至第四路Way4的第一存储器装置MD1 1100至第四存储器装置MD4 1100。
如上所述，在接收编程数据之后，联接到第一通道CH1的各个存储器装置1100可对包括在第一超级块S_BLK1中的第一存储块BLK1110并行地执行编程操作。因此，如图6所示，可对构成单个超级块的存储块同时执行编程操作。换言之，包括在单个超级块中的多个存储块可在逻辑上用作单个存储块。
当对第一超级块S_BLK1执行擦除操作时，存储器控制器1200可通过第一通道CH1将擦除命令输入到配置第一路Way1的第一存储器装置MD1 1100。在终止将擦除命令输入到第一存储器装置MD1 1100的操作之后，即，在终止第一存储器装置MD1 1100对第一通道CH1的占用之后，存储器控制器1200可将擦除命令输入到第二存储器装置MD21100。换言之，存储器控制器1200可通过第一通道CH1顺序地将擦除命令输入到分别配置第一路Way1至第四路Way4的第一存储器装置MD1 1100至第四存储器装置MD4 1100。
如上所述，在接收擦除命令之后，联接到第一通道CH1的各个存储器装置1100可对包括在第一超级块S_BLK1中的第一存储块BLK1110并行地执行擦除操作。因此，如图6所示，可对构成单个超级块的存储块执行同时擦除操作。换言之，包括在单个超级块中的多个存储块可在逻辑上用作单个存储块。存储器系统1000可将每一个超级块作为单个存储块管理。从物理角度看，存储块可以是擦除单位，但从操作角度看，超级块可用作擦除单位。
构成单个超级块的多个存储块110可不被同时编程。例如，包括在第一存储器装置MD1 1100中的配置第一超级块S_BLK1的第一存储块BLK1 110和包括在第二存储器装置MD21100中的第一存储块BLK1110可被独立地编程。
构成单个超级块的多个存储块可被同时擦除。通常，包括NAND闪速存储器单元的存储器装置1100中的每一个存储块可以是擦除单位。存储器系统1000可将每一个超级块作为擦除单位管理。通过这种超级块管理，存储器系统1000可有效地管理块地址，从而更高效地执行诸如垃圾收集操作和损耗均衡操作的操作。
图7是解释坏块的简图。
参照图7，由于重复的编程操作和擦除操作或者重复的读取操作，包括在存储器系统1000中的多个存储块110可能劣化。进一步地，在用户使用多个存储块110的同时，由于制造过程中的缺陷，编程操作或读取操作可能失败。在这种情况下，存储块110可能无法存储数据或者可能丢失所存储的数据，因此可能需要单独的管理。
例如，可对包括在第一超级块S_BLK1中的多个存储块110执行编程操作。此处，包括在配置第二路Way2的第二存储器装置MD2 1100中的第一存储块BLK1 110可能在编程操作中失败，并且其它存储块可能通过编程操作。
在这种情况下，常规存储器系统可将第一超级块S_BLK1视为坏块。换言之，常规存储器系统可将包括在第一超级块S_BLK1中的所有存储块110视为坏块。被视为坏块的存储块110可能随后不再被重新使用。以这种方式，对每一个超级块执行坏块处理的常规存储器系统也可能将实际上没有坏的存储块110视为坏块，因此劣化了存储空间的使用效率。
在典型的存储器系统中，随着使用时间增加，或者随着编程操作和擦除操作的次数或读取操作的次数增加，坏块的数量可能增加。进一步地，当在存储器系统中出现超过预定水平的数量的坏块时，存储器系统可能无法存储新的数据，并且仅执行读取所存储的数据的操作。因此，坏块的有效管理可能影响存储器系统1000的使用寿命。如上所述，对每一个超级块执行坏块处理的常规存储器系统也可能将实际上没有坏的存储块110视为坏块，因此可能缩短存储器系统1000的使用寿命。
与上述的常规存储器系统不同，根据本公开的实施例的存储器系统1000可仅将第一超级块S_BLK1中已经实际发生编程失败的存储块110视为坏块，并且随后可重新使用未发生编程失败的剩余存储块110。也就是说，当随后生成新的超级块时，可使用未发生编程失败并包括在第一超级块S_BLK1中的正常存储块110。因此，根据本公开的管理坏块并生成新的超级块的方法可允许存储器系统重新使用包括在包含坏块的超级块中的正常存储块，并且可提高存储空间的使用效率，从而延长存储器系统1000的使用寿命。
例如，可仅对包括在第一超级块S_BLK1中的多个存储块之中的、配置第二路Way2的第二存储器装置MD2 1100的第一存储块BLK1 110执行编程操作。此处，当在编程操作中已经发生失败时，可将实际已经发生失败的配置第二路Way2的第二存储器装置MD2 1100的第一存储块BLK1 110视为坏块。此处，包括在第一超级块S_BLK1中的其它存储块110将是坏块的概率可能不高。其原因在于，通常存在很多以下情况：包括在单个存储器装置1100中的存储块110将一起经历编程失败，但是在不同的存储器装置1100中，编程失败特性可能彼此不同。换言之，即使在构成单个超级块的存储块的任何一个中已经发生编程失败，但是在构成对应的超级块的剩余存储块110中将发生编程失败的可能性可能不会很高。因此，当在构成单个超级块的存储块110的任何一个中已经发生编程失败时，仅已经实际发生编程失败的存储块110可被视为坏块，并且剩余存储块可当生成新的超级块时被立即使用，而不用确定剩余存储块是否也为坏块。
在另一示例中，可对包括在第二超级块S_BLK2中的多个存储块110执行读取操作。此处，包括在配置第N路WayN的第N存储器装置MDN 1100中的第m存储块BLKm 110可能在读取操作中失败，并且剩余存储块可能通过读取操作。在这种情况下，存储器系统1000可将第m超级块S_BLKm视为坏块。换言之，存储器系统1000可将包括在第m超级块S_BLKm中的所有存储块110视为坏块。如上所述，这种坏块管理方法也可能将实际上没有坏的存储块110视为坏块，从而降低了存储空间的使用效率。
例如，可仅对包括在第m超级块S_BLKm中的多个存储块110之中的、配置第N路WayN的第N存储器装置MDN 1100的第m存储块BLKm110执行读取操作。此处，当在读取操作中已经发生失败时，可将实际已经发生失败的配置第N路WayN的第N存储器装置MDN 1100的第m存储块BLKm 110视为坏块。此处，因为包括在单个超级块中的多个存储块110可被一起编程、擦除或读取，所以包括在第m超级块S_BLKm中的剩余存储块110也将是坏块的概率可能较高。换言之，包括在单个超级块中的多个存储块110可能被劣化到相似的程度。因此，当在构成单个超级块的多个存储块110中的任何一个中发生读取失败时，已经实际发生读取失败的对应的存储块110可被视为坏块。此后，当生成新的超级块时，可分别检查剩余存储块110是否已经发生读取失败，并且当剩余存储块110被确定为正常存储块110时，可使用剩余存储块110。
图8是示出根据本公开的另一实施例的存储器系统1000的简图。
参照图8，存储器控制器1200可进一步包括一个或多个通道接口1201、错误校正单元1202、系统接口1203和坏块管理单元1204。
错误校正单元1202可在读取操作期间对从存储器装置1100读取的数据执行错误校正操作。包括在存储器装置1100中的存储器单元可能由于劣化而丢失部分所存储的数据，并且在这种情况下，错误可能被包含在所读取的数据中。错误校正单元1202可执行校正所读取的数据中的错误的操作。如果存储器单元的劣化变得严重，则在所读取的数据中可能包含超过预定水平的错误，并且错误可能超过错误校正单元1202能够校正的错误水平。换言之，错误校正单元1202可能无法校正所读取的数据中的错误。
当上述错误校正单元1202无法校正从存储块110读取的数据中的错误时，坏块管理单元1204可将对应的存储块110视为坏块，并可存储被视为坏块的存储块110的地址。进一步地，当对存储块110的编程操作失败时，坏块管理单元1204可将对应的存储块110视为坏块，并可存储被视为坏块的存储块110的地址。换言之，坏块管理单元1204可存储坏块的块地址。坏块管理单元1204可包括坏块地址表，并且可将每一个坏块的块地址存储在坏块地址表中。
坏块管理单元1204可控制生成新的超级块的操作。例如，当包括在第一超级块S_BLK1中的多个存储块110中的任何一个被视为坏块时，坏块管理单元1204可存储被视为坏块的存储块110的地址，并且还可存储第一超级块S_BLK1的地址。此后，当生成新的超级块时，坏块管理单元1204可使用包括在第一超级块S_BLK1中的正常存储块110，并且可利用新的正常存储块110替换坏块并使用新的正常存储块110。
在实施例中，当包括在第一超级块S_BLK1中的多个存储块110中的任何一个被视为坏块，并且包括在第二超级块S_BLK2中的多个存储块110中的任何一个被视为坏块时，坏块管理单元1204可存储第一超级块S_BLK1的坏块的地址和第二超级块S_BLK2的坏块的地址，并且还可存储第一超级块S_BLK1的地址和第二超级块S_BLK2的地址。此后，当生成新的超级块时，坏块管理单元1204可使用包括在第一超级块S_BLK1中的正常存储块110和包括在第二超级块S_BLK2中的正常存储块110。
在实施例中，当包括在第一超级块S_BLK1中的多个存储块110中的任何一个在错误校正操作中失败并且在读取操作期间被视为坏块时，坏块管理单元1204可首先存储被视为坏块的存储块110的地址，并且还可存储第一超级块S_BLK1的地址。此外，坏块管理单元1204可存储表示坏块已经在读取操作中失败的信息。此后，当生成新的超级块时，坏块管理单元1204可读取包括在第一超级块S_BLK1中的剩余存储块110，并且可确定剩余存储块110是否为坏块。另外，坏块管理单元1204可基于确定的结果执行生成新的超级块的操作。换言之，坏块管理单元1204可基于坏块管理单元1204确定剩余存储块为坏块还是正常块，使用被确定为正常存储块的存储块来生成新的超级块。
系统接口1203可从主机2000接收命令。例如，系统接口1203可从主机2000接收省电命令。省电命令是用于操作存储器系统1000使得存储器系统1000消耗低功率的命令。在实施例中，省电命令可以是睡眠命令或休眠命令。当从主机2000输入睡眠命令时，存储器系统1000向系统接口1203和坏块管理单元1204供电，并停止向其它部件供电，从而降低存储器系统1000的整体功率消耗。也就是说，当从主机2000输入睡眠命令时，存储器系统1000将系统接口1203和坏块管理单元1204保持在可操作状态。此后，当从主机2000输入唤醒命令时，系统接口1203响应于唤醒命令，向被暂时停止供电的部件恢复供电，因此使部件能够进行操作。
坏块管理单元1204可在空闲状态或省电模式下执行生成新的超级块的操作。当存储器系统100进入空闲状态时，坏块管理单元1204可执行确定包括在包含坏块的超级块中的剩余存储块是否为坏块的操作以为了生成新的超级块，并且可基于该确定来生成新的超级块。进一步地，在响应于从主机接收到的省电命令而执行省电模式之前或在响应于从主机接收到的省电命令而执行省电模式时，坏块管理单元1204可将省电模式停止预定的时间段，然后可执行上述新的超级块的生成操作。
图9是描述在编程操作期间管理坏块的方法的流程图。
参照图9，在步骤S910中，存储器系统1000可对第一超级块S_BLK1执行编程操作。然后，在步骤S920中，检查是否存在已经发生编程失败的存储块110。如果不存在已经发生编程失败的存储块110(即，在步骤S920中为“否”)，并且编程操作已经被正常执行，则在步骤S950中可终止编程操作。然而，如果存在已经发生编程失败的存储块110(即，在步骤S930中为“是”)，则在步骤S930中，已经编程失败的存储块110可被视为坏块。步骤S930可包括存储已经编程失败的存储块110的地址的步骤。进一步地，步骤S930可包括存储第一超级块S_BLK1的地址的步骤，第一超级块S_BLK1包括已经编程失败的存储块110。步骤S930可通过图8的坏块管理单元1204执行。在执行了步骤S930之后，在步骤S940中，存储器系统1000可执行将数据编程在第二超级块S_BLK2中的操作。换言之，当对第一超级块S_BLK1的编程操作已经失败时，可执行将对应的数据编程在第二超级块S_BLK2中的操作。接下来，在已经对第二超级块S_BLK2正常地执行编程操作之后，在步骤S950中终止编程操作。
图10和图11是描述在读取操作期间管理坏块的方法的流程图。
参照图10，在步骤S1010中，存储器系统1000可首先对第一存储块BLK1 110执行读取操作。然后，在步骤S1020中，确定读取操作是否已经失败。如果读取操作已经被正常地执行(即，在步骤S1020中为“否”)，则在步骤S1060中终止读取操作。然而，如果读取操作已经失败(即，在步骤S1020中为“是”)，则在步骤S1030中可将第一存储块BLK1 110视为坏块。步骤S1030可包括存储已经读取失败的第一存储块BLK1 110的地址的步骤。进一步地，步骤S1030可包括存储第一超级块S_BLK1的地址的步骤，第一超级块S_BLK1包括已经读取失败的第一存储块BLK1 110。步骤S1030可通过图8的坏块管理单元1204执行。在执行步骤S1030之后，在步骤S1040中，可执行检查第一超级块S_BLK1中的剩余存储块110是否为坏块的操作。因此，如果存在已经发生读取失败的存储块110，则在步骤S1050中，可另外将对应的存储块110视为坏块。步骤S1050也可通过图8的坏块管理单元1204执行。
参照图11，在以图10的流程图的方法执行步骤S1040之前，可包括确定存储器系统1000是否处于省电模式的步骤S1170。换言之，可在省电模式下执行确定包括已经发生读取失败的坏块的超级块中的剩余存储块是否为坏块的操作。可通过存储器系统1000从主机接收省电命令来启动省电模式。进一步地，如上所述，省电命令可以是睡眠命令或休眠命令。存储器系统1000可暂时停止省电模式，然后可执行步骤S1040和S1050。
在另一示例性实施例中，可利用确定存储器系统1000是否处于空闲状态的操作来替代步骤S1170。
图12和图13是描述生成新的超级块的方法的简图。
参照图12，在步骤S1210中，存储器系统1000可启动超级块生成操作。当启动超级块生成操作时，在步骤S1220中检查坏块地址表。当在步骤S1230中，作为检查坏块地址表的结果，可以生成新的超级块(即，在步骤S1230中为“是”)时，在步骤S1240中，可利用正常存储块来替换超级块中的坏块，然后可生成新的超级块。此后，在步骤S1250中，可终止超级块生成操作。作为检查坏块地址表的结果，可以生成新的超级块的事实可能表示已经获得用于生成新的超级块的正常存储块。坏块地址表存储被视为坏块的存储块的地址，并且可通过图8的坏块管理单元1204管理。图12的步骤S1210至S1250可通过图8的坏块管理单元1204执行。
当在步骤S1230中，作为检查坏块地址表的结果，不能生成新的超级块(即，在步骤S1230中为“否”)时，方法返回到步骤S1220。
图13是描述生成新的超级块的方法的简图。参照图13，如上参照图7所述，当包括在第一超级块S_BLK1中的第二存储器装置MD2 1100的第一存储块BLK1 110和包括在第二超级块S_BLK2中的第N存储器装置MDN 1100的第一存储块BLK1 110被分别视为坏块时，第一超级块S_BLK1和第二超级块S_BLK2可被解散并被用于生成新的第z超级块S_BLKz。换言之，最初包括在第一超级块S_BLK1中的第二存储器装置MD2 1100的第一存储块BLK1 110被包括在第二超级块S_BLK2中的第二存储器装置MD2 1100的第二存储块BLK2 110替换。最初包括在第二超级块S_BLK2中的第N存储器装置MDN 1100的第一存储块BLK1 110被包括在第一超级块S_BLK1中的第N存储器装置MDN 1100的第一存储块BLK1 110替换。因此，可生成作为新的超级块的第z超级块S_BLKz。该操作可通过图8的坏块管理单元1204执行。
基于这种方案来管理坏块并生成超级块的方法随后可重新使用包括在包含坏块的每一个超级块中的正常存储块110，并且可提高存储空间的使用效率，从而延长存储器系统1000的使用寿命。
图14是详细描述生成新的超级块的方法的简图。
参照图14，在步骤S1410中，存储器系统1000可确定在包括在第一超级块S_BLK1中的多个存储块110之中，第一存储块BLK1 110是否为坏块。步骤S1410可包括对包括在第一超级块S_BLK1中的第一存储块BLK1 110执行编程操作或读取操作的步骤。进一步地，可根据编程操作或读取操作是否已经失败来确定第一存储块是否为坏块。
在步骤S1420中，如果包括在第一超级块S_BLK1中的第一存储块BLK1 110被确定为坏块，则可将坏块的地址存储在坏块地址表中。步骤S1420可包括存储第一超级块S_BLK1的地址的步骤，第一超级块S_BLK1包括被确定为坏块的第一存储块BLK1 110。进一步地，步骤S1420可包括解散包括被确定为坏块的第一存储块BLK1 110的第一超级块S_BLK1的步骤。解散第一超级块S_BLK1的步骤可以是从存储器系统1000的坏块地址表中删除第一超级块S_BLK1的地址的操作。坏块地址表可通过图8的坏块管理单元1204管理。
此后，在步骤S1430中，可检查存储器系统1000是否处于省电模式。在步骤S1440中，如果存储器系统1000处于省电模式，则存储器系统1000可确定包括在第一超级块S_BLK1中的除第一存储块BLK1110之外的剩余存储块110是否为坏块。此后，在步骤S1450中，当在包括在第一超级块S_BLK1中的除第一存储块BLK1 110之外的剩余存储块110中检测到新的坏块时，新的坏块的地址可被存储在坏块地址表中。当第一存储块BLK1 110由于读取操作失败而已经被确定为坏块时可执行步骤S1440和S1450，而当第一存储块BLK1由于编程操作失败而已经被确定为坏块时可不执行步骤S1440和S1450。
在步骤S1460中，存储器系统1000可基于坏块地址表来确定是否可以生成新的第二超级块S_BLK2。此处，在步骤S1470中，如果确定可以生成新的第二超级块S_BLK2，则可利用正常存储块来替换被确定为坏块的第一存储块BLK1 110，然后可生成第二超级块S_BLK2。
此后，存储器系统1000可对新生成的第二超级块S_BLK2执行编程操作、擦除操作和读取操作。
图15是示出诸如图8所示的包括存储器控制器的存储器系统的应用示例的简图。
参照图15，存储器系统30000可被实施在例如移动电话、智能电话、平板电脑、个人数字助理(PDA)或无线通信装置中。存储器系统30000可包括存储器装置1100和能够控制存储器装置1100的操作的存储器控制器1200。存储器控制器1200可在处理器3100的控制下控制存储器装置1100的数据存取操作，例如编程操作、擦除操作或读取操作。
编程在存储器装置1100中的数据可在存储器控制器1200的控制下通过显示器3200输出。
无线电收发器3300可通过天线ANT发送和接收无线电信号。例如，无线电收发器3300可将通过天线ANT接收到的无线电信号改变为可由处理器3100处理的信号。因此，处理器3100可处理从无线电收发器3300输出的信号，并将处理后的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可将由处理器3100处理的信号编程到存储器装置1100。此外，无线电收发器3300可将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400可用于输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据。输入装置3400可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可控制显示器3200的操作，使得从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据通过显示器3200输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器3100的一部分或与处理器3100分开设置的芯片。进一步地，存储器控制器1200可通过图8所示的存储器控制器的示例来实施。
图16是示出诸如图8所示的包括存储器控制器的存储器系统的应用示例的简图。
参照图16，存储器系统40000可被实施在例如个人计算机、平板电脑、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器中。
存储器系统40000可包括存储器装置1100和能够控制存储器装置1100的数据处理操作的存储器控制器1200。
处理器4100可根据从输入装置4200输入的数据通过显示器4300输出存储在存储器装置1100中的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器4100的一部分或与处理器4100分开设置的芯片。进一步地，存储器控制器1200可通过图8所示的存储器控制器的示例来实施。
图17是示出图8所示的包括存储器控制器的存储器系统的应用示例的简图。
参照图17，存储器系统50000可被实施在例如图像处理装置中，例如数码相机、配备有数码相机的便携式电话、配备有数码相机的智能电话或配备有数码相机的平板电脑。
存储器系统50000可包括存储器装置1100和能够控制存储器装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统50000的图像传感器5200可将光学图像转换为数字信号。转换后的数字信号可被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换后的数字信号可通过显示器5300输出，或通过存储器控制器1200而存储在存储器装置1100中。存储在存储器装置1100中的数据可在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在实施例中，能够控制存储器装置1100的操作的存储器控制器1200可被实施为处理器5100的一部分或与处理器5100分开设置的芯片。进一步地，存储器控制器1200可通过图8所示的存储器控制器的示例来实施。
图18是示出图8所示的包括存储器控制器的存储器系统的应用示例的简图。
参照图18，存储器系统70000可被实施在存储卡或智能卡中。存储器系统70000可包括存储器装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可控制存储器装置1100和卡接口7100之间的数据交换。在实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。进一步地，存储器控制器1200可通过图8所示的存储器控制器的示例来实施。
卡接口7100可根据主机60000的协议来接口连接主机60000和存储器控制器1200以进行数据交换。在实施例中，卡接口7100可支持通用串行总线(USB)协议和片间(IC)-USB协议。此处，卡接口可指能够支持主机60000使用的协议的硬件、安装在硬件中的软件或者信号传输方法。
当存储器系统70000连接到诸如个人电脑、平板电脑、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可在微处理器6100的控制下通过卡接口7100和存储器控制器1200与存储器装置1100进行数据通信。
本公开可在存储器系统的操作中，利用正常存储块替换出现坏块的超级块中的坏块，然后可以生成新的超级块，从而延长存储器系统的使用寿命。
本文已经公开了实施例的示例，并且尽管使用了特定的术语，但是它们仅以一般的和描述性的意义来使用并解释，而不用于限制的目的。在一些情况下，自本申请提交起，对于本领域普通技术人员而言显而易见的是，除非另外明确指出，否则结合特定实施例描述的特征、特性和/或元件可单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如所附权利要求中阐述的本公开的实质和范围的情况下，可进行形式和细节上的各种改变。

Claims (21)

1.一种存储器系统，其包括：
存储器控制器；以及
多个存储器装置，所述多个存储器装置通过通道联接到所述存储器控制器，
其中所述多个存储器装置中的每一个包括多个存储块，所述多个存储块包括第一存储块，
其中所述多个存储器装置分别构成不同的路，
其中一组分别包括在所述多个存储器装置中的第一存储块构成第一超级块，并且
其中当包括在所述第一超级块中的第一存储块中的任何一个被确定为坏块时，所述存储器控制器被配置成通过利用第二存储块替换被确定为坏块的第一存储块来生成新的第二超级块。
2.根据权利要求1所述的存储器系统，其中所述存储器控制器被配置成对构成所述第一超级块的第一存储块同时执行擦除操作。
3.根据权利要求2所述的存储器系统，其中所述第二存储块构成与被确定为坏块的第一存储块的路相同的路。
4.根据权利要求3所述的存储器系统，其中所述存储器控制器被配置成存储被确定为坏块的第一存储块的地址。
5.根据权利要求4所述的存储器系统，其中被确定为坏块的第一存储块已经在编程操作中失败。
6.根据权利要求4所述的存储器系统，其中被确定为坏块的第一存储块已经在读取操作中失败。
7.根据权利要求6所述的存储器系统，其中所述存储器控制器被配置成当生成所述第二超级块时，执行第二确定操作，所述第二确定操作确定包括在所述第一超级块中的多个存储块是否为坏块。
8.根据权利要求7所述的存储器系统，其中所述存储器控制器被配置成在空闲状态下执行所述第二确定操作。
9.根据权利要求7所述的存储器系统，其中所述存储器控制器被配置成在省电模式下执行所述第二确定操作。
10.根据权利要求9所述的存储器系统，其中响应于从主机输入的命令执行所述省电模式。
11.一种存储器系统，其包括：
存储器控制器，其包括坏块管理单元和多个通道接口；
多个通道；以及
第一超级块和第二超级块，
其中所述多个通道接口中的每一个对应于所述多个通道中的任何一个，
其中所述多个通道中的每一个分别联接到构成不同的路的多个存储器装置，
其中所述多个存储器装置中的每一个包括多个存储块，
其中所述第一超级块和所述第二超级块中的每一个包括所述多个存储块之中的、包括在所述不同的路中的存储块，并且
其中当包括在所述第一超级块中的一个或多个存储块和包括在所述第二超级块中的一个或多个存储块被确定为坏块时，所述坏块管理单元被配置成使用包括在所述第一超级块和所述第二超级块中的正常存储块来生成新的超级块。
12.根据权利要求11所述的存储器系统，其中：
所述存储器控制器进一步包括错误校正单元，
所述错误校正单元被配置成当对每一个存储块执行读取操作时执行错误校正操作，并且
所述坏块管理单元被配置成当错误校正操作已经失败时将对应的存储块确定为坏块。
13.根据权利要求11所述的存储器系统，其中所述坏块管理单元被配置成在省电模式下执行将对应的存储块确定为坏块的操作。
14.根据权利要求13所述的存储器系统，其中响应于从主机输入的命令执行所述省电模式。
15.一种操作存储器系统的方法，其包括：
确定包括在第一超级块中的第一存储块是否为坏块；
基于确定的结果将所述第一存储块的地址存储在坏块地址表中；
基于所述坏块地址表检查是否可以生成新的超级块；以及
基于检查的结果，通过利用第二存储块替换所述第一存储块来生成第二超级块，
其中包括在所述第二超级块中的多个存储块分别构成不同的路。
16.根据权利要求15所述的方法，其中所述确定包括对所述第一存储块执行编程操作或读取操作。
17.根据权利要求15所述的方法，进一步包括确定包括在所述第一超级块中的除所述第一存储块之外的剩余存储块是否为坏块。
18.根据权利要求17所述的方法，
进一步包括在确定除所述第一存储块之外的剩余存储块是否为坏块之前，检查当前模式是否为省电模式，
其中基于所述当前模式是否为所述省电模式的检查结果来执行所述确定。
19.根据权利要求15所述的方法，其中包括在所述第二超级块中的所述多个存储块共同联接到单个通道。
20.根据权利要求15所述的方法，进一步包括对包括在所述第二超级块中的所述多个存储块同时执行擦除操作。
21.一种存储器系统，其包括：
多个超级存储块，所述多个超级存储块的每一个包括不同存储器装置的多个存储块；以及
控制器，其被配置成检测所述多个超级存储块中的一个超级存储块中的至少一个坏存储块，并且通过利用正常存储块替换所述坏存储块来构造超级存储块，
其中所述坏存储块和所述正常存储块包括在相同的存储器装置中。
CN201810075774.9A 2017-06-23 2018-01-26 存储器系统及其操作方法 Active CN109117319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0079942 2017-06-23
KR1020170079942A KR20190000662A (ko) 2017-06-23 2017-06-23 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
CN109117319A true CN109117319A (zh) 2019-01-01
CN109117319B CN109117319B (zh) 2022-03-29

Family

ID=64693230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810075774.9A Active CN109117319B (zh) 2017-06-23 2018-01-26 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10922200B2 (zh)
KR (1) KR20190000662A (zh)
CN (1) CN109117319B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116719480A (zh) * 2023-08-04 2023-09-08 青岛鼎信通讯股份有限公司 一种基于数据孪生的电能表数据存储方法、装置及介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109627A (zh) * 2019-05-21 2019-08-09 深圳市时创意电子有限公司 一种有效提升Nand闪存设备生产足容率的方法
US10872678B1 (en) * 2019-06-19 2020-12-22 Micron Technology, Inc. Speculative section selection within a memory device
US11984181B2 (en) * 2019-06-28 2024-05-14 Western Digital Technologies, Inc. Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses
KR102704776B1 (ko) * 2019-08-08 2024-09-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR20210062502A (ko) * 2019-11-21 2021-05-31 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11528039B2 (en) * 2021-03-17 2022-12-13 Innogrit Technologies Co., Ltd. Error recovery using adaptive LLR lookup table

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080052446A1 (en) * 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
CN102341792A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块管理
US8209474B1 (en) * 2009-09-30 2012-06-26 Emc Corporation System and method for superblock data writes
CN105159843A (zh) * 2015-10-19 2015-12-16 深圳芯邦科技股份有限公司 一种基于超级块的多通道管理方法与系统
CN106409344A (zh) * 2015-07-31 2017-02-15 爱思开海力士有限公司 数据储存设备及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8214579B2 (en) 2008-09-30 2012-07-03 Tdk Corporation Memory controller, flash memory system with memory controller, and method of controlling flash memory
US8949506B2 (en) * 2010-07-30 2015-02-03 Apple Inc. Initiating wear leveling for a non-volatile memory
US9235502B2 (en) * 2011-09-16 2016-01-12 Apple Inc. Systems and methods for configuring non-volatile memory
US8924636B2 (en) 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
US9671962B2 (en) * 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
KR102291507B1 (ko) * 2014-05-20 2021-08-20 삼성전자주식회사 메모리 컨트롤러의 동작 방법
KR102645572B1 (ko) * 2016-11-29 2024-03-11 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR102420025B1 (ko) * 2017-06-19 2022-07-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200042791A (ko) * 2018-10-16 2020-04-24 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080052446A1 (en) * 2006-08-28 2008-02-28 Sandisk Il Ltd. Logical super block mapping for NAND flash memory
CN102341792A (zh) * 2009-03-04 2012-02-01 美光科技公司 存储器块管理
US8209474B1 (en) * 2009-09-30 2012-06-26 Emc Corporation System and method for superblock data writes
CN106409344A (zh) * 2015-07-31 2017-02-15 爱思开海力士有限公司 数据储存设备及其操作方法
CN105159843A (zh) * 2015-10-19 2015-12-16 深圳芯邦科技股份有限公司 一种基于超级块的多通道管理方法与系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116719480A (zh) * 2023-08-04 2023-09-08 青岛鼎信通讯股份有限公司 一种基于数据孪生的电能表数据存储方法、装置及介质
CN116719480B (zh) * 2023-08-04 2023-11-14 青岛鼎信通讯股份有限公司 一种基于数据孪生的电能表数据存储方法、装置及介质

Also Published As

Publication number Publication date
CN109117319B (zh) 2022-03-29
KR20190000662A (ko) 2019-01-03
US20180373605A1 (en) 2018-12-27
US10922200B2 (en) 2021-02-16

Similar Documents

Publication Publication Date Title
CN109117319A (zh) 存储器系统及其操作方法
CN104423888B (zh) 数据写入方法、存储器控制电路单元与存储器存储装置
CN102375788B (zh) 为具有非易失性存储器的系统动态地分配功率预算的方法及装置
KR102147359B1 (ko) 비휘발성 메모리 장치의 관리 방법 및 비휘발성 메모리 장치
US8386905B2 (en) Error correcting method, and memory controller and memory storage system using the same
TWI451249B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
US20200089566A1 (en) Apparatus for diagnosing memory system and operating method thereof
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN106445843A (zh) 使物理页面地址相关用于软判决解码
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN110111832A (zh) 半导体存储器装置及其操作方法
CN110489360A (zh) 存储器控制器及该存储器控制器的操作方法
CN109426446A (zh) 存储器系统及其操作方法
TW201305818A (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN106681652A (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN110175132A (zh) 存储装置及其操作方法
TWI540428B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN102981969A (zh) 重复数据删除的方法及其固态硬盘
CN109727630A (zh) 存储系统及其操作方法
CN113138720B (zh) 数据存储方法、存储器控制电路单元以及存储器存储装置
CN109840165A (zh) 存储器系统及其操作方法
US8572350B2 (en) Memory management, memory control system and writing method for managing rewritable semiconductor non-volatile memory of a memory storage system
CN110174995A (zh) 存储器控制器及其操作方法
TWI521346B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
CN109933467A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant