CN102402396B - 复合式储存装置及其复合式储存媒体控制器与编址方法 - Google Patents
复合式储存装置及其复合式储存媒体控制器与编址方法 Download PDFInfo
- Publication number
- CN102402396B CN102402396B CN201010285318.0A CN201010285318A CN102402396B CN 102402396 B CN102402396 B CN 102402396B CN 201010285318 A CN201010285318 A CN 201010285318A CN 102402396 B CN102402396 B CN 102402396B
- Authority
- CN
- China
- Prior art keywords
- logic
- address
- magnetic disc
- combined type
- storage media
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
Abstract
本发明提供一种复合式储存装置及其复合式储存媒体控制器与编址方法,其中该复合式储存装置包括非易失性存储器模组、硬盘模组与复合式储存媒体控制器。该复合式储存媒体控制器用以将非易失性存储器模组的实体区块至少分组为储存区与取代区,配置多个逻辑区块以映射属于储存区的实体区块并且配置多个逻辑磁盘地址以映射硬盘模组的实体磁盘地址。此外,复合式储存媒体控制器还用以配置提供给主机系统存取的多个逻辑存取地址,初始地将部分的逻辑存取地址映射至这些逻辑区块并且其他逻辑存取地址映射至部分的逻辑磁盘地址。基此,复合式储存装置可同时兼具高存取效能与使用寿命。
Description
技术领域
本发明涉及一种复合式储存装置及其复合式储存媒体控制器与编址方法,尤其涉及一种同时利用非易失性存储器模组与硬盘模组作为储存媒体的复合式储存装置及其复合式储存媒体控制器与编址方法。
背景技术
此外,由于非易失性存储器(例如,闪存)具有数据非挥发性、省电、体积小,以及无机械结构等特性,所以亦已广泛作为数据的储存之用。例如,固态硬盘就是以非易失性存储器作为储存媒体的储存装置。相对于传统磁盘式硬盘来说,闪存具有速度较快的优点。特别是,在电脑系统的应用中,以闪存作为主硬盘(即,安装作业系统的硬盘)的系统效能会远优于以磁盘式硬盘作为主硬盘的系统。
然而,相对于闪存来说,磁盘式硬盘具有寿命较长且容量较大等优点。具体来说,闪存具有擦除次数(或写入次数)的限制。当闪存的实体区块被频繁地写入数据超过某一次数时,此实体区块将无法在被用来写入数据。特别是,当闪存作为安装作业系统的主硬盘时,由于在电脑系统运作过程中作业系统的数据会被频繁存取,因此闪存的寿命将会远低于磁盘式硬盘的寿命。此外,随着磁盘技术的发展,磁盘式硬盘的单位容量成本大幅的降低,因此,在相同成本下,所购得的磁盘式硬盘的容量是远大于所购得的闪存的容量。
由于闪存与磁盘式硬盘各具有上述有缺点,因此,目前已开发出以闪存作为高速缓冲储存器(cache)的磁盘式硬盘,以提升磁盘式硬盘的效能。然而,在此种磁盘式硬盘中,闪存仅是用作为暂存数据之用,以便磁盘式硬盘的控制器能够快速地回应主机系统。实际上,控制器仍需将数据从闪存中搬移至对应的磁盘地址中。
基于上述,如何使得储存装置能够同时具有高效能且较长寿命,是此领域技术人员所致力的目标。
发明内容
本发明提供一种复合式储存装置及其复合式储存媒体控制器与编址方法,其可有效地提升数据的存取速度以及装置的使用寿命。
本发明范例实施例提出一种复合式储存装置,其包括连接器、非易失性存储器模组、硬盘模组与复合式储存媒体控制器。连接器用以连接至主机系统;非易失性存储器模组具有多个实体区块;硬盘模组具有多个实体磁盘地址;并且复合式储存媒体控制器电性连接至此连接器、非易失性存储器模组与硬盘模组。复合式储存媒体控制器用以将这些实体区块至少分组为储存区与取代区,配置多个逻辑区块以映射属于储存区的实体区块并且配置多个逻辑磁盘地址以映射硬盘模组的实体磁盘地址。此外,复合式储存媒体控制器还用以将这些逻辑磁盘地址分组为至少第一逻辑磁盘地址群与第二逻辑磁盘地址群,配置多个逻辑存取地址以供主机系统存取,并且将这些逻辑存取地址分组为第一逻辑存取地址群与第二逻辑存取地址群。再者,复合式储存媒体控制器还用以初始地将属于第一逻辑存取地址群的逻辑存取地址映射至这些逻辑区块并且将属于第二逻辑存取地址群的逻辑存取地址映射至属于第二逻辑磁盘地址群的逻辑磁盘地址。
本发明范例实施例提出一种复合式储存媒体控制器,用于管理非易失性内存模组与硬盘模组,其中此非易失性内存模组具有多个实体区块且此硬盘模组具有多个实体磁盘地址。本复合式储存媒体控制器包括主机接口、储存媒体接口与储存媒体管理电路。主机接口用以电性连接至主机系统;储存媒体接口用以电性连接至非易失性内存模组与硬盘模组;以及储存媒体管理电路电性连接此主机接口与储存媒体接口。在此,储存媒体管理电路用以将这些实体区块至少分组为储存区与取代区,配置多个逻辑区块以映射属于储存区的实体区块并且配置多个逻辑磁盘地址以映射此硬盘模组的实体磁盘地址。此外,储存媒体管理电路还用以将这些逻辑磁盘地址分组为第一逻辑磁盘地址群与第二逻辑磁盘地址群,配置多个逻辑存取地址以供主机系统存取,并且将这些逻辑存取地址分组为第一逻辑存取地址群与第二逻辑存取地址群。再者,储存媒体管理电路还用以初始地将属于第一逻辑存取地址群的逻辑存取地址映射至这些逻辑区块并且将属于第二逻辑存取地址群的逻辑存取地址映射至属于第二逻辑磁盘地址群的逻辑磁盘地址。
本发明范例实施例提出一种编址方法,用于具有非易失性存储器模组与硬盘模组的储存装置,其中此非易失性存储器模组具有多个实体区块且此硬盘模组具有多个实体磁盘地址。本编址方法包括将这些实体区块至少分组为储存区与取代区;配置多个逻辑区块以映射属于储存区的所述实体区块;配置多个逻辑磁盘地址以映射硬盘模组的实体磁盘地址;以及将这些逻辑磁盘地址分组为第一逻辑磁盘地址群与第二逻辑磁盘地址群。本方法也包括配置多个逻辑存取地址以供一主机系统存取;以及将所述逻辑存取地址分组为至少第一逻辑存取地址群与第二逻辑存取地址群。本方法还包括初始地将属于第一逻辑存取地址群的逻辑存取地址映射至逻辑区块并且将属于第二逻辑存取地址群的逻辑存取地址映射至属于第二逻辑磁盘地址群的逻辑磁盘地址。
基于上述,本发明范例实施例的复合式储存装置及其复合式储存媒体控制器与编址方法可有效地提升数据的存取速度并且延长使用寿命。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明。
附图说明
图1A是根据本发明第一范例实施例图示的主机系统与复合式储存装置的示意图。
图1B是根据本发明一范例实施例所图示的电脑、输入/输出装置与复合式储存装置的示意图。
图2是图1A所示的复合式储存装置的概要方块图。
图3是根据本发明第一范例实施例所图示的存储器控制器的概要方块图。
图4与图5是根据本发明第一范例实施例所图示的管理非易失性存储器模组的范例示意图。
图6是根据本发明第一范例实施例所图示的管理硬盘模组的范例示意图。
图7是根据本发明第一范例实施例所图示的初始化编址的范例示意图。
图8是根据图7所述的映射关系所图示的初始化地址映射表的范例示意图。
图9是根据本发明第一范例实施例所图示的在执行重新映射后之编址的范例示意图。
图10是根据图9所述的映射关系所图示的地址映射表的范例示意图。
图11是根据本发明第一范例实施例所图示的编址方法的流程图。
图12A是根据本发明第一范例实施例所图示的执行重新映射的流程图。
图12B是根据本发明第一范例实施例所图示的读写数据的流程图。
图13是根据本发明第二范例实施例所图示的初始化编址的范例示意图。
图14是根据图13所述的映射关系所图示的地址映射表的范例示意图。
图15是根据本发明第二范例实施例所图示的重新映射后的地址映射表的范例。
图16是根据本发明第二范例实施例所图示的重新映射的流程图。
主要附图标记说明:
1000:主机系统; 1100:电脑;
1102:微处理器; 1104:随机存取存储器
1106:输入/输出装置; 1108:系统总线
1110:数据传输接口; 1202:鼠标
1204:键盘; 1206:显示器
1208:打印机; 1212:随身碟
1216:固态硬盘; 100:复合式储存装置
102:连接器; 104:复合式储存媒体控制器
106:非易失性存储器模组; 108:硬盘模组
202:储存媒体管理电路; 204:主机接口
206:储存媒体接口; 206a:存储器接口
206b:硬盘接口; 208:缓冲存储器
210:错误检查与校正电路; 212:电源管理电路
304(0)~304(N):实体区块; 402:数据区
404:备用区; 406:系统区
408:取代区; 510(0)~510(H):逻辑区块
610(0)~610(J):实体磁盘地址; 650(0)~650(J):逻辑磁盘地址
660:第一逻辑磁盘地址群; 670:第二逻辑磁盘地址群
710(0)~710(J):逻辑存取地址; 760:第一逻辑存取地址群
770:第二逻辑存取地址群; 800:地址映射表
802:逻辑存取地址字段; 804:映射地址字段
S1101、S1103、S1105、S1107、S1109、S1111:编址的步骤;
S1201、S1203:重新映射的步骤;
S1205、S1207、S1209、S1211、S1213:读写的步骤;
S1601、S1603、S1605、S1607、S1609、S1611、S1613:重新映射的步骤。
具体实施方式
[第一范例实施例]
图1A是根据本发明第一范例实施例图示的主机系统与复合式储存装置的示意图。
请参照图1A,主机系统1000一般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random accessmemory,RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是,图1B所示的装置非限制输入/输出装置1106,输入/输出装置1106可还包括其他装置。
在本发明实施例中,复合式储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至复合式储存装置100或从复合式储存装置100中读取数据。
图2是为图1A所示的复合式储存装置的概要方块图。
请参照图2,复合式储存装置100包括连接器102、复合式储存媒体控制器104、非易失性存储器模组106与硬盘模组108。
在本范例实施例中,连接器102为通用串行总线(Universal Serial Bus,USB)连接器。然而,必须了解的是,本发明不限于此,连接器102也可以是电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394连接器、外设部件互连标准(Peripheral Component Interconnect Express,PCI Express)连接器、串行高级技术附件(Serial Advanced TechnologyAttachment,SATA)连接器、安全数位(Secure Digital,SD)接口连接器、记忆棒(Memory Stick,MS)接口连接器、多媒体卡(Multi Media Card,MMC)接口连接器、小型快闪(Compact Flash,CF)接口连接器、集成设备电路(Integrated DeviceElectronics,IDE)连接器或其他适合的连接器。
复合式储存媒体控制器104用以执行以硬件型式或韧体型式实作的多个逻辑门或控制指令,并且根据主机系统1000的指令在非易失性存储器模组106中进行数据的写入、读取与擦除等运作。特别是,复合式储存媒体控制器104会依据本范例实施例的编址方法来存取非易失性存储器模组106与硬盘模组108。本发明第一范例实施例的编址方法将于以下配合附图作详细说明。
非易失性存储器模组106是电性连接至复合式储存媒体控制器104,并且用以储存主机系统1000所写入的数据。非易失性存储器模组106包括多个实体区块。各实体区块分别具有多个页面,其中属于同一个实体区块的实体页面可被独立地写入且被同时地擦除。更详细来说,实体区块可为擦除的最小单位。亦即,每一实体区块含有最小数目的一并被擦除的记忆胞。实体页面可为程序化的最小单元。即,实体页面为写入数据的最小单元。此外,在其他范例实施例中,写入数据的最小单元亦是容量小于实体页面的区段(sector)。每一实体页面通常可包括数据位元区与冗余位元区。数据位元区用以储存使用者的数据,而冗余位元区用以储存系统的数据(例如,错误检查与校正码)。数据位元区与冗余位元区的配置为此领域技术人员所知的一般知识,在此不详细描述。在本范例实施中,非易失性存储器模组106为多层记忆胞(Multi Level Cell,MLC)NAND快闪存储器模组。然而,本发明不限于此,非易失性存储器模组106还可是单层记忆胞(Single Level Cell,SLC)NAND快闪存储器模组、其他快闪存储器模组或其他具有相同特性的存储器模组。
硬盘模组108是电性连接至复合式储存媒体控制器104,并且用以储存主机系统1000所写入的数据。硬盘模组108是以多个磁盘作为储存媒体。这些磁盘具有多个实体磁盘地址,并且硬盘模组108的读写头(未图示)会在磁盘上移动以在这些实体磁盘地址上来进行数据的存取。
值得一提的是,在本范例实施例中,非易失性存储器模组106与硬盘模组108是分别地通过独立的数据总线来与复合式储存媒体控制器104电性连接。然而,必须了解的是,本发明不限于此,在本发明另一范例实施例中,非易失性存储器模组106与硬盘模组108亦可通过同一数据总线与复合式储存媒体控制器104电性连接。在此例子中,复合式储存媒体控制器104是通过驱动不同的晶片致能接脚来将数据选择地传送给非易失性存储器模组106或硬盘模组108。
图3是根据本发明第一范例实施例所图示的存储器控制器的概要方块图。
请参照图3,复合式储存媒体控制器104包括储存媒体管理电路202、主机接口204与储存媒体接口206。
储存媒体管理电路202用以控制复合式储存媒体控制器104的整体运作,以进行数据的写入、读取、擦除等运作。例如,储存媒体管理电路202具有多个控制指令,并且在复合式储存装置100运作时,这些控制指令会被执行以根据本发明范例实施例的编址方法来存取与管理非易失性存储器模组106与硬盘模组108的储存空间。
例如,在本范例实施例中,储存媒体管理电路202的控制指令是以韧体型式来实作。例如,储存媒体管理电路202具有微处理器单元(未图示)与只读存储器(未图示),并且这些控制指令是被烧录至此只读存储器中。当复合式储存装置100运作时,这些控制指令会由微处理器单元来执行以完成根据本发明实施例的编址方法。
在本发明另一范例实施例中,储存媒体管理电路202的控制指令也可以程序码型式储存于非易失性存储器模组106的特定区域(例如,存储器模组中专用于存放系统数据的系统区)中。此外,储存媒体管理电路202具有微处理器单元(未图示)、只读存储器(未图示)及随机存取存储器(未图示)。特别是,此只读存储器具有驱动码段,并且当复合式储存媒体控制器104被致能时,微处理器单元会先执行此驱动码段来将储存于非易失性存储器模组106中的控制指令载入至储存媒体管理电路202的随机存取存储器中。之后,微处理器单元会运转这些控制指令以执行本发明范例实施例的编址方法。此外,在本发明另一范例实施例中,储存媒体管理电路202的控制指令也可以一硬件型式来实作。
主机接口204是电性连接至储存媒体管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说,主机系统1000所传送的指令与数据会通过主机接口204来传送至储存媒体管理电路202。在本范例实施例中,主机接口204是对应连接器102为USB接口。然而,必须了解的是本发明不限于此,主机接口204也可以是IEEE 1394接口、PCI Express接口、SD接口、MS接口、MMC接口、CF接口、SATA接口、IDE接口或其他适合的数据传输接口。
储存媒体接口206是电性连接至储存媒体管理电路202并且用以存取非易失性存储器模组106与硬盘模组108。例如,储存媒体接口206包括存储器接口206a与硬盘接口206b。欲写入至非易失性存储器模组106的数据会经由存储器接口206a转换为非易失性存储器模组106所能接受的格式,并且欲写入至硬盘模组108的数据会经由硬盘接口206b转换为硬盘模组108所能接受的格式。
在本发明一范例实施例中,复合式储存媒体控制器104还包括缓冲存储器208。缓冲存储器208是电性连接至储存媒体管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于非易失性存储器模组106的数据。在此,缓冲存储器208为静态随机存取存储器(Static Random-AccessMemory,SRAM)。然而,必须了解的是,本发明不限于此,在另一范例实施例中,缓冲存储器208还可是动态随机存取存储器(Dynamic Random AccessMemory,DRAM)或其他适合的存储器。
在本发明一范例实施例中,复合式储存媒体控制器104还包括错误检查与校正电路210。错误检查与校正电路210是电性连接至储存媒体管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。例如,当储存媒体管理电路202从主机系统1000中接收到写入指令时,错误检查与校正电路210会为对应此写入指令的数据产生对应的错误检查与校正码(ErrorChecking and Correcting Code,ECC Code),并且储存媒体管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至非易失性存储器模组106或硬盘模组108中。之后,当储存媒体管理电路202从非易失性存储器模组106或硬盘模组108中读取数据时会同时读取此数据对应的错误检查与校正码,并且错误检查与校正电路210会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
在本发明一范例实施例中,复合式储存媒体控制器104还包括电源管理电路212。电源管理电路212是电性连接至储存媒体管理电路202并且用以控制复合式储存装置100的电源。
图4与图5是根据本发明第一范例实施例所图示的管理非易失性存储器模组的范例示意图。
必须了解的是,在此描述非易失性存储器模组106之实体区块的运作时,以“提取”、“交换”、“分组”、“轮替”等词来操作实体区块是逻辑上的概念。也就是说,非易失性存储器模组106的实体区块的实际位置并未更动,而是逻辑上对非易失性存储器模组106的实体区块进行操作。
请参照图4,复合式储存媒体控制器104的储存媒体管理电路202会将非易失性存储器模组106的实体区块304(0)~304(R)逻辑地分组为包括数据区402与备用区404的储存区410、系统区406与取代区408。
逻辑上属于储存区410的实体区块是用以储存来自于主机系统1000的数据。具体来说,数据区402是视为已储存数据的实体区块,而备用区404的实体区块是用以替换数据区402的实体区块。因此,备用区404的实体区块为空或可使用的实体区块,即无记录数据或标记为已没用的无效数据。也就是说,在备用区404中的实体区块已被执行擦除运作,或者当备用区404中的实体区块被提取用于储存数据之前所提取的实体区块会被执行擦除运作。因此,备用区404的实体区块为可被使用的实体区块。
逻辑上属于系统区406的实体区块是用以记录系统数据,其中此系统数据可包括关于非易失性存储器模组的制造商与型号、非易失性存储器模组的实体区块数、每一实体区块的实体页面数等。
逻辑上属于取代区408中的实体区块是替代实体区块。例如,非易失性存储器模组106于出厂时可预留4%的实体区块作为更换使用。也就是说,当数据区402、备用区404与系统区406中的实体区块损毁时,预留于取代区408中的实体区块是用以取代损坏的实体区块(即,坏实体区块(bad block))。因此,倘若取代区408中仍存有正常的实体区块且发生实体区块损毁时,储存媒体管理电路202会从取代区408中提取正常的实体区块来更换损坏的实体区块。
值得一提的是,数据区402、备用区404、系统区406与取代区408的实体区块的数量会依据不同的存储器规格而有所不同。此外,必须了解的是,在复合式储存装置100的运作期间,实体区块关联至数据区402、备用区404、系统区406与取代区408的分组关系会动态地变动。例如,当备用区404中的实体区块损坏而被取代区408的实体区块取代时,则原本取代区408的实体区块会被关联至备用区404。
请参照图5,如上所述,数据区402与备用区404的实体区块是以轮替方式来储存主机系统1000所写入的数据。在本范例实施例中,储存媒体管理电路202会配置逻辑区块510(0)~510(H)以映射以上述轮替方式来储存数据的实体区块,并且将逻辑区块510(0)~510(H)映射至提供给主机系统1000存取的逻辑存取地址,以利主机系统1000来存取数据。特别是,储存媒体管理电路202会初始地将逻辑区块510(0)~510(H)映射至数据区402的实体区块。例如,当复合式储存装置100被完成制造时,逻辑区块510(0)~510(H)分别地映射至数据区402的实体区块304(0)~304(D)。也就是说,一个逻辑区块会映射数据区402中的至少一个实体区块。在此,储存媒体管理电路202会建立逻辑区块-实体区块映射表(logical block-physical block mapping table),以记录逻辑区块与实体区块之间的映射关系。
图6是根据本发明第一范例实施例所图示的管理硬盘模组的范例示意图。
请参照图6,如上所述,硬盘模组108具有多个磁盘,并且每一磁盘具有多个实体磁盘地址(例如,实体磁盘地址610(0)~610(J))。因此,每一实体磁盘地址是以包括柱面号、磁道号、扇区号的多维地址来表示。在本范例实施例中,储存媒体管理电路202会配置以单维形式表示的逻辑磁盘地址650(0)~650(J)以映射每一实体磁盘地址,并且将逻辑磁盘地址650(0)~650(J)映射至提供给主机系统1000存取的逻辑存取地址,以利于主机系统1000存取数据。
图7是根据本发明第一范例实施例所图示的初始化编址的范例示意图。
请参照图7,在本范例实施例中,当复合式储存装置100被格式化(例如,主机系统1000的作业系统以档案系统(例如,FAT 32)对复合式储存装置100进行格式化)时,复合式储存媒体控制器104的储存媒体管理电路202会将逻辑区块510(0)~510(H)与逻辑磁盘地址650(0)~650(J)的其中一部份映射至提供给主机系统1000的逻辑存取地址710(0)~710(J)。
具体来说,储存媒体管理电路202会将逻辑磁盘地址650(0)~650(G)分组为第一逻辑磁盘地址群660并且将逻辑磁盘地址650(G+1)~650(J)分组为第二逻辑磁盘地址群670。特别是,在本范例实施例中,属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)的大小是相同于逻辑区块510(0)~510(H)的大小。
此外,储存媒体管理电路202会将逻辑存取地址710(0)~710(J)分组为包含逻辑存取地址710(0)~710(G)的第一逻辑存取地址群760与包含逻辑存取地址710(G+1)~710(J)的第二逻辑存取地址群770。特别是,属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)的大小是相同于逻辑区块510(0)~510(H)的大小,并且第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)的大小是相同于属于第二逻辑磁盘地址群670的逻辑磁盘地址650(G+1)~650(J)的大小。
特别是,储存媒体管理电路202会将属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)映射至逻辑区块510(0)~510(H),并且将属于第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)映射至属于第二逻辑磁盘地址群670的逻辑磁盘地址650(G+1)~650(J)。具体来说,储存媒体管理电路202会将逻辑存取地址与逻辑区块和逻辑磁盘地址的映射关系记录在地址映射表中,已完成编址。基此,当主机系统1000下达写入或读取指令来存取逻辑存取地址710(0)~710(J)时,储存媒体管理电路202会根据地址映射表来实际地写入数据至非易失性存储器模组106或硬盘模组108中或者从非易失性存储器模组106或硬盘模组108中读取数据。
图8是根据图7所述的映射关系所图示的初始化地址映射表的范例示意图。
请参照图8,地址映射表800包括逻辑存取地址字段802与映射地址字段804,其中逻辑存取地址字段802记录逻辑存取地址并且映射地址字段804记录对应的映射地址。
例如,复合式储存装置100于被制造完成并执行初始化时,逻辑存取地址710(0)~710(G)会被分别地映射至逻辑区块510(0)~510(H)并且逻辑存取地址710(G+1)~710(J)会被分别地映射至逻辑磁盘地址650(G+1)~650(J)。
在本范例实施例中,地址映射表800会被储存在属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)中。也就是说,储存媒体管理电路202会将地址映射表800储存在逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址中。具体来说,如图7所示的映射关系,属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)未被提供给主机系统1000存取,因此,逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址610(0)~610(G)是未被使用的储存空间。基此,逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址610(0)~610(G)可被用来储存地址映射表800。
此外,在本发明另一范例实施例中,地址映射表800亦可被储存在系统区406中,并且在复合式储存装置100运作期间,储存媒体管理电路202能够根据地址映射表800来写入与读取数据。
在本范例实施例中,在主机系统1000所存取的逻辑存取地址710(0)~710(J)之中逻辑存取地址710(0)~710(G)是属于排列在前面的地址。因此,一般来说,当复合式储存装置100被作为安装作业系统的主硬盘时,作业系统会被安装在逻辑存取地址710(0)~710(G)中。由于逻辑存取地址710(0)~710(G)是映射至属于非易失性存储器模组106的逻辑区块510(0)~510(H),基此,复合式储存装置100的存取效能会高于一般仅使用传统磁盘的硬盘。
在本范例实施例中,在复合式储存装置100运作期间,复合式储存媒体控制器104的储存媒体管理电路202会持续地记录非易失性存储器模组106中坏实体区块的数目。并且,当非易失性存储器模组106中坏实体区块的数目超过一预设门槛值时,储存媒体管理电路202会对逻辑存取地址710(0)~710(G)执行重新映射程序。
在此,预设门槛值可被设定为任何适当的值。例如,在本范例实施例中,预设门槛值是被设定为初始化时属于取代区408的实体区块的数目的90%。具体来说,如上所述,当在非易失性存储器模组106中侦测到坏实体区块时,储存媒体管理电路202会从取代区408中提取正常的实体区块来取代坏实体区块。当取代区408中的无正常实体区块时,非易失性存储器模组106将无法在被用于储存数据。也就是说,当取代区408的正常实体区块的90%已被用于取代坏实体区块时,储存媒体管理电路202会对逻辑存取地址710(0)~710(G)执行重新映射程序,以延长复合式储存装置100的寿命。
具体来说,在重新映射程序中,储存媒体管理电路202会将储存于逻辑区块510(0)~510(H)所映射的实体区块中的数据复制到属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址中。然后,储存媒体管理电路202会将逻辑存取地址710(0)~710(G)重新映射至属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)。
图9是根据本发明第一范例实施例所图示的在执行重新映射后的编址的范例示意图。
请参照图9,储存媒体管理电路202会将属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)重新映射至属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)。而属于第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)会仍维持映射至属于第二逻辑磁盘地址群670的逻辑磁盘地址650(G+1)~650(J)。基此,当主机系统1000下达写入或读取指令来存取逻辑存取地址710(0)~710(J)时,储存媒体管理电路202会根据变更后的映射关系来实际地写入数据至硬盘模组108中或者从硬盘模组108中读取数据。
值得一提的是,在重新映射程序之后由于逻辑存取地址710(0)~710(J)是完全一对一映射至硬盘模组108的逻辑磁盘地址650(0)~650(J),因此,在本发明范例实施例中,储存媒体管理电路202亦可直接根据逻辑存取地址710(0)~710(J)来存取逻辑磁盘地址650(0)~650(J)所映射的实体磁盘地址610(0)~610(J),而无需通过地址映射表800。因此,在本范例实施例中,在重新映射程序之后,地址映射表800会被擦除。
此外,在本发明另一范例实施例中,例如,地址映射表800是储存于系统区406中,并且在执行上述重新映射程序时,储存媒体管理电路202会更新地址映射表800。例如,图10是根据图9所述的映射关系所图示的地址映射表的范例示意图。由此,储存媒体管理电路202可根据更新后的地址映射表800来存取数据。
图11是根据本发明第一范例实施例所图示的编址方法的流程图,其图示初始化地编址复合式储存装置100的储存空间的步骤。
请参照图11,在步骤S1101中,复合式储存媒体控制器104会将非易失性存储器模组106的实体区块至少分组为储存区与取代区。例如,非易失性存储器模组106的实体区块会被分组为包含数据区402与备用区404的储存区、系统区406与取代区408。
在步骤S1103中,复合式储存媒体控制器104会配置逻辑区块510(0)~510(H)以映射属于储存区的实体区块,并且配置逻辑磁盘地址650(0)~650(J)以映射硬盘模组108的实体磁盘地址610(0)~610(J)。
然后,在步骤S1105中,复合式储存媒体控制器104会将逻辑磁盘地址650(0)~650(J)分组为第一逻辑磁盘地址群660与第二逻辑磁盘地址群670。
在步骤S1107中,复合式储存媒体控制器104会配置逻辑存取地址710(0)~710(J)以供主机系统1000存取,并且将逻辑存取地址710(0)~710(J)分组为第一逻辑存取地址群760与第二逻辑存取地址群770。
在步骤S1109中,复合式储存媒体控制器104会初始地将属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)映射至逻辑区块510(0)~510(H)并且将属于第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)映射至属于第二逻辑磁盘地址群670的逻辑磁盘地址650(G)~650(J)。最后,在步骤S1111中,复合式储存媒体控制器104会建立与储存地址映射表800以记录逻辑存取地址与逻辑区块和逻辑磁盘地址的映射关系。
图12A是根据本发明第一范例实施例所图示的执行重新映射的流程图。
请参照图12A,在复合式储存装置100运作期间,在步骤S1201中,复合式储存媒体控制器104会持续侦测非易失性存储器模组106的坏实体区块的数目是否超过预设门槛值。
倘若非易失性存储器模组106的坏实体区块未超过预设门槛值时,图12A的流程会返回步骤S1201。
倘若非易失性存储器模组106的坏实体区块超过预设门槛值时,在步骤S1203中复合式储存媒体控制器104会擦除储存于属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址610(0)~610(G)中的地址映射表800。然后,在步骤S1205中,复合式储存媒体控制器104会将储存在逻辑区块510(0)~510(H)所映射的实体区块中的数据复制到属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)所映射的实体磁盘地址610(0)~610(G)中,并且将属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)重新映射至属于第一逻辑磁盘地址群660的逻辑磁盘地址650(0)~650(G)。特别是,在执行图S1205的步骤
图12B是根据本发明第一范例实施例所图示的读写数据的流程图。
请参照图12B,在步骤S1207中,复合式储存媒体控制器104会从主机系统1000中接收读取或写入指令。
之后,在步骤S1209中,复合式储存媒体控制器104会判断是否存有地址映射表800。
倘若存有地址映射表800时,在步骤S1211中,复合式储存媒体控制器104会根据地址映射表800来读取或写入数据。具体来说,在重新映射程序之前,地址映射表800会记录逻辑存取地址与逻辑区块和逻辑磁盘地址的映射关系。因此,复合式储存媒体控制器104会根据地址映射表800来使用非易失性存储器非易失性存储器模组106与硬盘模组108来储存数据。
倘若无存有地址映射表800时,在步骤S 1213中复合式储存媒体控制器104会根据读取或写入指令所指示的逻辑存取地址直接从硬盘模组108的逻辑磁盘地址中读取或写入数据。具体来说,在重新映射程序之后,储存媒体管理电路202可直接根据逻辑存取地址710(0)~710(J)来存取逻辑磁盘地址650(0)~650(J)所映射的实体磁盘地址610(0)~610(J),而无需通过地址映射表800。因此,若无存有地址映射表800时,复合式储存媒体控制器104会仅使用硬盘模组108来储存数据。
值得一提的是,如上所述,复合式储存媒体控制器104亦可在执行重新映射程序之后,根据更新后的地址映射表800来存取数据。基此,在本发明另一范例实施例中,图12A的步骤S1205中还包括更新地址映射表800,并且,不论在执行重新映射程序之前与之后,复合式储存媒体控制器104都是根据地址映射表800来存取数据。
[第二范例实施例]
第二范例实施例的复合式储存装置的结构是相似于第一范例实施例的复合式储存装置,其差异之处在于复合式储存装置是以逐步取代的方式来重新映射逻辑存取地址。以下将配合图1A、图2与图3来说明第二范例实施例的差异之处。
图13是根据本发明第二范例实施例所图示的初始化编址的范例示意图,并且图14是根据图13所述的映射关系所图示的地址映射表的范例示意图。
请参照图13与图14,在本范例实施例中,当复合式储存装置100被格式化(例如,主机系统1000的作业系统为档案系统时,复合式储存媒体控制器104的储存媒体管理电路202会将逻辑磁盘地址650(0)~650(L)分组为第二逻辑磁盘地址群670并且将逻辑磁盘地址650(L+1)~650(J)分组为第一逻辑磁盘地址群660。在此,属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)的大小是相同或小于于逻辑区块510(0)~510(H)的大小。
此外,储存媒体管理电路202会将逻辑存取地址710(0)~710(J)分组为包含逻辑存取地址710(0)~710(G)的第一逻辑存取地址群760与包含逻辑存取地址710(G+1)~710(J)的第二逻辑存取地址群770。特别是,属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)的大小是相同于逻辑区块510(0)~510(H)的大小,并且第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)的大小是相同于属于第二逻辑磁盘地址群670的逻辑磁盘地址650(0)~650(L)的大小。
在第二范例实施例中,储存媒体管理电路202会将属于第一逻辑存取地址群760的逻辑存取地址710(0)~710(G)映射至逻辑区块510(0)~510(H),并且将属于第二逻辑存取地址群770的逻辑存取地址710(G+1)~710(J)映射至属于第二逻辑磁盘地址群670的逻辑磁盘地址650(0)~650(L)。同样的,在第二范例实施例中,储存媒体管理电路202会将逻辑存取地址与逻辑区块和逻辑磁盘地址的映射关系记录在地址映射表800中,已完成编址。基此,当主机系统1000下达写入或读取指令来存取逻辑存取地址710(0)~710(J)时,储存媒体管理电路202会根据地址映射表800来实际地写入数据至非易失性存储器非易失性存储器模组106或硬盘模组108中或者从非易失性存储器非易失性存储器模组106或硬盘模组108中读取数据。
值得一提的是,在第一范例实施例中,储存媒体管理电路202是在当非易失性存储器非易失性存储器模组106中坏实体区块的数目大于预设门槛值时,执行重新映射程序,以延长复合式储存装置100的寿命。然而,在第二范例实施例中,储存媒体管理电路202会在取代区408中无正常实体区块时,以属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)来取代逻辑区块以映射对应的逻辑存取地址。
具体来说,如上所述,逻辑区块所映射的实体区块会在多次擦除后损坏,并且储存媒体管理电路202会从取代区408中提取正常的实体区块来取代坏实体区块。特别是,当取代区408中无正常实体区块时储存媒体管理电路202会重新调整映射关系。
例如,在逻辑存取地址710(1)是映射逻辑区块510(1)并且逻辑区块510(1)是映射实体区块304(1)的例子中,倘若实体区块304(1)变成坏实体区块并且取代区408中无任何正常实体区块时,媒体管理电路202会在地址映射表800中将逻辑存取地址710(1)映射至逻辑磁盘地址650(L+1),并且将主机系统1000欲写入至逻辑存取地址710(1)的数据写入至逻辑磁盘地址650(L+1)所映射的实体磁盘地址中(如图15所示)。
也就是说,当发生实体区块损坏且取代区408中无任何正常实体区块时,属于第一逻辑磁盘地址群660的逻辑磁盘地址会被用来取代映射坏实体区块的逻辑区块,以重新映射至逻辑存取地址。
基此,类似于第一范例实施例,当复合式储存装置100被作为安装作业系统的主硬盘时,作业系统一般会被安装在逻辑存取地址710(0)~710(G)中。由于逻辑存取地址710(0)~710(G)是映射至属于非易失性存储器非易失性存储器模组106的逻辑区块510(0)~510(H),基此,根据第二范例实施例的复合式储存装置100的效能会高于一般仅使用传统磁盘的硬盘。此外,通过使用硬盘模组108中属于第一逻辑磁盘地址群660的逻辑磁盘地址来取代映射坏实体区块的逻辑区块,可有效地延长复合式储存装置100的寿命。
第二范例实施例的初始编址方法的步骤是类似于图11所述,在此不重复描述。以下将针对重新映射的步骤进行描述。
图16是根据本发明第二范例实施例所图示的重新映射的流程图。
请参照图16,在步骤S1601中,复合式储存媒体控制器104会持续地监控以侦测是否有任何逻辑区块所映射的实体区块变成坏实体区块。
倘若有任一逻辑区块所映射的实体区块变成坏实体区块时,在步骤S1603中复合式储存媒体控制器104会判断取代区408中是否有正常的实体区块。
倘若取代区408中有正常的实体区块时,在步骤S1605,复合式储存媒体控制器104会从取代区408中提取一个正常的实体区块来取代损坏的实体区块,并且图16的流程会返回至步骤S1601。
倘若取代区408中无正常的实体区块时,在步骤S1607中,复合式储存媒体控制器104会判断属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)之中是否有未被使用的逻辑磁盘地址。
倘若属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)之中有未被使用的逻辑磁盘地址,在步骤S1609中复合式储存媒体控制器104会从属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)之中选择一个未被使用的逻辑磁盘地址。并且,在步骤S1611中复合式储存媒体控制器104会将映射至此逻辑区块的逻辑存取地址重新映射至所选择的逻辑磁盘地址(例如,如图15所示),并且图16的流程会返回步骤S1601。
倘若属于第一逻辑磁盘地址群660的逻辑磁盘地址650(L+1)~650(J)之中已无未被使用的逻辑磁盘地址时,在步骤S1613中,复合式储存媒体控制器104会宣告复合式数据储存装置100的储存状态为写入保护模式,并且不允许主机系统1000再写入数据至复合式数据储存装置100中。
综上所述,相较于传统磁盘硬盘来说,本发明范例实施例的复合式储存装置及其复合式储存媒体控制器与编址方法能够有效地提升数据存取的效能。此外,相较于纯记忆体储存装置来说,本范例实施例的复合式储存装置的寿命可有效地被延长。
虽然本发明以实施例揭示如上,但其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,可作任意改动或等同替换,故本发明的保护范围应当以本申请权利要求书所界定的范围为准。
Claims (14)
1.一种复合式储存装置,包括:
一连接器,用以连接至一主机系统;
一非易失性内存模组,具有多个实体区块;
一硬盘模组,具有多个实体磁盘地址;以及
一复合式储存媒体控制器,电性连接至该连接器、该非易失性内存模组与该硬盘模组,用以将所述实体区块至少分组为一储存区与一取代区,配置多个逻辑区块以映射属于该储存区的所述实体区块并且配置多个逻辑磁盘地址以映射该硬盘模组的所述实体磁盘地址,
其中该复合式储存媒体控制器还用以将所述逻辑磁盘地址分组为至少一第一逻辑磁盘地址群与一第二逻辑磁盘地址群,
其中该复合式储存媒体控制器还用以配置多个逻辑存取地址以供该主机系统存取,并且将所述逻辑存取地址分组为一第一逻辑存取地址群与一第二逻辑存取地址群,
其中该复合式储存媒体控制器初始地将属于该第一逻辑存取地址群的所述逻辑存取地址映射至所述逻辑区块并且将属于该第二逻辑存取地址群的所述逻辑存取地址映射至属于该第二逻辑磁盘地址群的所述逻辑磁盘地址。
2.根据权利要求1所述的复合式储存装置,其中该复合式储存媒体控制器还用以判断所述实体区块之中的坏实体区块的数目是否超过一预设门槛值,
其中当所述实体区块之中的坏实体区块的数目超过该预设门槛值时,该复合式储存媒体控制器还用以将储存在所述逻辑区块所映射的所述实体区块中的资料复制到属于该第一逻辑磁盘地址群的所述逻辑磁盘地址所映射的所述实体磁盘地址中并且将属于该第一逻辑存取地址群的所述逻辑存取地址重新映射至属于该第一逻辑磁盘地址群的所述逻辑磁盘地址。
3.根据权利要求1所述的复合式储存装置,其中该复合式储存媒体控 制器建立与维护一地址映射表以记录所述逻辑存取地址与所述逻辑区块和属于该第二逻辑磁盘地址群的所述逻辑磁盘地址之间的一映射关系。
4.根据权利要求3所述的复合式储存装置,其中该复合式储存媒体控制器将该地址映射表储存在属于该第一逻辑磁盘地址群的所述逻辑磁盘地址所映射的所述实体磁盘地址中。
5.根据权利要求2所述的复合式储存装置,其中属于该第一逻辑磁盘地址群的所述逻辑磁盘地址的大小相同于所述逻辑区块的大小。
6.根据权利要求1所述的复合式储存装置,其中当所述逻辑区块之中的其中一个逻辑区块所映射的实体区块变成一坏实体区块时,该复合式储存媒体控制器还用以判断该取代区的所述实体区块之中是否存有一正常实体区块,
其中当该取代区的所述实体区块之中无存有该正常实体区块时,该复合式储存媒体控制器还用以将属于该第一逻辑存取地址群的所述逻辑存取地址之中映射该其中一个逻辑区块的逻辑存取地址映射至属于该第一逻辑磁盘地址群的所述逻辑磁盘地址的其中之一。
7.根据权利要求6所述的复合式储存装置,其中属于该第一逻辑磁盘地址群的所述逻辑磁盘地址的大小相同或小于所述逻辑区块的大小。
8.一种复合式储存媒体控制器,用于管理一非易失性内存模组与一硬盘模组,其中该非易失性内存模组具有多个实体区块且该硬盘模组具有多个实体磁盘地址,该复合式储存媒体控制器包括:
一主机接口,用以电性连接至一主机系统;
一储存媒体接口,用以电性连接至该非易失性内存模组与该硬盘模组;以及
一储存媒体管理电路,电性连接该主机接口与该储存媒体接口,并且用以将所述实体区块至少分组为一储存区与一取代区,配置多个逻辑区块以映射属于该储存区的所述实体区块并且配置多个逻辑磁盘地址以映射该硬盘模 组的所述实体磁盘地址,
其中该储存媒体管理电路还用以将所述逻辑磁盘地址分组为至少一第一逻辑磁盘地址群与一第二逻辑磁盘地址群,
其中该储存媒体管理电路还用以配置多个逻辑存取地址以供该主机系统存取,并且将所述逻辑存取地址分组为一第一逻辑存取地址群与一第二逻辑存取地址群,
其中该储存媒体管理电路初始地将属于该第一逻辑存取地址群的所述逻辑存取地址映射至所述逻辑区块并且将属于该第二逻辑存取地址群的所述逻辑存取地址映射至属于该第二逻辑磁盘地址群的所述逻辑磁盘地址。
9.根据权利要求8所述的复合式储存媒体控制器,其中该储存媒体管理电路还用以判断所述实体区块之中的坏实体区块的数目是否超过一预设门槛值,
其中当所述实体区块之中的坏实体区块的数目超过该预设门槛值时,该储存媒体管理电路还用以将储存在所述逻辑区块所映射的所述实体区块中的资料复制到属于该第一逻辑磁盘地址群的所述逻辑磁盘地址所映射的所述实体磁盘地址中并且将属于该第一逻辑存取地址群的所述逻辑存取地址重新映射至属于该第一逻辑磁盘地址群的所述逻辑磁盘地址。
10.根据权利要求8所述的复合式储存媒体控制器,其中当所述逻辑区块之中的其中一个逻辑区块所映射的实体区块变成一坏实体区块时,该储存媒体管理电路还用以判断该取代区的所述实体区块之中是否存有一正常实体区块,
其中当该取代区的所述实体区块之中无存有该正常实体区块时,该储存媒体管理电路还用以将属于该第一逻辑存取地址群的所述逻辑存取地址之中映射该其中一个逻辑区块的逻辑存取地址映射至属于该第一逻辑磁盘地址群的所述逻辑磁盘地址的其中之一。
11.一种编址方法,用于具有一非易失性内存模组与一硬盘模组的一复 合式储存装置,其中该非易失性内存模组具有多个实体区块且该硬盘模组具有多个实体磁盘地址,该编址方法包括:
将所述实体区块至少分组为一储存区与一取代区;
配置多个逻辑区块以映射属于该储存区的所述实体区块;
配置多个逻辑磁盘地址以映射该硬盘模组的所述实体磁盘地址,
将所述逻辑磁盘地址分组为至少一第一逻辑磁盘地址群与一第二逻辑磁盘地址群;
配置多个逻辑存取地址以供一主机系统存取;
将所述逻辑存取地址分组为一第一逻辑存取地址群与一第二逻辑存取地址群;以及
初始地将属于该第一逻辑存取地址群的所述逻辑存取地址映射至所述逻辑区块并且将属于该第二逻辑存取地址群的所述逻辑存取地址映射至属于该第二逻辑磁盘地址群的所述逻辑磁盘地址。
12.根据权利要求11所述的编址方法,更包括:
判断所述实体区块之中的坏实体区块的数目是否超过一预设门槛值;以及
当所述实体区块之中的坏实体区块的数目超过该预设门槛值时,将储存在所述逻辑区块所映射的所述实体区块中的资料复制到属于该第一逻辑磁盘地址群的所述逻辑磁盘地址所映射的所述实体磁盘地址中并且将属于该第一逻辑存取地址群的所述逻辑存取地址重新映射至属于该第一逻辑磁盘地址群的所述逻辑磁盘地址。
13.根据权利要求12所述的编址方法,其中将所述逻辑磁盘地址分组为该第一逻辑磁盘地址群与该第二逻辑磁盘地址群的步骤包括:
将所述逻辑磁盘地址之中的部分逻辑磁盘地址分组为该第一逻辑磁盘地址群,其中该部分逻辑磁盘地址的大小相同于所述逻辑区块的大小;以及
将所述逻辑磁盘地址之中的其他部分逻辑磁盘地址分组为该第二逻辑磁 盘地址群。
14.根据权利要求11所述的编址方法,其中将所述逻辑磁盘地址分组为该第一逻辑磁盘地址群与该第二逻辑磁盘地址群的步骤包括:
将所述逻辑磁盘地址之中的部分逻辑磁盘地址分组为该第一逻辑磁盘地址群,其中该部分逻辑磁盘地址的大小相同或小于所述逻辑区块的大小;以及
将所述逻辑磁盘地址之中的其他部分逻辑磁盘地址分组为该第二逻辑磁盘地址群。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010285318.0A CN102402396B (zh) | 2010-09-15 | 2010-09-15 | 复合式储存装置及其复合式储存媒体控制器与编址方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010285318.0A CN102402396B (zh) | 2010-09-15 | 2010-09-15 | 复合式储存装置及其复合式储存媒体控制器与编址方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102402396A CN102402396A (zh) | 2012-04-04 |
CN102402396B true CN102402396B (zh) | 2014-09-17 |
Family
ID=45884643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010285318.0A Active CN102402396B (zh) | 2010-09-15 | 2010-09-15 | 复合式储存装置及其复合式储存媒体控制器与编址方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102402396B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103377132B (zh) * | 2012-04-16 | 2016-02-10 | 群联电子股份有限公司 | 管理存储器空间的方法、存储器控制器与存储器储存装置 |
CN104133777B (zh) * | 2014-07-24 | 2018-01-16 | 曙光信息产业(北京)有限公司 | 一种共享存储系统及其使用方法 |
US10372364B2 (en) * | 2016-04-18 | 2019-08-06 | Super Micro Computer, Inc. | Storage enclosure with daisy-chained sideband signal routing and distributed logic devices |
CN107590080B (zh) * | 2016-07-07 | 2020-10-09 | 合肥兆芯电子有限公司 | 映射表更新方法、存储器控制电路单元及存储器存储装置 |
US11243831B2 (en) * | 2019-07-15 | 2022-02-08 | Micron Technology, Inc. | Reset and replay of memory sub-system controller in a memory sub-system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080215802A1 (en) * | 2000-01-06 | 2008-09-04 | Super Talent Electronics, Inc. | High Integration of Intelligent Non-volatile Memory Device |
CN101458956A (zh) * | 2007-12-14 | 2009-06-17 | 慧荣科技股份有限公司 | 存取一快闪存储器的装置、方法及平均地使用该快闪存储器的区块的方法 |
CN101556555A (zh) * | 2008-04-08 | 2009-10-14 | 群联电子股份有限公司 | 用于闪存的区块管理方法、其控制器与储存系统 |
-
2010
- 2010-09-15 CN CN201010285318.0A patent/CN102402396B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080215802A1 (en) * | 2000-01-06 | 2008-09-04 | Super Talent Electronics, Inc. | High Integration of Intelligent Non-volatile Memory Device |
CN101458956A (zh) * | 2007-12-14 | 2009-06-17 | 慧荣科技股份有限公司 | 存取一快闪存储器的装置、方法及平均地使用该快闪存储器的区块的方法 |
CN101556555A (zh) * | 2008-04-08 | 2009-10-14 | 群联电子股份有限公司 | 用于闪存的区块管理方法、其控制器与储存系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102402396A (zh) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102272745B (zh) | 存储器系统控制器 | |
CN104102585B (zh) | 映射信息记录方法、存储器控制器与存储器储存装置 | |
CN103530062B (zh) | 数据存储方法、存储器控制器与存储器存储装置 | |
TWI467581B (zh) | 複合式儲存裝置及其複合式儲存媒體控制器與定址方法 | |
CN104699413B (zh) | 数据管理方法、存储器存储装置及存储器控制电路单元 | |
CN102193869B (zh) | 存储器管理与写入方法及其存储器控制器与储存系统 | |
CN102292712A (zh) | 逻辑地址偏移 | |
CN103514096B (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
CN103544115B (zh) | 数据写入方法、存储器控制器与存储器存储装置 | |
US8074128B2 (en) | Block management and replacement method, flash memory storage system and controller using the same | |
CN101567220A (zh) | 闪存的损坏区块辨识方法、储存系统及其控制器 | |
CN102402396B (zh) | 复合式储存装置及其复合式储存媒体控制器与编址方法 | |
CN103699491A (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
CN102890655A (zh) | 存储器储存装置、其存储器控制器与有效数据识别方法 | |
CN102446137B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
CN101944384B (zh) | 用于闪速存储器的数据写入方法及其控制电路与储存系统 | |
CN101727397B (zh) | 区块管理与更换方法、闪存储存系统及其控制器 | |
CN102129353A (zh) | 闪存储存系统、闪存控制器与数据写入方法 | |
CN103389941A (zh) | 存储器格式化方法、存储器控制器及存储器存储装置 | |
CN103714008A (zh) | 数据存储方法、存储器控制器与存储器存储装置 | |
CN103544118A (zh) | 存储器储存装置、其存储器控制器与数据写入方法 | |
CN103578566A (zh) | 存储器存储装置及其修复方法 | |
US20100325344A1 (en) | Data writing method for flash memory and control circuit and storage system using the same | |
CN102053920B (zh) | 数据写入方法及闪存控制器与闪存存储系统 | |
CN103984635A (zh) | 数据写入方法、存储器控制器与存储器储存装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |