CN102339855A - 内连线结构及其制作方法 - Google Patents

内连线结构及其制作方法 Download PDF

Info

Publication number
CN102339855A
CN102339855A CN2011100294177A CN201110029417A CN102339855A CN 102339855 A CN102339855 A CN 102339855A CN 2011100294177 A CN2011100294177 A CN 2011100294177A CN 201110029417 A CN201110029417 A CN 201110029417A CN 102339855 A CN102339855 A CN 102339855A
Authority
CN
China
Prior art keywords
metal layer
workfunction layers
layer
opening
signal metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100294177A
Other languages
English (en)
Other versions
CN102339855B (zh
Inventor
周汉源
朱鸣
张立伟
庄学理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102339855A publication Critical patent/CN102339855A/zh
Application granted granted Critical
Publication of CN102339855B publication Critical patent/CN102339855B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种内连线结构及其制作方法，该内连线结构，包括一第一栅极电极，具有一第一功函数金属层的一第一部分，第一部分位于一信号金属层的一第一部分之下；以及一第二栅极电极，具有第一功函数金属层的一第二部分，第二部分插置于一第二功函数金属层与信号金属层的一第二部分之间，其中信号金属层的第二部分位于第一功函数金属层的第二部分之上，信号金属层的第二部分与信号金属层的第一部分是连续的，信号金属层的第二部分的最大厚度小于信号金属层的第一部分的最大厚度。本发明的实施例中内连线结构的接触阻抗，较不受工艺变动的影响。

Description

内连线结构及其制作方法
技术领域
本发明涉及一种集成电路的制作方法，特别是涉及一种内连线结构。
背景技术
电子装置(例如计算机、手机等)大量地使用半导体元件。半导体元件包括形成于半导体晶片上的集成电路，其通过沉积许多种类的薄膜材料于半导体晶片上并图案化这些薄膜材料来形成集成电路。集成电路包括场效应晶体管(field-effect transistors，FETs)，例如金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistors，MOSFETs)。
随着技术节点的缩短，在某些集成电路的设计上，欲以金属栅极电极取代传统的多晶硅栅极电极，以降低特征尺寸并提高元件的性能。形成该金属栅极电极的一种工艺称为“后栅极”工艺，其在工艺的最后才制作最终金属栅极电极，其可减少后续工艺的数量，包括在形成栅极之后必须进行的高温工艺。
图1示出半导体元件100的俯视图，半导体元件100包括传统的内连线结构110，其以“后栅极”工艺制作。半导体元件100包括N型的金属氧化物半导体场效应晶体管(nMOSFET)100n与P型的金属氧化物半导体场效应晶体管(pMOSFET)100p。N型的金属氧化物半导体场效应晶体管100n是由位于有源区104n的通道区上的第一栅极电极110n所构成。P型的金属氧化物半导体场效应晶体管100p是由位于有源区104p的通道区上的第二栅极电极110p所构成。第一栅极电极110n与第二栅极电极110p彼此电性连接，并且在下文中统称为内连线结构110。内连线结构110通过一接触插塞(contact)130电性连接至一电压源。
图2A至图2C示出沿图1中各自的剖面线(A-A、B-B、C-C)的剖面图。图2A示出沿图1中的线段A-A的P型金属氧化物半导体场效应晶体管100p的第二栅极电极110p的剖面图。第二栅极电极110p可包括一第一阻挡金属层112p、一P型功函数金属层114p、一第二阻挡金属层116p以及一信号金属层118p。图2B示出沿图1中的线段B-B的N型金属氧化物半导体场效应晶体管100n的第一栅极电极110n的剖面图。第一栅极电极110n可包括一第一阻挡金属层112n、一N型功函数金属层114n、一第二阻挡金属层116n以及一信号金属层118n。图2C示出沿图1中的线段C-C的一内连线结构110的剖面图，内连线结构110包括N型金属氧化物半导体场效应晶体管100n的第一栅极电极110n以及P型金属氧化物半导体场效应晶体管100p的第二栅极电极110p。一接触插塞130配置于第一栅极电极110n与第二栅极电极110p之间的界面上。
然而，在互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)的制造工艺中，要去实施这些结构与工艺是相当有挑战性的。由于栅极长度与元件之间的间隔缩小，这些问题日益恶化。举例来说，很难达到对所有的互补式金属氧化物半导体元件100n/100p都有相同的接触阻抗，因为接触插塞130与内连线结构110的相对位置改变会导致对互补式金属氧化物半导体元件100n/100p的接触阻抗改变。不稳定的接触阻抗可能会使经由接触插塞130供给至内连线结构110的电压不稳定，从而增加了元件的不稳定性以及/或元件失效的可能性。
因此，需要一种接触阻抗对于工艺变动较不敏感的内连线结构。
发明内容
为克服现有技术的缺陷，本发明一实施例提供一种内连线结构，包括一第一栅极电极，具有一第一功函数金属层的一第一部分，第一部分位于一信号金属层的一第一部分之下；以及一第二栅极电极，具有第一功函数金属层的一第二部分，第二部分插置于一第二功函数金属层与信号金属层的一第二部分之间，其中信号金属层的第二部分位于第一功函数金属层的第二部分之上，信号金属层的第二部分与信号金属层的第一部分是连续的，信号金属层的第二部分的最大厚度小于信号金属层的第一部分的最大厚度。
本发明另一实施例提供一种位于互补式金属氧化物半导体内的内连线结构的制作方法，包括提供一基板；在基板上的一介电层中形成一第一开口；以一第二功函数金属层部分填入第一开口，其中第二功函数金属层的一顶面位于第一开口的一顶面之下；在基板上的介电层中形成一邻接第一开口的第二开口；沉积一第一功函数金属层于第一开口与第二开口中，借以在第一开口中使第一功函数金属层位于第二功函数金属层上；在第一开口与第二开口中沉积一信号金属层于第一功函数金属层上；以及平坦化信号金属层。
本发明的实施例中内连线结构的接触阻抗，较不受工艺变动的影响。
附图说明
图1示出现有内连线结构的俯视图。
图2A至图2C示出沿图1中各自的剖面线的剖面图。
图3示出本发明的多个实施例的内连线结构的制作方法的流程图。
图4示出本发明的多个实施例的内连线结构的俯视图。
图5A-图9A、图5B-图9B、图5C-图9C示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中各自的剖面线的剖面图。
【主要附图标记说明】
100～半导体元件；
100n/100p～互补式金属氧化物半导体元件；
110～内连线结构；
100n～N型的金属氧化物半导体场效应晶体管；
100p～P型的金属氧化物半导体场效应晶体管；
102～半导体基板、基板；
104n～第二有源区、有源区；
104p～第一有源区、有源区；
106～隔离区；
108～栅介电层；
110n～第一栅极电极；
110p～第二栅极电极；
112n、112p～第一阻挡金属层；
114n～N型功函数金属层；
114p～P型功函数金属层；
116n、116p～第二阻挡金属层；
118n、118p～信号金属层；
122n～n型轻掺杂区；
122p～p型轻掺杂区；
124n～n型源极/漏极区；
124p～p型源极/漏极区；
126～栅极间隙壁；
128～层间介电层；
130～接触插塞；
300～制作方法；
302、304、306、308、310、312、314～步骤；
400～半导体元件；
400n～N型的金属氧化物半导体场效应晶体管；
400p～P型的金属氧化物半导体场效应晶体管；
408～闲置栅极电极层、多晶硅栅极电极层；
410～内连线结构；
410n～第一栅极电极、栅极结构、栅极电极；
410p～第二栅极电极、栅极结构、栅极电极；
412n～第一阻挡层；
414a、418n～第一部分；
414b、418p～第二部分；
414n～第一功函数金属层；
414p～第二功函数金属层；
414s～第二功函数金属层的顶面；
416n～第二阻挡层；
418～信号金属层；
420～第一开口；
420s～第一开口的顶面；
430～第二开口；
440～接触插塞；
t1、t2、t5、t6～最大厚度；
t3、t4～厚度。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。
可以了解的是，下述内容将提供许多不同的实施例，或是例子，以实施本发明的不同的特征。成分与排列的特定例子如下所述以简化本说明书。当然，在此仅用以作为范例，并非用以限定本发明。举例来说，当以下述及一第一构件形成于一第二构件之上或上时，可包括第一构件与第二构件是直接接触地形成的实施例、以及间隔有其他构件于第一构件与第二构件之间的实施例，如此则第一构件可未与第二构件直接接触。在此，为了简化以及清楚起见，是任意地示出各种构件的尺寸。再者，本说明书在不同实施例中可能使用重复的标号及/或标示。此重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。此外，本说明书提供“后栅极”金属栅极制造工艺的多个例子，然而，本领域普通技术人员当可知道本发明可适用其他的工艺及/或使用其他的材料。
图3示出本发明的多个实施例的内连线结构410(如图4与图9C所示)的制作方法300的流程图。图4示出本发明的多个实施例的一包括内连线结构410的半导体元件400的俯视图。图5A-图9A、图5B-图9B、图5C-图9C示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中各自的剖面线的剖面图。可以知道的是，部分的半导体元件400可以互补式金属氧化物半导体技术工艺制作。因此，可以了解的是，可在图3的制作方法300进行之前、之时、之后加入额外的工艺，且在此仅简述一些其他的工艺。再者，为了较佳地了解本发明的发明概念，而简化图3至图9C。举例来说，虽然图示介绍了用来作为半导体元件400的一内连线结构410，可以了解的是，半导体元件400可能是部分的集成电路，集成电路可包括多个其他的元件(包括电阻、电容、电感、保险丝等)。
图4示出一包括内连线结构410的半导体元件400的俯视图。半导体元件400包括一N型的金属氧化物半导体场效应晶体管400n与一P型的金属氧化物半导体场效应晶体管400p。N型的金属氧化物半导体场效应晶体管400n是由一位于有源区104n的通道区上的第一栅极电极410n所构成的。P型的金属氧化物半导体场效应晶体管400p是由一位于有源区104p的通道区上的第二栅极电极410p所构成的。第一栅极电极410n包括一信号金属层418的一第一部分418n，且第二栅极电极410p包括信号金属层418的一第二部分418p，其中第一栅极电极410n与第二栅极电极410p彼此电性连接，且在下文中统称为一内连线结构410。信号金属层418经由一接触插塞430电性连接至一电压源。值得注意的是，信号金属层418的第一部分418n与第二部分418p具有相同的低阻抗导电材料。因此，信号金属层418的第二部分418p与信号金属层418的第一部分418n为单一金属层。因此，由于N型的金属氧化物半导体场效应晶体管400n与P型的金属氧化物半导体场效应晶体管400p共用相同的信号金属层418，接触插塞430与信号金属层418之间即使相对位置改变也不会改变与N型的金属氧化物半导体场效应晶体管400n或P型的金属氧化物半导体场效应晶体管400p的接触阻抗。因此，本实施例的半导体元件400的制作方法可制作出一固定接触阻抗的内连线结构410以提供内连线结构410一稳定的电压，进而提高元件的性能。
再者，图5A-图9A、图5B-图9B、图5C-图9C示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中各自的剖面线的剖面图。图5A-图9A示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中线段A’-A’的一P型的金属氧化物半导体场效应晶体管400p的剖面图。图5B-图9B示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中线段B’-B’的一N型的金属氧化物半导体场效应晶体管400n的剖面图。图5C-图9C示出在本发明的多个实施例的制作方法的各个阶段中沿着图4中线段C’-C’的一内连线结构410的剖面图。
请参照图3、图5A、图5B、图5C，制作方法300始于步骤302，提供一基板102。基板102可包括一硅基板。或者是，基板102可包括硅锗、砷化镓或是其他适合的半导体材料。基板102还可包括其他的结构，例如各种掺杂区、内埋层(buried layer)、及/或外延层。再者，基板102可为一绝缘层上半导体，例如绝缘层上硅(silicon on insulator，SOI)。在其他的实施例中，半导体基板102可包括一掺杂的外延层、一梯度半导体层(gradientsemiconductor layer)、及/或还可包括一半导体层位于另一不同型的半导体层上，例如一硅层位于一硅锗层上。在其他实施例中，化合物半导体基底(compound semiconductor substrate)可包括一多层硅结构，或一硅基底可包括一多层化合物半导体结构。
半导体基板102可包括一作为P型的金属氧化物半导体场效应晶体管400p的第一有源区104p、一作为N型的金属氧化物半导体场效应晶体管400n的第二有源区104n、以及多个隔离区106。有源区104p、104n可依设计需求而具有各种掺杂结构。举例来说，第一有源区104p是以N型掺杂物(例如磷或砷)掺杂，第二有源区104n是以P型掺杂物(例如硼或氟化硼)掺杂。
隔离区106可形成在基板102上以隔离各种有源区104p、104n，使有源区104p、104n彼此独立。隔离区106可使用隔离技术(isolation technolog)，例如硅局部氧化(local oxidation of silicon，LOCOS)或浅沟槽隔离(shallowtrench isolation，STI)，以定义并电性隔离各种有源区104p、104n。在本实施例中，隔离区106包括浅沟槽隔离。隔离区106可包括的材料例如为氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃(fluoride-doped silicate glass，FSG)、低介电常数材料、及/或前述的组合。隔离区106以及本实施例中的浅沟槽隔离可以任何适合的工艺形成。在一实施例中，形成浅沟槽隔离的方法可包括以一般的光刻工艺图案化半导体基板102、在基板102中蚀刻一沟槽(例如利用干式蚀刻、湿式蚀刻、及/或等离子体蚀刻工艺)、以及在该沟槽中填入一介电材料(例如利用化学气相沉积工艺)。在一些实施例中，填满的沟槽可填有一多层结构，例如一填满氮化硅或氧化硅的热氧化衬层(thermal oxide liner layer)。
请再次参照图5A、图5B、图5C，可在基板102上形成一栅介电层108。在一些实施例中，栅介电层108可包括氧化硅、氮化硅、氮氧化硅或是高介电常数材料。高介电常数材料包括一些金属氧化物，例如Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物以及前述的混合。在本实施例中，栅介电层108为一含有氧化铪(HfOx)的高介电常数介电层，其厚度约为10～30埃。可以一适合的工艺形成栅介电层108，例如原子层沉积(atomic layer deposition，ALD)、化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、热氧化法(thermal oxidation)、紫外线臭氧氧化法(UV-ozone oxidation)、或前述的组合。栅介电层108还可包括一界面层(interfacial layer，未示出)以减少栅介电层108与基板102之间的伤害。界面层可包括氧化硅。
在后栅极工艺(gate last process)中，可接着在栅介电层108上形成一闲置栅极电极(dummy gate electrode)层408。在一些实施例中，闲置栅极电极层408可包括单层或多层结构。在本实施例中，闲置栅极电极层408可包括多晶硅(poly-silicon)。再者，闲置栅极电极层408可为均匀地或是梯度地掺杂的多晶硅。闲置栅极电极层408的厚度可约为30纳米至60纳米。可以低压化学气相沉积(low-pressure chemical vapor deposition，LPCVD)工艺形成闲置栅极电极层408。在一实施例中，可在低压化学气相沉积炉中以约580℃～650℃在约200毫托尔(mTorr)至1托尔的压力下，以硅烷(silane，SiH4)或是二氯硅烷(dichlorosilane)为硅源气体进行低压化学气相沉积工艺。
然后，以一适当的工艺(例如旋转涂布，spin-on coating)在闲置栅极电极层408上形成一光致抗蚀剂层，并以一适当的光刻图案化法(lithographypatterning method)进行图案化以于栅介电层108与闲置栅极电极层408上形成一图案化光致抗蚀剂结构(亦即，覆盖其中一栅极以对其他的栅极进行个别的处理)。图案化光致抗蚀剂结构的宽度约为15纳米～45纳米。然后，可利用干式蚀刻工艺将图案化光致抗蚀剂结构的图案转移到其下层(亦即，栅介电层108与闲置栅极电极层408)以形成栅极结构410p、410n。之后，可移除光致抗蚀剂层。
在另一实施例中，在闲置栅极电极层408上形成一硬掩模层(未示出)，在硬掩模层上形成一图案化光致抗蚀剂层；将光致抗蚀剂层的图案转移到硬掩模层，之后，转移到闲置栅极电极层408与栅介电层108以形成栅极结构410p、410n。硬掩模层包括氧化硅。或者是，硬掩模层可视情况而包括氮化硅、及/或氮氧化硅，且可用例如化学气相沉积法或是物理气相沉积法形成。硬掩模层的厚度约为100埃至800埃。
值得注意的是，半导体元件400可经历其他的后栅极工艺以及其他的互补式金属氧化物半导体技术工艺以形成具有各种结构的半导体元件400。同样地，前述各种结构仅在此简述。在后栅极工艺中，半导体元件400的各种构件可在形成栅极电极410p、410n之前形成。各种构件可包括位于有源区104p、104n中且位于栅极电极410p、410n的两侧的轻度掺杂的源极/漏极区(p型与n型的轻掺杂区)122p、122n以及源极/漏极区(p型与n型的源极/漏极)124p、124n。p型轻掺杂区122p与源极/漏极区124p可掺杂硼(B)或铟(In)，n型轻掺杂区122n与源极/漏极区124n可掺杂磷(P)或砷(As)。各种结构还可包括位于栅极电极410p、410n的对向侧壁上的栅极间隙壁(gate spacer)126与层间介电层(interlayer dielectric，ILD)128。栅极间隙壁126可由氧化硅、氮化硅、或是其他适合的材料形成。层间介电层128可包括氧化物，其可由高深宽比工艺(high-aspect-ratio process，HARP)及/或高密度等离子体(high-density-plasma，HDP)沉积工艺形成。
请参照图3、图6A、图6B、图6C，在制作方法300的步骤304中，可在基板102上形成一位于一介电层中(亦即，位于栅极间隙壁126之间)的第一开口420。在本实施例中，以栅极间隙壁126为硬掩模，可自栅极电极410p移除闲置栅极电极层408的一第一部分以形成一位于栅极间隙壁126中的第一开口420，此时，栅极电极410n中的闲置栅极电极层408的一第二部分覆盖有一图案化光致抗蚀剂层。可以干式蚀刻工艺移除闲置栅极电极层408的第一部分。在一实施例中，施行于闲置多晶硅栅极电极层408的第一部分上的干式蚀刻工艺的工艺条件为：电源功率约为650瓦至800瓦、偏压功率约为100瓦至120瓦、以及压力约为60毫托尔至200毫托尔，并且以氯气、溴化氢、以及氦气为蚀刻气体。
请参照图3、图7A、图7B、图7C，在制作方法300的步骤306中，将一第二功函数金属层414p部分填入第一开口420中，其中第二功函数金属层414p的一顶面414s低于第一开口420的一顶面420s。第二功函数金属层414p的材质是选自于由氮化钛、氮化钨、氮化钽以及钌所构成的群组。第二功函数金属层414p可以化学气相沉积、物理气相沉积或是其他适合的方法形成。在本实施例中，第二功函数金属层414p可以是先沉积在栅介电层108、栅极间隙壁126、以及层间介电层128上以填满第一开口420。然后，进行化学机械研磨工艺以移除第二功函数金属层414p的位于第一开口420外的部分。然后，以湿式蚀刻工艺移除第二功函数金属层414p的位于第一开口420中的一顶部，以形成P型金属氧化物半导体场效应晶体管400p的一第二栅极电极410p的一部分。湿式蚀刻工艺可具有高度的选择性，因此，湿式蚀刻工艺可停止于栅极间隙壁126。举例来说，湿式蚀刻化学可包括氯化氢与过氧化氢，以选择性地移除第二功函数金属层414p的顶部，因此，第二功函数金属层414p的一顶面414s低于第一开口420的一顶面420s。剩下的第二功函数金属层414p的最大厚度t1为150埃至350埃。
请参照图3、图8A、图8B、图8C，在制作方法300的步骤308中，在基板102上形成一第二开口430，其邻接位于介电层(亦即栅极间隙壁126)中的第一开口420。在一实施例中，以栅极间隙壁126与剩下的第二功函数金属层414p为硬掩模，自栅极电极410n移除闲置栅极电极层408的第二部分，以在栅极间隙壁126中形成一第二开口430。可利用湿式蚀刻及/或干式蚀刻工艺移除闲置栅极电极层408的第二部分。在一实施例中，用来移除闲置多晶硅栅极电极层408的湿式蚀刻工艺包括使其暴露于一氢氧化物溶液中，氢氧化物溶液含有氢氧化铵、稀释的氢氟酸、去离子水、及/或其他适合的蚀刻剂溶液。在其他实施例中，用来移除闲置多晶硅栅极电极层408的干式蚀刻工艺的工艺条件为电源功率约为650瓦至800瓦、偏压功率约为100瓦至120瓦、以及压力约为60毫托尔至200毫托尔，并且以氯气、溴化氢、以及氦气为蚀刻气体。
请参照图3、图9A、图9B、图9C，在制作方法300的步骤310中，将一第一功函数金属层414n沉积在第一与第二开口420、430中，以使第一功函数金属层414n位于第二功函数金属层414p上并位于第一开口420中。第一功函数金属层414n的材质选自于由Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn与Zr所构成的群组。第一功函数金属层414n的最大厚度t2为30埃至80埃。因此，第二功函数金属层的最大厚度t1大于第一功函数金属层的最大厚度t2。第一功函数金属层414n可以化学气相沉积、物理气相沉积或是其他适合的方法形成。位于第一开口420中的第一功函数金属层414n可称为第一功函数金属层414n的一第二部分414b，且位于第二开口430中的第一功函数金属层414n可称为第一功函数金属层414n的一第一部分414a。第一功函数金属层414n的第一部分414a与第二部分414b是连续的。再者，第一功函数金属层414n的第二部分414b位于第二功函数金属层414p的位于第一开口420中的部分上。
在一些实施例中，可视情况而在第一功函数金属层414n形成之前，形成一第一阻挡层412n，以减缓信号金属层418扩散至栅介电层108中的情形。第一阻挡层412n的位于第一开口420中的部分是位于第一功函数金属层414n的第二部分414b与第二功函数金属层414p之间，且第一阻挡层412n的位于第二开口430中的部分是位于第一功函数金属层414n的第一部分414a与栅介电层108之间。第一阻挡层412n的材质选自于由氮化钽(TaN)与氮化钨所构成的群组。第一阻挡层412n的厚度t3为5埃至15埃。第一阻挡层412n可以是由化学气相沉积、物理气相沉积或是其他适合的方法形成。
请再次参照图3、图9A、图9B、图9C，在制作方法300的步骤312中，将一信号金属层418沉积在第一功函数金属层414n的位于第一与第二开口420、430中的部分上。信号金属层418的材质是选自于由铝、铜及钨所构成的群组。信号金属层418可以是由化学气相沉积、物理气相沉积或是其他适合的方法形成。
在一些实施例中，可视情况而在形成信号金属层418之前，形成一第二阻挡层416n，以减缓信号金属层418扩散至栅介电层108中的情形。因此，第二阻挡层416n位于第一功函数金属层414n与信号金属层418之间。第二阻挡层416n的材质是选自于由氮化钛、氮化钽与氮化钨所构成的群组。第二阻挡层416n的厚度t4为20埃至40埃。第二阻挡层416n可以化学气相沉积、物理气相沉积或是其他适合的方法形成。
请再次参照图3、图9A、图9B、图9C，在制作方法300的步骤314中，对信号金属层418进行一平坦化工艺。进行一化学机械研磨工艺，以移除位于第一与第二开口420、430外的信号金属层418、第二阻挡层416n、第一功函数金属层414n与第一阻挡层412n。信号金属层418位于第一开口420中的部分可称为信号金属层418的第二部分418p，信号金属层418位于第二开口430中的部分可称为信号金属层418的第一部分418n。信号金属层418的第二部分418p与第一部分418n彼此连续且为一信号金属层。在本实施例中，信号金属层418的第二部分418p的最大厚度t5小于信号金属层418的第一部分418n的最大厚度t6。举例来说，信号金属层418的第二部分418p的最大厚度t5为100埃至200埃，信号金属层418的第一部分418n的最大厚度t6为350埃至450埃。
第一功函数金属层414n的第一部分414a与信号金属层418的第一部分418n统称为N型的金属氧化物半导体场效应晶体管400n的一第一栅极电极410n。在本实施例中，第一功函数金属层414n的第一部分414a位于信号金属层418的第一部分418n之下。再者，第一功函数金属层414n的第二部分414b、第二功函数金属层414p与信号金属层418的第二部分418p统称为P型的金属氧化物半导体场效应晶体管400p的一第二栅极电极410p。在本实施例中，第一功函数金属层414n的第二部分414b是插置于第二功函数金属层414p与信号金属层418的第二部分418p之间。再者，信号金属层418的第二部分418p位于第一功函数金属层414n的第二部分414b之上。
在本实施例中，内连线结构410包括第一栅极电极410n与第二栅极电极410p。值得注意的是，在图4中，信号金属层418的第一部分418n与第二部分418p包括相同的低阻抗导电材料。因此，当接触插塞440相对于信号金属层418产生位移时不改变相对于金属氧化物半导体场效应晶体管400p/400n的接触阻值，这是因为二个金属氧化物半导体场效应晶体管都接触相同的信号金属层418。本实施例的半导体元件400的制作方法可制得一具有固定接触阻抗(fixed-contact-resistance)的内连线结构410，以提供内连线结构410一稳定的电压，从而提升元件的性能。
可以了解的是，半导体元件400可能还要经历许多互补式金属氧化物半导体工艺以形成各种结构，例如接触插塞/导孔、内连线金属层、介电层、保护层等。可以注意到的是，修改后的内连线结构410(其用以作为栅极接触材料)提供半导体元件400一接触阻抗，其较不受工艺变动的影响。
本发明虽以较佳实施例公开如上，然其并非用以限定本发明的范围，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种内连线结构，包括：
一第一栅极电极，具有一第一功函数金属层的一第一部分，该第一部分位于一信号金属层的一第一部分之下；以及
一第二栅极电极，具有该第一功函数金属层的一第二部分，该第二部分插置于一第二功函数金属层与该信号金属层的一第二部分之间，其中该信号金属层的该第二部分位于该第一功函数金属层的该第二部分之上，该信号金属层的该第二部分与该信号金属层的该第一部分是连续的，该信号金属层的该第二部分的最大厚度小于该信号金属层的该第一部分的最大厚度。
2.如权利要求1所述的内连线结构，其中该信号金属层的该第二部分与该信号金属层的该第一部分为一单一金属层。
3.如权利要求1所述的内连线结构，其中该第一功函数金属层的该第二部分与该第一功函数金属层的该第一部分是连续的。
4.如权利要求1所述的内连线结构，还包括：
一第一阻挡层，位于该第一功函数金属层与该第二功函数金属层之间。
5.如权利要求1所述的内连线结构，还包括：
一第二阻挡层，位于该信号金属层与该第一功函数金属层之间。
6.一种在互补式金属氧化物半导体中制作内连线结构的方法，包括：
提供一基板；
在该基板上的一介电层中形成一第一开口；
以一第二功函数金属层部分填入该第一开口，其中该第二功函数金属层的一顶面位于该第一开口的一顶面之下；
在该基板上的该介电层中形成一邻接该第一开口的第二开口；
沉积一第一功函数金属层于该第一开口与该第二开口中，使该第一开口中的该第一功函数金属层位于该第二功函数金属层上；
在该第一开口与该第二开口中沉积一信号金属层于该第一功函数金属层上；以及
平坦化该信号金属层。
7.如权利要求6所述的位于互补式金属氧化物半导体内的内连线结构的制作方法，其中以一第二功函数金属层部分填入该第一开口的方法包括：
沉积一第二功函数金属层于该第一开口中；以及
移除位于该第一开口中的该第二功函数金属层的一顶部。
8.如权利要求7所述的位于互补式金属氧化物半导体内的内连线结构的制作方法，其使用一湿式蚀刻工艺移除位于该第一开口中的该第二功函数金属层的一顶部。
9.如权利要求6所述的位于互补式金属氧化物半导体内的内连线结构的制作方法，还包括：
在该第一功函数金层与该第二功函数金属层之间沉积一第一阻挡层。
10.如权利要求6所述的位于互补式金属氧化物半导体内的内连线结构的制作方法，还包括：
在该信号金属层与该第二功函数金属层之间沉积一第二阻挡层。
CN201110029417.7A 2010-07-14 2011-01-24 内连线结构及其制作方法 Expired - Fee Related CN102339855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/836,106 2010-07-14
US12/836,106 US8304842B2 (en) 2010-07-14 2010-07-14 Interconnection structure for N/P metal gates

Publications (2)

Publication Number Publication Date
CN102339855A true CN102339855A (zh) 2012-02-01
CN102339855B CN102339855B (zh) 2016-01-20

Family

ID=45466282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110029417.7A Expired - Fee Related CN102339855B (zh) 2010-07-14 2011-01-24 内连线结构及其制作方法

Country Status (3)

Country Link
US (3) US8304842B2 (zh)
KR (1) KR101188806B1 (zh)
CN (1) CN102339855B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014015449A1 (zh) * 2012-07-24 2014-01-30 中国科学院微电子研究所 半导体器件及其制造方法
US8853024B2 (en) 2012-07-24 2014-10-07 The Institute of Microelectronics, Chinese Academy of Science Method of manufacturing semiconductor device
CN104701310A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有轮廓化功函金属栅电极的半导体器件及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304842B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure for N/P metal gates
US9755039B2 (en) * 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US9000527B2 (en) * 2012-05-15 2015-04-07 Apple Inc. Gate stack with electrical shunt in end portion of gate stack
KR102089682B1 (ko) 2013-07-15 2020-03-16 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9385127B2 (en) * 2013-08-22 2016-07-05 Xilinx, Inc. Method and apparatus for suppressing metal-gate cross-diffusion in semiconductor technology
US9634006B2 (en) 2014-02-28 2017-04-25 International Business Machines Corporation Third type of metal gate stack for CMOS devices
US9640538B2 (en) * 2014-10-29 2017-05-02 Globalfoundries Inc. Embedded DRAM in replacement metal gate technology
JP6521219B2 (ja) * 2015-01-19 2019-05-29 セイコーエプソン株式会社 Ｄ／ａ変換回路、発振器、電子機器及び移動体
US9991124B2 (en) * 2015-01-20 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate and manufacturing method thereof
US10079182B2 (en) * 2016-01-15 2018-09-18 International Business Machines Corporation Field effect transistor gate stack
EP3244447A1 (en) * 2016-05-11 2017-11-15 IMEC vzw Method for forming a gate structure and a semiconductor device
CN109285811B (zh) * 2017-07-20 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102647231B1 (ko) * 2018-08-02 2024-03-13 삼성전자주식회사 반도체 소자 및 이의 제조방법
US11342434B2 (en) 2020-05-29 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100048013A1 (en) * 2008-08-21 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate cmos patterning method
CN101789397A (zh) * 2008-08-18 2010-07-28 台湾积体电路制造股份有限公司 半导体装置的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146307A (ja) 1995-11-21 1997-06-06 Konica Corp 静電像現像用キャリア、現像剤並びに画像形成方法
JP3225889B2 (ja) 1996-06-27 2001-11-05 富士ゼロックス株式会社 静電潜像現像剤用トナー、その製造方法、静電潜像現像剤及び画像形成方法
JPH10239902A (ja) 1997-02-28 1998-09-11 Kyocera Corp 電子写真用現像剤
JP4410711B2 (ja) 2005-03-15 2010-02-03 株式会社リコー 電子写真現像剤用キャリアおよび現像剤
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7445976B2 (en) * 2006-05-26 2008-11-04 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an interlayer and structure therefor
JP5217761B2 (ja) 2007-08-10 2013-06-19 株式会社リコー 電子写真現像剤用キャリアとその製造方法及び電子写真現像剤
JP2009141168A (ja) * 2007-12-07 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US8058122B2 (en) * 2007-12-28 2011-11-15 Texas Instruments Incorporated Formation of metal gate electrode using rare earth alloy incorporated into mid gap metal
JP4548521B2 (ja) 2008-07-09 2010-09-22 ソニー株式会社 半導体装置の製造方法及び半導体装置
US8294216B2 (en) * 2008-08-14 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating the formation of I/O and core MOS devices with MOS capacitors and resistors
JP2010098157A (ja) 2008-10-17 2010-04-30 Renesas Technology Corp 半導体装置の製造方法
JP2010177240A (ja) * 2009-01-27 2010-08-12 Toshiba Corp 半導体装置及びその製造方法
US8895426B2 (en) * 2009-06-12 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
US8766370B2 (en) * 2009-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Single metal dual dielectric CMOS device
US8329521B2 (en) * 2010-07-02 2012-12-11 Taiwan Semiconductor Manufacturing Company. Ltd. Method and device with gate structure formed over the recessed top portion of the isolation structure
US8304842B2 (en) * 2010-07-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure for N/P metal gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789397A (zh) * 2008-08-18 2010-07-28 台湾积体电路制造股份有限公司 半导体装置的制造方法
US20100048013A1 (en) * 2008-08-21 2010-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Novel high-k metal gate cmos patterning method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014015449A1 (zh) * 2012-07-24 2014-01-30 中国科学院微电子研究所 半导体器件及其制造方法
US8853024B2 (en) 2012-07-24 2014-10-07 The Institute of Microelectronics, Chinese Academy of Science Method of manufacturing semiconductor device
CN103579314B (zh) * 2012-07-24 2018-07-27 中国科学院微电子研究所 半导体器件及其制造方法
CN104701310A (zh) * 2013-12-04 2015-06-10 台湾积体电路制造股份有限公司 具有轮廓化功函金属栅电极的半导体器件及其制造方法
CN104701310B (zh) * 2013-12-04 2019-10-25 台湾积体电路制造股份有限公司 具有轮廓化功函金属栅电极的半导体器件及其制造方法

Also Published As

Publication number Publication date
US8586428B2 (en) 2013-11-19
KR101188806B1 (ko) 2012-10-12
CN102339855B (zh) 2016-01-20
US8304842B2 (en) 2012-11-06
US20130012011A1 (en) 2013-01-10
US20120012937A1 (en) 2012-01-19
US9105692B2 (en) 2015-08-11
KR20120007430A (ko) 2012-01-20
US20140045328A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
CN102339855B (zh) 内连线结构及其制作方法
US11380775B2 (en) Gate structure of a semiconductor device and method of making
US11670711B2 (en) Metal gate electrode of a semiconductor device
US11393726B2 (en) Metal gate structure of a CMOS semiconductor device and method of forming the same
CN102903742B (zh) 场效应晶体管的金属栅电极
CN102637685B (zh) Cmos半导体器件的金属栅极结构
US8378428B2 (en) Metal gate structure of a semiconductor device
US9419100B2 (en) Method for fabricating a metal gate electrode
CN103151353A (zh) 半导体管芯的金属栅极部件
CN102194754A (zh) 半导体装置及其制造方法
US9997393B1 (en) Methods for fabricating integrated circuits including substrate contacts

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

CF01 Termination of patent right due to non-payment of annual fee