CN102903742B - 场效应晶体管的金属栅电极 - Google Patents

场效应晶体管的金属栅电极 Download PDF

Info

Publication number
CN102903742B
CN102903742B CN201210026682.4A CN201210026682A CN102903742B CN 102903742 B CN102903742 B CN 102903742B CN 201210026682 A CN201210026682 A CN 201210026682A CN 102903742 B CN102903742 B CN 102903742B
Authority
CN
China
Prior art keywords
metal
gate electrode
thickness
sidewall
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210026682.4A
Other languages
English (en)
Other versions
CN102903742A (zh
Inventor
侯承浩
林秉顺
李达元
于雄飞
周群渊
徐帆毅
陈建豪
许光源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US13/189,732 priority Critical patent/US8546885B2/en
Priority to US13/189,732 priority
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102903742A publication Critical patent/CN102903742A/zh
Application granted granted Critical
Publication of CN102903742B publication Critical patent/CN102903742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

公开了一种集成电路制造,更具体而言,公开了具有低电阻金属栅电极的场效应晶体管。用于场效应晶体管的金属栅电极的示例性结构包括由第一金属材料形成的下部,其中所述下部具有凹部、底部和侧壁部,其中每个侧壁部具有第一宽度;以及由第二金属材料形成的上部,其中所述上部具有突出部和本体部,其中所述本体部具有第二宽度,其中所述突出部延伸至凹部内,其中第二宽度与第一宽度的比值为约5至10。本发明还提供了一种场效应晶体管的金属栅电极。

Description

场效应晶体管的金属栅电极
技术领域
[0001] 本发明设及集成电路制造,具体而言,设及具有金属栅电极的场效应晶体管。
背景技术
[0002] 在大量的诸如计算机、移动电话及其他的电子器件中使用半导体器件。半导体器 件包括在半导体晶圆上形成的集成电路(1C),通过在半导体晶圆上方沉积很多类型的材料 薄膜,并图案化材料薄膜来形成1C。1C包括场效应晶体管(FET),比如金属氧化物半导体场 效应晶体管(M0SFET)。
[0003] 随着技术节点的缩小,在一些1C设计中,一直期望用金属栅电极替换通常所用的 多晶娃栅电极来改进部件尺寸减小的器件性能。形成金属栅电极的一个工艺被称为"后栅 极"工艺,在该工艺中,在所有其他的晶体管元件之后最后制造金属栅电极,该工艺实现了 后续工艺数量的减少,该后续工艺包括必须在栅极形成之后实施的高温处理。
[0004] 然而,在互补金属氧化物半导体(CM0巧制造中实施该些部件和工艺仍然存在众 多挑战。随着栅极长度和器件之间的间隔的减小,加剧了该些问题。例如,在"后栅极"制 造工艺中,对FET难W实现低栅电阻,因为在用于高纵横比沟槽的间隙填充的金属层沉积 之后在金属栅电极中生成空隙,从而增加了器件不稳定和/或器件故障的可能性。
发明内容
[0005] 为了解决现有技术中存在的问题,根据本发明的一个方面,提供了一种用于场效 应晶体管的金属栅电极,包括;下部,由第一金属材料形成,其中,所述下部具有凹部、底部 和侧壁部,其中每个所述侧壁部具有第一宽度,W及上部,由第二金属材料形成,其中,所述 上部具有突出部和本体部,其中所述本体部具有第二宽度,其中所述突出部延伸至所述凹 部内,其中所述第二宽度与所述第一宽度的比值是约5至10。
[0006] 在上述金属栅电极中,其中,所述下部基本上是U形的。
[0007] 在上述金属栅电极中,其中,所述下部的最大高度与所述上部的最小高度的比值 是 0. 1 至 0. 9。
[0008] 在上述金属栅电极中,其中,所述第一金属材料包括选自TiN、TaN和WN的组的材 料。
[0009] 在上述金属栅电极中,其中,所述上部基本上是T形的。
[0010] 在上述金属栅电极中,其中,所述第二金属材料包括N型功函数金属。
[0011] 在上述金属栅电极中,其中所述第二金属材料包括N型功函数金属,并且其中所 述N型功函数金属包括选自Ti、Ag、Al、TiAl、TiAlN、I'aC、I'aCN、I'aSiN、Mn和Zr的组的金 属。
[0012] 在上述金属栅电极中,其中所述第二金属材料包括N型功函数金属,其中,所述第 二金属材料进一步包括位于所述N型功函数金属上方的信号金属。
[0013] 在上述金属栅电极中,其中,所述第二金属材料包括功函数金属,其中所述功函数 金属包括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有小于所述第一厚度的第 二厚度。
[0014] 在上述金属栅电极中,其中所述第二金属材料包括功函数金属,其中所述功函数 金属包括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有小于所述第一厚度的第 二厚度,其中所述第二厚度与所述第一厚度的比值是0. 5至0. 9。
[0015] 在上述金属栅电极中,其中所述第二金属材料包括P型功函数金属。
[0016] 在上述金属栅电极中,其中所述第二金属材料包括P型功函数金属,其中所述P型 功函数金属包括选自TiN、WN、TaN和Ru的组的金属。
[0017] 在上述金属栅电极中,其中所述第二金属材料包括P型功函数金属,其中所述第 二金属材料进一步包括位于所述P型功函数金属上方的信号金属。
[0018] 在上述金属栅电极中,其中所述第二金属材料包括功函数金属,其中所述功函数 金属包括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有基本上等于所述第一厚 度的第二厚度。
[0019] 根据本发明的另一方面,还提供了一种制造场效应晶体管的金属栅电极的方法, 包括;提供包括隔离区的衬底,所述隔离区围绕有源区;在所述有源区上方形成介电层;在 所述介电层中形成开口;用高介电常数材料部分地填充所述开口;在所述高介电常数材料 上方用共形第一金属材料部分地填充所述开口;在所述第一金属材料上方用保护层填充 所述开口;将所述保护层平坦化至所述高介电常数材料;采用湿式蚀刻工艺W包含&〇2、 畑4〇山肥1、&S化、和稀HF的溶液部分地去除所述开口中的所述第一金属材料和所述保护 层;采用湿式蚀刻工艺W包含N&OH和稀HF的溶液完全去除所述开口中的剩余的所述保护 层;在所述开口中在剩余的所述第一金属材料上方沉积第二金属材料;W及平坦化所述第 二金属材料。
[0020] 在上述方法中,其中所述第一金属材料包括选自TiN、TaN和WN的组的材料。
[0021] 在上述方法中,其中所述第二金属材料包括功函数金属,其中所述功函数金属包 括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有小于所述第一厚度的第二厚度。
[0022] 在上述方法中,其中所述第二金属材料包括功函数金属,其中所述功函数金属包 括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有基本上等于所述第一厚度的第 二厚度。
[0023] 在上述方法中,其中所述第二金属材料包括功函数金属,其中所述功函数金属包 括底部和侧壁部,所述底部具有第一厚度,所述侧壁部具有基本上等于所述第一厚度的第 二厚度,其中所述第二金属材料包括N型功函数金属。
[0024] 在上述方法中,其中所述第二金属材料包括P型功函数金属。
附图说明
[0025] 当结合附图进行阅读时,根据下面详细的描述可W更好地理解本发明。应该强调 的是,根据工业中的标准实践,各种部件没有被按比例绘制并且仅仅用于说明的目的。实际 上,为了清楚的讨论,各种部件的尺寸可W被任意增加或减少。
[0026] 图1是示出了根据本发明的各个方面的制造场效应晶体管的金属栅电极的方法 的流程图;W及
[0027] 图2A至图2H示出了在根据本发明的各个方面的制造的各个阶段,包括金属栅电 极的场效应晶体管的示意性剖面图。
具体实施方式
[0028] 可W了解为了实施本发明的不同部件,W下公开内容提供了许多不同的实施例或 者实例。在下面描述元件和布置的特定实例W简化本发明。当然,该些仅仅是实例并不打 算限定。例如,在下面的描述中第一部件在第二部件上或者上方的形成可W包括其中第一 部件和第二部件W直接接触形成的实施例,并且也可W包括其中在第一部件和第二部件之 间可W形成额外的部件,使得第一部件和第二部件不直接接触的实施例。为了简明和清楚, 可W任意地W不同的比例绘制各个部件。此外,本发明提供了"后栅极"金属栅极工艺的实 例,然而,本领域技术人员可W意识到适用于其他材料的其他工艺和/或使用。
[0029] 参考图1,示出了根据本发明的各个方面制造场效应晶体管的金属栅电极的方法 100的流程图。方法100开始于步骤102,在步骤102中,提供了包括围绕有源区的隔离区 的衬底。方法100继续到步骤104,在步骤104中,在有源区上方形成介电层。方法100继 续到步骤106,在步骤106中,在介电层中形成开口。方法100继续到步骤108,在步骤108 中,用高介电常数(高-k)材料部分地填充开口。方法100继续到步骤110,在步骤110中, 在高介电常数材料上方用共形第一金属材料部分地填充开口。方法100继续到步骤112, 在步骤112中,在第一金属材料上方用保护层填充开口。方法100继续到步骤114,在步骤 114中,将保护层平坦化至高介电常数材料。方法100继续到步骤116,在步骤116中,采用 湿式蚀刻工艺W包含&化、N&OH、肥1、&5〇4,和稀HF的溶液,部分地去除开口中的第一金属 材料和保护层。方法100继续到步骤118,在步骤118中,采用湿式蚀刻工艺W包含N&OH和 稀HF的溶液完全去除开口中剩余的保护层。方法100继续到步骤120,在步骤120中,在开 口中在剩余的第一金属材料上方沉积第二金属材料。方法100继续到步骤122,在步骤122 中,平坦化第二金属材料。下面的讨论示出了能够根据图1的方法100制造的场效应晶体 管的金属栅电极的实施例。
[0030] 图2A至图2H示出了在根据本发明的各个方面的制造的各个阶段,包括金属栅电 极220的场效应晶体管(FET) 200的示意性剖面图。注意到,图1的方法不生成完整的FET 200。可W采用互补金属氧化物半导体(CM0巧技术工艺制造完整的阳T200。因此,可W 理解在图1的方法100之前、期间和之后可W提供其他工艺,并且其他一些工艺在本文中仅 进行简述。而且,为了更好地理解本发明的发明概念,简化了图1至图2H。例如,虽然附图 示出了用于FET200的金属栅电极220,但是可W理解集成电路(1C)可W包括许多其他器 件,包括电阻器、电容器、电感器、烙丝等。
[0031] 参考图2A,提供了衬底202。衬底202可W包括娃衬底。衬底202可W可选地包 括娃错、神化嫁、或者其他合适的半导体材料。衬底202可W进一步包括其他部件,比如各 种渗杂区、埋氧层、和/或外延(epi)层。而且,衬底202可W是绝缘体上半导体比如绝缘 体上娃(SOI)。在其他实施例中,半导体衬底202可W包括渗杂的外延层、梯度半导体层,和 /或可W进一步包括在另一不同类型的半导体层上面的半导体层,比如娃错层上娃层。在其 他实例中,化合物半导体衬底可W包括多层娃结构或者娃衬底可W包括多层化合物半导体 结构。
[0032] 在本实施例中,衬底202可W包括围绕有源区206的隔离区204。有源区206可W 包括各种渗杂结构,取决于设计要求。在一些实施例中,有源区206可W渗杂有P型或者n 型渗杂剂。例如,有源区206可W渗杂有P型渗杂剂,比如棚或者BF2;n型渗杂剂,比如磯或 者神;和/或其组合。有源区206可W配置用于N型金属氧化物半导体场效应晶体管(被 称为NM0巧或者用于P型金属氧化物半导体场效应晶体管(被称为PM0巧。
[0033] 隔离区204可W利用诸如娃的局部氧化(LOCO巧或者浅沟槽隔离(STI)的隔离技 术来界定并电隔离各个有源区206。在本实施例中,隔离区204包括STI。隔离区204可W 包括诸如氧化娃、氮化娃、氮氧化娃、氣化物渗杂的娃酸盐玻璃(FSG)、低介电常数(低k) 材料、和/或其组合的材料。可W采用任何合适的工艺形成隔离区204W及本实施例中的 STI。作为一个实例,STI的形成可W包括通过光刻工艺图案化半导体衬底202,在衬底202 中蚀刻沟槽(例如,通过采用干式蚀刻、湿式蚀刻、和/或等离子蚀刻工艺),W及用介电材 料填充沟槽(例如,通过采用化学汽相沉积工艺)。在一些实施例中,经过填充的沟槽可W 具有多层结构,比如用氮化娃或者氧化娃填充的热氧化衬垫层。
[0034] 在后栅极工艺中,在衬底202上形成包含伪氧化物212和伪栅电极214的伪栅极 结构210。可W采用任何合适的工艺,包括本文所述的工艺形成伪栅极结构210。在一个实 例中,在衬底202上相继沉积伪氧化物212和伪栅电极214。在本实施例中,伪氧化物212 可W由采用热氧化工艺生长的氧化娃形成,具有约10至30埃(A)的厚度。例如,可W通 过快速热氧化(RT0)工艺或者采用包括氧的退火工艺生长伪氧化物212。
[0035] 在一些实施例中,伪栅电极214可W包括单层或者多层结构。在本实施例中,伪栅 电极214可W包括多晶娃。而且,伪栅电极214可朗#杂有具有相同或者不同渗杂的多晶 娃。伪栅电极214具有任何合适的厚度。在本实施例中,伪栅电极214包括在约30nm至约 60nm范围内的厚度。可W采用低压化学汽相沉积(LPCVD)工艺形成伪电极214。
[0036] 采用合适的工艺,比如旋转涂布在伪栅电极214上方形成光刻胶层,并采用适当 的光刻图案化方法进行图案化W形成经过图案化的光刻胶部件。经过图案化的光刻胶部件 的宽度处于约15至32nm的范围内。然后可W采用干式蚀刻工艺将经过图案化的光刻胶部 件转印到下面的层(目P,伪氧化物212和伪栅电极214)W形成伪栅极结构210。此后可W 剥离光刻胶层。可W理解上面的实例不限制可W用于形成伪栅极结构210的工艺步骤。
[0037] 当伪栅极结构210形成之后,在伪栅极结构210上方沉积介电层216并延伸到有 源区206上方。介电层216可W采用化学汽相沉积(CVD)工艺由氧化娃、氮化娃或者其他 合适的材料制成。采用干式蚀刻工艺去除伪栅极结构210的顶面上方的一部分介电层216, W在伪栅极结构210的相对侧壁上形成一对栅极间隔件216。例如,可W使用CH2F2、〇2和 Ar作为蚀刻气体实施干式蚀刻工艺。
[0038] 注意到,阳T200可W经过其他CMOS技术加工W形成阳T200的各个部件。鉴于 此,该各个部件在本文中仅进行简略讨论。在"后栅极"工艺中在形成金属栅电极220之前 形成FET200的各个元件。各个元件可W包括位于金属栅电极220的相对面上的有源区206 中的源极/漏极(n型和P型S/D)区(未示出)和轻渗杂的源极/漏极(n型和P型LDD) 区(未示出)。n型S/D和LDD区可W渗杂有P或者As,而P型S/D和LDD区可W渗杂有B 或者In。
[0039] 然后,在伪栅极结构210、一对栅极间隔件216上方沉积层间介电(ILD)层218, 并延伸到衬底202上方。ILD218可W包括采用高纵横比(HAR巧和/或高密度等离子体 (皿巧沉积工艺形成的氧化物。在ILD218上实施化学机械抛光(CMP)W暴露伪栅极结构 210。
[0040] 然后可W去除伪栅极结构210,从而在介电层216中(即在栅极间隔件216之间) (在图2B中示出)形成开口 208。可W采用湿式蚀刻和/或干式蚀刻工艺去除伪栅电极 214。在一个实施例中,湿式蚀刻工艺包括暴露于含氨氧化锭、稀HF、去离子水的氨氧化物溶 液,和/或其他合适的蚀刻剂溶液。在另一个实施例中,可W在电源功率为约650至800W, 偏置功率为约100至120W,W及压力为约60至200mTorr的条件下,使用〇2、皿r和化作 为蚀刻气体,实施干式蚀刻工艺。而且,可W采用湿式蚀刻去除伪氧化物212。湿式蚀刻工 艺包括暴露于稀HF溶液、和/或其他合适的蚀刻剂溶液。
[00川参考图2C,在介电层216中形成开日208之后,用高介电常数(高k)材料222部 分地填充开口 208。在一个实施例中,高k材料222包括某些金属氧化物。用于高k材料 222 的金属氧化物的实例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、A1、La、Ce、Pr、Nd、Sm、Eu、 Gt化、Dy、化、Er、Tm、孔、Lu、及其混合物的氧化物。在本实施例中,高k材料222包括厚 度在约10至30埃范围内的HfOy。可W采用合适的工艺,比如原子层沉积(ALD)、化学汽相 沉积(CVD)、物理汽相沉积(PVD)、热氧化、UV-臭氧氧化、或者其组合形成高k材料222。高 k材料222可W进一步包括减少高k材料222和衬底202之间的损伤的界面层(未示出)。 界面层可W包含氧化娃。
[0042] 在高k材料222上方用共形第一金属材料224部分地填充开口 208。在本实施例 中,在第二金属材料228 (在图2H中示出)之前沉积共形第一金属材料224,W减少信号金 属228b向高k材料222的扩散。在一个实施例中,共形第一金属材料224包括选自TiN、 TaN、和WN的组的材料。共形第一金属材料224的厚度处于5至15埃的范围内。可W采用 CVD、PVD、或者其他合适的技术形成共形第一金属材料224。
[0043] 开口 208在共形第一金属材料224上方填充有保护层226。在一些实施例中,保护 层226可W包括单层或者多层结构。在本实施例中,保护层226可W包含多晶娃、非晶娃、或 者氮化娃。而且,保护层226可W渗杂有具有相同或者不同渗杂的娃。保护层226具有任 何合适的厚度。在本实施例中,保护层226具有处于约45nm至约65nm范围内的厚度。可 W采用LPCVD工艺形成保护层226。
[0044] 然后,实施化学机械抛光(CMP)W去除开口 208外面的一部分保护层226和共形 第一金属材料224。因此,当达到高k材料222时,可W停止CMP工艺,从而提供基本上平坦 的表面(在图2D中示出)。
[0045] 可W去除开口 208内的剩余保护层226,从而形成用于阳T200的高纵横比沟槽。 高纵横比沟槽可W阻止金属材料进入沟槽的底部,并在沟槽中生成空隙,从而增加器件不 稳定和/或器件故障的可能性。
[0046] 因此,下面参考图2E至图2H所讨论的工艺可W至少去除共形第一金属材料224 的上部W降低沟槽的纵横比,使在沟槽内进行进一步的金属沉积更容易。该可W减少空隙 在位于高纵横比沟槽中的金属栅电极中的生成,并提高器件性能。
[0047] 图2E示出了采用湿式蚀刻工艺W包含H202、NH40H、肥1、恥〇4、和稀HF的溶液部分 地去除开口 208中的共形第一金属材料224和保护层226之后的图2D的阳T200。蚀刻工 艺在开口 208内形成沟槽308。开口 208内的剩余第一金属材料224的最大高度hi可W处 于约1. 5至约45皿的范围内。通过调谐蚀刻工艺的各个参数比如时间和蚀刻化学品可W 达到高度hi。
[0048] 参考图2F,在部分去除开口 208中的共形第一金属材料224和保护层226之后,采 用湿式蚀刻工艺W包含N&OH和稀HF的溶液完全去除开口 208中的剩余保护层226。在该 之前的工艺步骤已提供了具有低纵横比沟槽308的衬底,使在沟槽308内进行进一步金属 沉积更容易。该可W减少空隙在高纵横比沟槽中的金属栅电极中的生成,并提高器件性能。
[0049] 在本实施例中,开口 208内的剩余第一金属材料224形成金属栅电极220 (在图2H 中示出)的下部2201。在一个实施例中,下部2201基本上是U形的。在另一个实施例中, 下部2201具有凹部224r、底部224b和侧壁部224s,其中每一个侧壁部224s具有第一宽度 Wi〇
[0050] 参考图2G,当去除开口 208中剩余的保护层226之后,在第一金属材料224上方沉 积第二金属材料228W填充沟槽308。在本实施例中,首先在第一金属材料224上方沉积 功函数金属232,然后在功函数金属232上方沉积信号金属234。合并功函数金属232和信 号金属234,并将其称为第二金属材料228。而且,第二金属材料228的厚度将取决于沟槽 308的深度。因此沉积第二金属材料228直到沟槽308基本上被填满。
[0051] 在NM0S实施例中,第二金属材料228可W包括N型功函数金属。在一些实施例 中,N型功函数金属包括选自Ti、Ag、Al、TiAl、TiAlN、I'aC、I'aCN、TaSiN、Mn和Zr的组的金 属。在一些实施例中,可W采用CVD、PVD、电锻、旋涂、ALD、或者其他合适的技术形成N型功 函数金属。在PM0S实施例中,第二金属材料228包括P型功函数金属。在一些实施例中, P型功函数金属包括选自TiN、WN、TaN和Ru的组的金属。在一些实施例中,可W采用CVD、 PVD、电锻、旋涂、ALD、或者其他合适的技术形成P型功函数金属。
[0052] 在PVD实施例中,功函数金属232包括具有第一厚度ti的底部23化和具有小于 第一厚度ti的第二厚度12的侧壁部232s。在一个实施例中,第二厚度12与第一厚度11的 比值是0. 5至0. 9。在ALD实施例中,功函数金属232包括具有第一厚度ti的底部23化和 具有基本上等于第一厚度ti的第二厚度12的侧壁部232s。
[0053] 而且,信号金属234可W包含选自AlXu、Co和W的组的材料。可W采用CVD、PVD、 电锻、旋涂、ALD、或者其他合适的技术形成信号金属234。在一些实施例中,信号金属234可 W包含层压材料(laminate)。层压材料可W进一步包括阻挡金属层、线性金属层或者湿金 属层。
[0054] 参考图2H,在填充沟槽308之后实施另一CMPW平坦化第二金属材料228。因为 CMP去除沟槽308外面的一部分第二金属材料228。当到达高k材料222时可W停止CMP 工艺,并因此提供基本上平坦的表面。
[00巧]在本实施例中,合并开口 208中的第一金属材料224和第二金属材料228,并将其 称为金属栅电极220。在一个实施例中,开口 228内的第二金属材料228形成金属栅电极 220的上部220U。在一个实施例中,上部220U基本上是T形的。在一些实施例中,上部220U 具有突出部22化和本体部22化,其中本体部22化具有第二宽度胖2,其中突出部22化延伸 至底部2201的凹部224r内,其中第二宽度胖2与第一宽度Wi的比值是约5至10。在一些 实施例中,上部220U具有最小高度tv下部2201的最大高度化1)与上部220U的最小高 度化2)的比值是0.1至0.9。因此,申请人的制造阳T200的方法可w制造无空隙的金属 栅电极,从而减小栅电阻并提高器件性能。
[0056] 在一个实施例中,用于场效应晶体管的金属栅电极包括由第一金属材料形成的下 部,其中该下部具有凹部、底部和侧壁部,其中每个侧壁部具有第一宽度;W及由第二金属 材料形成的上部,其中该上部具有突出部和本体部,其中本体部具有第二宽度,其中突出部 延伸至凹部内,其中第二宽度与第一宽度的比值是约5至10。
[0057] 在另一个实施例中,制造场效应晶体管的金属栅电极的方法包括提供包括围绕有 源区的隔离区的衬底;在有源区上方形成介电层;在介电层中形成开口;用高介电常数材 料部分地填充开口;在高介电常数材料上方用共形第一金属材料部分地填充开口;在第一 金属材料上方用保护层填充开口;将保护层平坦化至高介电常数材料;采用湿式蚀刻工艺 W包含H202、NH40H和稀HF的溶液部分地去除第一金属材料和保护层;采用湿式蚀刻工艺W 包含N&OH和稀HF的溶液完全去除开口中的剩余保护层;在开口中在剩余的第一金属材料 上方沉积第二金属材料;W及平坦化第二金属材料。
[0058] 应当理解阳T200可W经历更多的CMOS工艺流程来形成诸如接触件/通孔、互连 金属层、介电层、纯化层等的各种部件。
[0059] 虽然已通过实例和示例性实施例描述了本发明,但是应理解本发明不限于公开的 实施例。相反地,本发明意图涵盖各种改变和相似的布置(对本领域的技术人员来说是显 而易见的)。因此,所附权利要求的范围应与最广泛的解释一致W涵盖所有该些改变和相似 的布置。

Claims (18)

1. 一种用于场效应晶体管的金属栅电极,包括: 下部,由第一金属材料形成,其中,所述下部具有凹部、底部和侧壁部,其中每个所述侧 壁部具有第一宽度,以及 上部,由第二金属材料形成,其中,所述上部具有突出部和本体部,其中所述本体部具 有第二宽度,其中所述突出部延伸至所述凹部内,其中所述第二宽度与所述第一宽度的比 值是5至10, 并且其中,所述第二金属材料包括功函金属和信号金属,所述功函金属围绕所述信号 金属,且所述信号金属具有恒定的宽度。
2. 根据权利要求1所述的金属栅电极,其中,所述下部是U形的。
3. 根据权利要求1所述的金属栅电极,其中,所述下部的最大高度与所述上部的最小 高度的比值是〇. 1至0.9。
4. 根据权利要求1所述的金属栅电极,其中,所述第一金属材料包括选自TiN、TaN和 WN的组的材料。
5. 根据权利要求1所述的金属栅电极,其中,所述上部是T形的。
6. 根据权利要求1所述的金属栅电极,其中,所述第二金属材料包括N型功函数金属。
7. 根据权利要求6所述的金属栅电极,其中,所述N型功函数金属包括选自Ti、Ag、Al、 TiAl、TiAIN、TaC、TaCN、TaSiN、Mn和Zr的组的金属。
8. 根据权利要求1所述的金属栅电极,其中,所述功函数金属包括底部和侧壁部,所述 底部具有第一厚度,所述侧壁部具有小于所述第一厚度的第二厚度。
9. 根据权利要求8所述的金属栅电极,其中,所述第二厚度与所述第一厚度的比值是 0. 5 至 0. 9。
10. 根据权利要求1所述的金属栅电极,其中,所述第二金属材料包括P型功函数金属。
11. 根据权利要求10所述的金属栅电极,其中,所述P型功函数金属包括选自TiN、WN、 TaN和Ru的组的金属。
12. 根据权利要求1所述的金属栅电极,其中,所述功函数金属包括底部和侧壁部,所 述底部具有第一厚度,所述侧壁部具有等于所述第一厚度的第二厚度。
13. -种制造场效应晶体管的金属栅电极的方法,包括: 提供包括隔离区的衬底,所述隔离区围绕有源区; 在所述有源区上方形成介电层; 在所述介电层中形成开口; 用高介电常数材料部分地填充所述开口; 在所述高介电常数材料上方用共形第一金属材料部分地填充所述开口; 在所述第一金属材料上方用保护层填充所述开口; 将所述保护层平坦化至所述高介电常数材料; 采用湿式蚀刻工艺以包含H2O2、NH4OH、HCl、H2SCM、和稀HF的溶液部分地去除所述开口 中的所述第一金属材料和所述保护层; 采用湿式蚀刻工艺以包含NH4OH和稀HF的溶液完全去除所述开口中的剩余的所述保 护层; 在所述开口中在剩余的所述第一金属材料上方沉积第二金属材料,其中所述第二金属 材料包括功函金属和信号金属,所述功函金属围绕所述信号金属,且所述信号金属具有恒 定的宽度;以及 平坦化所述第二金属材料, 其中,所述第二金属材料具有的第二宽度与所述第一金属材料具有的第一宽度的比值 是5至10。
14. 根据权利要求13所述的方法,其中,所述第一金属材料包括选自TiN、TaN和WN的 组的材料。
15. 根据权利要求13所述的方法,其中,所述功函数金属包括底部和侧壁部,所述底部 具有第一厚度,所述侧壁部具有小于所述第一厚度的第二厚度。
16. 根据权利要求13所述的方法,其中,所述功函数金属包括底部和侧壁部,所述底部 具有第一厚度,所述侧壁部具有等于所述第一厚度的第二厚度。
17. 根据权利要求16所述的方法,其中所述第二金属材料包括N型功函数金属。
18. 根据权利要求13所述的方法,其中所述第二金属材料包括P型功函数金属。
CN201210026682.4A 2011-07-25 2012-02-07 场效应晶体管的金属栅电极 Active CN102903742B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/189,732 US8546885B2 (en) 2011-07-25 2011-07-25 Metal gate electrode of a field effect transistor
US13/189,732 2011-07-25

Publications (2)

Publication Number Publication Date
CN102903742A CN102903742A (zh) 2013-01-30
CN102903742B true CN102903742B (zh) 2015-08-05

Family

ID=47575904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210026682.4A Active CN102903742B (zh) 2011-07-25 2012-02-07 场效应晶体管的金属栅电极

Country Status (2)

Country Link
US (3) US8546885B2 (zh)
CN (1) CN102903742B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236379B2 (en) * 2011-09-28 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
KR20140139340A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9997457B2 (en) * 2013-12-20 2018-06-12 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9231071B2 (en) * 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same
KR102164542B1 (ko) * 2014-05-21 2020-10-12 삼성전자 주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
US9831100B2 (en) * 2014-06-24 2017-11-28 Intermolecular, Inc. Solution based etching of titanium carbide and titanium nitride structures
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
CN105990145B (zh) * 2015-02-04 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9685532B2 (en) 2015-03-24 2017-06-20 International Business Machines Corporation Replacement metal gate structures
CN106298484B (zh) * 2015-06-01 2019-03-12 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US10177042B2 (en) * 2015-10-21 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
CN107785248B (zh) * 2016-08-25 2021-04-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10276391B1 (en) * 2018-06-13 2019-04-30 Globalfoundries Inc. Self-aligned gate caps with an inverted profile
CN109267025B (zh) * 2018-11-16 2020-10-09 江苏科技大学 基于陶瓷基片表面制备Ti-Al-Ru-N纳米硬质薄膜的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438389A (zh) * 2006-05-09 2009-05-20 英特尔公司 Cmos晶体管栅极中的凹入功函数金属
CN102104061A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 用于场效应晶体管的栅极电极以及场效应晶体管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794281B2 (en) * 2002-05-20 2004-09-21 Freescale Semiconductor, Inc. Dual metal gate transistors for CMOS process
JP4626411B2 (ja) * 2005-06-13 2011-02-09 ソニー株式会社 半導体装置および半導体装置の製造方法
US7977751B2 (en) * 2007-02-06 2011-07-12 Sony Corporation Insulated gate field effect transistor and a method of manufacturing the same
US8039381B2 (en) * 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101438389A (zh) * 2006-05-09 2009-05-20 英特尔公司 Cmos晶体管栅极中的凹入功函数金属
CN102104061A (zh) * 2009-12-21 2011-06-22 台湾积体电路制造股份有限公司 用于场效应晶体管的栅极电极以及场效应晶体管

Also Published As

Publication number Publication date
US20160064223A1 (en) 2016-03-03
US9196691B2 (en) 2015-11-24
US20140004694A1 (en) 2014-01-02
CN102903742A (zh) 2013-01-30
US9449828B2 (en) 2016-09-20
US8546885B2 (en) 2013-10-01
US20130026637A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
CN102903742B (zh) 场效应晶体管的金属栅电极
US9685344B2 (en) Method of fabricating a semiconductor device including a plurality of isolation features
US9129953B2 (en) Method of making a gate structure
US9105692B2 (en) Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode
US20200168721A1 (en) Gate structure of a semiconductor device and method of making
CN103681670B (zh) 半导体器件的金属栅极结构
US9419100B2 (en) Method for fabricating a metal gate electrode
CN103000572B (zh) 高k金属栅极器件的接触件
CN102637685B (zh) Cmos半导体器件的金属栅极结构
CN102437185B (zh) 半导体器件的金属栅结构
US20130320410A1 (en) Metal gate electrode of a semiconductor device
US20170069546A1 (en) Fabrication method of a metal gate structure

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model