CN102339640B - 静态随机存取存储器以及静态随机存取存储器方法 - Google Patents

静态随机存取存储器以及静态随机存取存储器方法 Download PDF

Info

Publication number
CN102339640B
CN102339640B CN201110025092.5A CN201110025092A CN102339640B CN 102339640 B CN102339640 B CN 102339640B CN 201110025092 A CN201110025092 A CN 201110025092A CN 102339640 B CN102339640 B CN 102339640B
Authority
CN
China
Prior art keywords
mentioned
writes
write
bit line
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110025092.5A
Other languages
English (en)
Other versions
CN102339640A (zh
Inventor
王兵
许国原
陶昌雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102339640A publication Critical patent/CN102339640A/zh
Application granted granted Critical
Publication of CN102339640B publication Critical patent/CN102339640B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种静态随机存取存储器，该静态随机存取存储器包括：至少二存储器单元，共用一读取位元线以及一写入位元线。各存储器单元耦接至各别的读取字线以及各别的字线。一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间。上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间可设定各上述存储器单元的上述读取字线以及写入字线。本发明可完成精确的写入追踪。

Description

静态随机存取存储器以及静态随机存取存储器方法
技术领域
本发明主要涉及一种集成电路，特别涉及一种存储器电路。
背景技术
关于一静态随机存取存储器(Static Random Access Memory或SRAM)，可利用一写入追踪电路(write tracking circuit)或一模拟存储器单元(emulationmemory cell)以决定其写入时间。根据上述写入时间，可决定用于一写入操作的一字线脉冲的宽度。在传统的方法中，写入追踪电路或模拟存储器单元使用设置于一存储器阵列区域外的逻辑装置，当上述逻辑装置与存储器单元位于不同程序、电压、以及温度(process voltage temperature或PVT)的情况下时，传统写入追踪电路或模拟存储器单元幷无法提供精准的写入追踪。此外，实际的存储器阵列中具有不同的电路负载(例如，电容)，以及不同的装置特性(例如，电流，装置速度，等等)，故难以完成精确的写入追踪。
因此，需要一种新的电路及方法以解决上述问题。
发明内容
为克服上述现有技术的缺陷，根据本发明一实施例提供一种静态随机存取存储器，包括：至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，其中上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间设定各上述存储器单元的上述读取字线以及写入字线。
根据本发明一实施例提供一种静态随机存取存储器方法，适用于一静态随机存取存储器，包括：于一写入追踪操作下同时写入一数据至共用一读取位元线以及一写入位元线的至少二存储器单元；从上述读取位元线读取写入至上述存储器单元的上述数据；以及利用一写入追踪控制电路决定上述静态随机存取存储器的一写入时间。
根据本发明一实施例提供一种静态随机存取存储器，包括：至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，上述写入追踪控制电路包括一第一PMOS晶体管，上述第一PMOS晶体管用以对上述写入位元线预充电，以及一第二PMOS晶体管，上述第二PMOS晶体管用以对上述读取位元线预充电，其中上述写入追踪控制电路接收一输入电压，其中于上述写入追踪操作期间上述输入电压同时写入存储器单元，于上述写入追踪操作期间根据耦接至上述存储器单元的上述读取位元线提供一输出电压，且于一写入追踪操作期间可设定各上述存储器单元的上述读取字线以及写入字线。
根据本发明的静态随机存取存储器可完成精确的写入追踪。
附图说明
参考以下详细说明并配合附图：
图1是显示根据一些实施例的具有一写入追踪控制电路的一静态随机存取存储器的范例；
图2是显示用于图1所示的具有一写入追踪控制电路的静态随机存取存储器在写入追踪操作期间的多种波形；以及
图3为一流程图，显示一示范的方法用于图1所示的具有写入追踪控制电路的静态随机存取存储器。
其中，附图标记说明如下：
100～静态随机存取存储器； 102～存储器单元；
106～写入追踪控制电路；   108、114、116～反相器；
110、112～反相器组；
202、204、206、208、210、212～波型；
302、304、306～步骤；
N1～NMOS晶体管；
P1、P2～PMOS晶体管；
RBL～读取位元线；    Vout～输出电压；
RBLB～读取位元线带； WBL～写入位元线；
RWL～读取字线；          WBLB～写入位元线带；
T_write～写入时间；      WWL～写入字线；
Vdd、VSS、V1、V2～电压； Vin～输入电压。
具体实施方式
本发明制造以及应用的实施例详述于下文。应了解到，本发明提供多种可应用的发明概念，其可实现说明书中特定内容的多种变化。其中特定的实施例仅以一特定的制造和应用方式作举例，并非限制于其揭示的范围。
图1为根据本发明一些实施例中具有一写入追踪控制电路的静态随机存取存储器的范例的电路图。该静态随机存取存储器100包括存储器单元102以及一写入追踪控制电路106。该静态随机存取存储器100具有分开的一读取位元线(read bitline或RBL)以及写入位元线(write bitline或WBL)，因此为一双端口存储器(two-port memory)。于此实施例中上述存储器单元102包括具有电性连接至读取位元线、读取位元线带(read bitline bar或RBLB)、写入位元线、写入位元线带(write bitline bar或WBLB)、以及写入字线(writewordline或WWL)的10个晶体管。可移除耦接至读取位元线带的2个晶体管以使存储器单元102中的晶体管数量减少至8个。上述写入位元线(和/或是写入位元线带)具有多个电性连接的存储器单元(例如，64个、128个等等)，其依照实施例而决定。
上述写入追踪控制电路106包括P型金属氧化物半导体晶体管(以下以PMOS晶体管称之)P1、P2，N型金属氧化物半导体晶体管(以下以NMOS晶体管称之)N1，反相器108、114以及116，由两个串接反相器所构成的反相器组110，以及由三个串接反相器所构成的反相器组112。上述PMOS晶体管P1以及P2用以分别对写入位元线以及读取位元线预充电。在此实施例中，上述NMOS晶体管N1耦接至一选择多路器(未显示)，该选择多路器选择(例如，使能)上述写入位元线，以及如图1中所示该金属氧化物半导体晶体管N1电性连接至电压Vdd，以指示上述写入位元线被使能以用于写入追踪操作。由两个串接反相器所构成的反相器组110用来使得信号Vin供应至PMOS晶体管P1的延迟时间与经过反相器108以及NMOS晶体管N1的延迟时间一致。由三个串接反相器所构成的反相器组112用来使得反相器108的输出供应至PMOS晶体管P2的延迟时间与经过NMOS晶体管N1以及存储器单元102中的晶体管至PMOS晶体管P2的延迟时间一致。然而，根据不同实施例可具有不同的延迟。写入追踪控制电路106电性连接至具有写入位元线、写入位元线带、读取位元线、以及读取位元线带。
利用写入追踪控制电路106写入追踪操作，一给定数量的多个存储器单元102(例如，最上面的5个存储器单元)的写入字线以及读取字线耦接在一起并设定(例如，耦接至一电源供给电压Vdd)。多个存储器单元102(例如，最上面的5个存储器单元)同时地写入相同的数据(于同一时间)。此外，多个存储器单元102(例如，最上面的5个存储器单元)的读取位元线电性连接在一起并于写入追踪操作共用上述读取位元线。
写入字线WWL、读取字线RWL以及读取位元线RBL所共同电性连接的存储器单元102的数量可根据写入追踪的速度(用来决定写入字线脉冲在一般写入操作下的宽度)以及将其共同电性连接所产生的晶体管结负载效应(transistor junction loading effect)来决定。于写入操作模式下借由将上述多个存储器单元102共同耦接时，由于多个存储器单元102可将电流合并，故可提升从读取位元线读取的速度。另一方面，当电性连接在一起的多个存储器单元102的数量增加时，同时会导致上述晶体管结负载(例如，电容)增加而减缓读取自读取位元线的读取速度。
图2是显示用于图1所示的具有一写入追踪控制电路的静态随机存取存储器在写入追踪操作期间的多种波形。一开始当输入电压(Vin)于非写入周期为一逻辑0，且由于二反相器108以及116，写入位元线带以及电压V2也是逻辑0。借由PMOS晶体管P1预充电，写入位元线以及电压V1具有逻辑1。且借由PMOS晶体管P2预充电，读取位元线为逻辑1。
于写入周期期间，如图2所示电压Vin随波形202由逻辑0变为逻辑1，NMOS晶体管N1拉低写入位元线的波形204至逻辑0，以及电压V1的波形206至逻辑0。电压V2的波形208(以及写入位元线带)随着电压Vin通过二反相器108以及116从逻辑0变化至逻辑1。读取位元线的波形210变为逻辑0以反应存储器单元102所存储的信息(例如，电压V1和/或V2)。输出电压Vout如波形212在反相器114之后变为逻辑1。写入时间T_write为介于电压Vin以及Vout的变化时间延迟，并可由写入时间T_write决定用于静态随机存取存储器100标准写入操作的一适当的写入字线脉冲宽度。写入追踪控制电路耦接于写入位元线以及写入位元线带，且可用以估计于最差情况下的写入操作。
由于用于写入追踪的实际存储器单元102在静态随机存取存储器100单元阵列内，比起利用在存储器阵列区域外的电路更可准确的计算写入时间。此外，分离的写入追踪控制电路106可应用于一晶片中不同的存储器阵列芯片，故可分别地考虑到每个芯片的程序、电压、以及温度(PVT)以决定其写入时间。
在写入周期期间，相同的数据同时写入至多个存储器单元102。由于存储器单元102的读取端口电性连接在一起(例如，读取位元线)以于写入完成时监测，借由存储器单元102中多个读取晶体管拉低读取位元线，以最小化读取位元线拉低时间以及电压Vout的时间延迟。此外，由于写入操作执行于多个存储器单元102，故写入追踪可监测多个存储器单元102的平均写入时间。
图3是显示使用图1所示的具有写入追踪控制电路的静态随机存取存储器的操作流程的实施例。在步骤302，于一写入追踪操作下相同的数据同时写入于共用一读取位元线以及一写入位元线的至少二存储器单元。在步骤304中，从读取位元线中读取写入至上述存储器单元的数据。在步骤306，利用一写入追踪控制电路计算上述静态随机存取存储器的一写入时间。
借由写入追踪控制电路接收一输入电压Vin作为写入至少二存储器单元的数据。借由写入追踪控制电路可提供一输出电压Vout作为读取上述读取位元线的数据。于上述写入追踪操作下可设定上述至少二存储器单元的读取字线以及写入字线。上述写入追踪电路可提供上述至少二存储器单元的一平均写入时间。可借由写入追踪控制电路决定上述静态随机存取存储器字线于标准写入操作下的脉冲宽度。
本领域技术人员应可了解本发明仍可具有多种实施例的变化。虽上述实施例以及其特性以详述如上，但需了解在不违背本发明的精神以及范畴下可有多种变化，替代以及修改。再者，本说明书中流程，机器，制造，以及构成的物质，手段，方法以及步骤的特定实施例并非用以限制本发明的应用范围。本领域普通技术人员可轻易了解本发明实施例的流程，机器，制造，构成的物质，手段，方法，或步骤，于先前存在或是稍后的改良，根据本发明所应用的实施例以完成相近的功能或达到相近的结果。因此，本发明的范围包括其流程，机器，制造，构成的物质，手段，方法，或步骤。
上述方法实施例显示一示范的步骤，但并非必须依照其顺序进行。根据本发明实施例的精神及范围，可适当地加入，替换，改变顺序，和/或删除步骤。

Claims (10)

1.一种静态随机存取存储器，包括：
至少二存储器单元，共用一读取位元线以及一写入位元线，上述存储器单元位于上述静态随机存取存储器的一单元阵列内，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及
一写入追踪控制电路，借由上述读取位元线或上述写入位元线耦接至上述存储器单元以决定上述存储器单元的一写入时间，
其中上述写入追踪控制电路接收一输入电压以及提供一输出电压，且于一写入追踪操作期间设定各上述存储器单元的上述读取字线以及写入字线。
2.如权利要求1所述的静态随机存取存储器，其中上述写入追踪控制电路用以提供上述存储器单元的一平均写入时间。
3.如权利要求1所述的静态随机存取存储器，其中上述写入追踪控制电路用以于上述写入追踪操作期间接收上述输入电压，上述输入电压用以同时写入各上述存储器单元，上述写入追踪控制电路用以于上述写入追踪操作期间根据耦接至上述存储器单元的上述读取位元线的一读取电压提供上述输出电压，且上述写入追踪控制电路用以根据上述输入电压以及上述输出电压之间的一时间延迟决定用于一标准写入操作的上述写入字线的一脉冲宽度，上述输入电压由一输入电压节点所提供，而上述输出电压由一输出电压节点所提供。
4.如权利要求1所述的静态随机存取存储器，其中上述写入追踪控制电路包括耦接至上述写入位元线的一第一PMOS晶体管，且上述第一PMOS晶体管用以于上述写入追踪操作对上述写入位元线预充电，上述写入追踪控制电路还包括耦接于上述输入电压节点以及上述第一PMOS晶体管之间的一第一延迟电路，且上述写入追踪控制电路还包括耦接至上述读取位元线的一第二PMOS晶体管，且上述第二PMOS晶体管用以于上述写入追踪操作对上述读取位元线预充电，上述写入追踪控制电路还包括耦接于上述写入位元线以及上述第二PMOS晶体管之间的一第二延迟电路。
5.一种静态随机存取存储器方法，适用于一静态随机存取存储器，包括：
于一写入追踪操作下同时写入一数据至共用一读取位元线以及一写入位元线的至少二存储器单元；
从上述读取位元线读取写入至上述存储器单元的上述数据；以及
利用一写入追踪控制电路决定上述静态随机存取存储器的一写入时间，其中上述写入追踪控制电路借由上述读取位元线或上述写入位元线耦接至上述存储器单元。
6.如权利要求5所述的静态随机存取存储器方法，还包括：
借由上述写入追踪控制电路接收一输入电压作为写入至上述存储器单元的上述数据；以及
借由上述写入追踪控制电路提供一输出电压作为读取上述读取位元线的上述数据。
7.如权利要求5所述的静态随机存取存储器方法，还包括利用写入追踪控制电路提供上述存储器单元的一平均写入时间。
8.如权利要求5所述的静态随机存取存储器方法，还包括：
利用写入追踪控制电路决定用于一标准写入操作的上述存储器单元的上述写入字线的一脉冲宽度；
利用写入追踪控制电路中一第一PMOS晶体管于上述写入追踪操作对上述写入位元线预充电；以及
利用写入追踪控制电路中一第二PMOS晶体管于上述写入追踪操作对上述读取位元线预充电。
9.一种静态随机存取存储器，包括：
至少二存储器单元，共用一读取位元线以及一写入位元线，各上述存储器单元分别耦接至对应的读取字线以及写入字线；以及
一写入追踪控制电路，耦接至上述存储器单元以决定上述存储器单元的一写入时间，上述写入追踪控制电路包括一第一PMOS晶体管，上述第一PMOS晶体管用以对上述写入位元线预充电，以及一第二PMOS晶体管，上述第二PMOS晶体管用以对上述读取位元线预充电，
其中上述写入追踪控制电路接收一输入电压，其中于上述写入追踪操作期间上述输入电压同时写入存储器单元，于上述写入追踪操作期间根据耦接至上述存储器单元的上述读取位元线提供一输出电压，且于一写入追踪操作期间可设定各上述存储器单元的上述读取字线以及写入字线。
10.如权利要求9所述的静态随机存取存储器，其中上述写入追踪控制电路用以根据上述输入电压以及上述输出电压之间的一时间延迟决定用于一标准写入操作的上述写入字线的一脉冲宽度。
CN201110025092.5A 2010-07-20 2011-01-20 静态随机存取存储器以及静态随机存取存储器方法 Active CN102339640B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/839,624 US8619477B2 (en) 2010-07-20 2010-07-20 Two-port SRAM write tracking scheme
US12/839,624 2010-07-20

Publications (2)

Publication Number Publication Date
CN102339640A CN102339640A (zh) 2012-02-01
CN102339640B true CN102339640B (zh) 2014-02-19

Family

ID=45493524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110025092.5A Active CN102339640B (zh) 2010-07-20 2011-01-20 静态随机存取存储器以及静态随机存取存储器方法

Country Status (3)

Country Link
US (2) US8619477B2 (zh)
CN (1) CN102339640B (zh)
TW (1) TWI447729B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934308B2 (en) * 2011-10-14 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking bit cell
TWI480871B (zh) * 2012-02-22 2015-04-11 Nat Univ Chung Hsing Static random access memory
US8971095B2 (en) * 2012-07-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture
US9105328B2 (en) * 2012-07-31 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Tracking signals in memory write or read operation
CN104870807B (zh) * 2012-10-19 2017-06-30 维斯塔斯风力系统有限公司 包括维护地板的风轮机
CN103456346A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 一种存储器及其时序追踪方法
US9679636B2 (en) * 2014-11-26 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture
CN107293323B (zh) * 2016-04-05 2020-04-10 中芯国际集成电路制造(上海)有限公司 写操作追踪电路及包括写操作追踪电路的存储器
CN108074609B (zh) * 2016-11-14 2020-09-11 中芯国际集成电路制造(上海)有限公司 写追踪跟随性检测方法和电路以及包括该电路的存储器
TWI673712B (zh) * 2018-07-18 2019-10-01 Hsiuping University Of Science And Technology 具高存取速度之７ｔ雙埠靜態隨機存取記憶體
CN114121072B (zh) * 2020-08-27 2023-12-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121073B (zh) 2020-08-27 2023-09-12 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121058B (zh) 2020-08-27 2023-08-29 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
CN114121096B (zh) 2020-08-27 2024-03-26 长鑫存储技术有限公司 存储器的调节方法、调节系统以及半导体器件
US11923035B2 (en) 2021-05-12 2024-03-05 Samsung Electronics Co., Ltd. Pseudo dual port memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715201A (en) * 1996-12-27 1998-02-03 Intel Corporation Self-tracking delay-matching write pulse control circuit and method
CN101149970A (zh) * 2006-09-21 2008-03-26 松下电器产业株式会社 半导体存储器件
CN101477833A (zh) * 2009-01-08 2009-07-08 西安电子科技大学 钟控异步fifo存储器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727519A (en) * 1985-11-25 1988-02-23 Motorola, Inc. Memory device including a clock generator with process tracking
US5689471A (en) * 1995-01-24 1997-11-18 Cypress Semiconductor Corp. Dummy cell for providing a reference voltage in a memory array
KR100379545B1 (ko) * 2000-12-13 2003-04-10 주식회사 하이닉스반도체 Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로
US20070279964A1 (en) * 2006-05-25 2007-12-06 Honeywell International Inc. SRAM split write control for a delay element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715201A (en) * 1996-12-27 1998-02-03 Intel Corporation Self-tracking delay-matching write pulse control circuit and method
CN101149970A (zh) * 2006-09-21 2008-03-26 松下电器产业株式会社 半导体存储器件
CN101477833A (zh) * 2009-01-08 2009-07-08 西安电子科技大学 钟控异步fifo存储器

Also Published As

Publication number Publication date
US9019753B2 (en) 2015-04-28
CN102339640A (zh) 2012-02-01
US20140092675A1 (en) 2014-04-03
TW201205579A (en) 2012-02-01
TWI447729B (zh) 2014-08-01
US20120020169A1 (en) 2012-01-26
US8619477B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
CN102339640B (zh) 静态随机存取存储器以及静态随机存取存储器方法
US11621258B2 (en) Memory circuit and method of operating same
US10475521B2 (en) Semiconductor storage device and test method thereof using a common bit line
US9697890B1 (en) Memory and interface circuit for bit line of memory
US5463585A (en) Semiconductor device incorporating voltage reduction circuit therein
US8958237B1 (en) Static random access memory timing tracking circuit
CN104599700B (zh) 高密度存储器结构
CN202275603U (zh) 用于存储器写操作的装置和芯片
CN102150213A (zh) 用于优化存储器读出放大器时序的电路和方法
US10157665B2 (en) Word-line enable pulse generator, SRAM and method for adjusting word-line enable time of SRAM
CN102385905B (zh) 存储器写辅助
CN108122574B (zh) 存储器装置
CN105190760A (zh) 在存储器系统中并行地使用具有nmos通过门和pmos通过门两者的sram单元
CN102800355A (zh) Sram定时单元装置和方法
CN101727973B (zh) 半导体存储器装置
CN104637532B (zh) Sram 存储单元阵列、sram 存储器及其控制方法
CN101877243B (zh) 静态随机存取存储器
CN105006243B (zh) 用于检测多端口存储器中的写干扰的电路以及方法
US20130308398A1 (en) Memory device having control circuitry configured for clock-based write self-time tracking
CN102637688A (zh) 半导体记忆装置
CN102117653A (zh) 静态随机存取存储器
CN101840728A (zh) 一种双端sram单元
CN107886984A (zh) 存储器电路、用于写入位单元的电路和方法
CN105989874B (zh) 用于sram的存储单元及其读写方法
CN107481754A (zh) 一种多路选择电路、静态随机存取存储器以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant