CN102339345B - 用于低功率半导体芯片布局方法以及低功率半导体芯片 - Google Patents

用于低功率半导体芯片布局方法以及低功率半导体芯片 Download PDF

Info

Publication number
CN102339345B
CN102339345B CN201110165758.7A CN201110165758A CN102339345B CN 102339345 B CN102339345 B CN 102339345B CN 201110165758 A CN201110165758 A CN 201110165758A CN 102339345 B CN102339345 B CN 102339345B
Authority
CN
China
Prior art keywords
unit
library unit
library
semi
critical path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110165758.7A
Other languages
English (en)
Other versions
CN102339345A (zh
Inventor
周淳朴
林明村
薛福隆
庄少特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102339345A publication Critical patent/CN102339345A/zh
Application granted granted Critical
Publication of CN102339345B publication Critical patent/CN102339345B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种布局系统，包括：布局单元，设置为基于特定工艺节点的库单元，将单元布置在半导体芯片的掩模设计中；非关键路径确定单元，设置为确定半导体芯片中的非关键路径；单元确定单元，设置为确定所述掩模设计中的一组单元，用于形成非关键路径的一部分并确定该组单元中的至少一个的对应的库单元；库单元修改单元，设置为修改一个或者多个对应的库单元，以形成对应的经修改的库单元；以及单元替换单元，设置为替换掩模设计中的一组单元中的库单元，用于形成带有对应的经修改的库单元的非关键路径的一部分。

Description

用于低功率半导体芯片布局方法以及低功率半导体芯片
技术领域
本发明总体上涉及半导体领域，更具体地，涉及用于低功率半导体芯片布局方法以及低功率半导体芯片。
背景技术
电子工业对于在降低功率损耗的情况下改进数据处理性能的需求与日俱增。降低功率损耗的一种方式是通过已知的“缩放比例(scaling)”工艺，减小制成半导体芯片的部件尺寸，从而达到目的的。然而，随着半导体芯片的尺寸越来越小，缩放比例的成本变得越来越高。因此，期望能出现新的方法，用于改进数据处理性能与功率损耗的比率。
发明内容
为解决上述问题，提供了一种布局系统，包括：布局单元，设置为基于特定工艺节点的库单元对半导体芯片的掩模设计中的单元进行布局；非关键路径确定单元，设置为确定半导体芯片中的非关键路径；单元确定单元，设置为确定掩模设计中的一组单元，用于形成非关键路径的一部分并确定一组单元中的至少一个的对应的库单元；库单元修改单元，设置为修改一个或者多个对应的库单元，以形成对应的经修改的库单元；以及单元替换单元，设置为替换掩模设计中的一组单元中的库单元，用于形成带有对应的经修改的库单元的非关键路径的一部分。
其中，对应的经修改的单元设置为减小半导体芯片的功耗。
其中，对应的经修改的库单元中的每一个均是通过减小对应的库单元的部件的尺寸而形成的。
其中，所减小的尺寸是栅极宽度。
其中，所减小的尺寸是布线宽度。
其中，对应的库单元和对应的经修改的库单元的尺寸相同。
其中，对应的库单元和对应的经修改的库单元沿着对应的库单元的一部分看是相同的，对应的库单元的一部分对应于对应的库单元的边缘。
此外，还提供了一种对半导体芯片进行布局的方法，包括：基于特定工艺节点的库单元对半导体芯片的掩模设计中的单元进行布局；确定半导体芯片中的非关键路径；确定掩模设计中的单元组，用于形成非关键路径的一部分并确定组中至少一个单元的对应的库单元；修改对应的库单元，以形成对应的经修改的库单元；以及将组中的至少一个单元的库单元替换为对应的经修改的库单元。
其中，修改包括修改对应的库单元，以减小半导体芯片的功耗。
其中，修改包括减小对应的库单元的部件的尺寸。
其中，减小包括减小栅极宽度尺寸。
其中，减小包括减小布线宽度尺寸。
其中，对应的库单元和对应的经修改的库单元的尺寸相同。
其中，对应的库单元和对应的经修改的库单元沿着对应的库单元的一部分看是相同的，对应的库单元的一部分对应于对应的库单元的边界边缘。
此外，还提供了一种用于存储指令的存储器或计算机可读介质，其中，当由处理器运行时，使处理器执行上述的方法。
此外，还提供了一种半导体芯片，包括多个安排在单元中的半导体器件，其中，形成半导体芯片中的关键路径的部分的单元对应于特定工艺节点的单元库的单元，而形成半导体芯片中的非关键路径的部分的单元对应于被修改以减小半导体芯片的功耗的特定工艺节点的单元库的单元。
其中，经修改的库单元中的每一个均是通过减小对应的库单元的部件的尺寸而形成的。
其中，所减小的尺寸是栅极宽度。
其中，所减小的尺寸是布线宽度。
其中，经修改的库单元的每一个和对应的库单元沿着对应的库单元的一部分看是相同的，对应的库单元的一部分对应于对应的库单元的边缘。
附图说明
在附图的图案中，通过列举示例并且不进行限制的方式示出了一个或者多个实施例，其中具有相同参考标号的元件代表所有相同的元件，并且其中：
图1是示例性半导体芯片的高级功能性示意图；
图2是用于形成关键路径驱动电路的半导体器件的实例的高级功能性示意图；
图3是带有关键路径和非关键路径的示例性半导体芯片的高级功能性示意图；
图4是对根据一个实施例的低功耗半导体芯片进行布局的系统的高级功能性框图；
图5(a)和图5(b)示出了用于半导体器件的示例性库单元(library cell)；
图6是对根据一个实施例的低功耗半导体芯片进行布局的方法流程图，以及
图7是根据一个实施例的低功耗半导体芯片。
具体实施方式
图1示出了半导体芯片10。该半导体芯片10包括各种功能性电路模块20(例如但不限于，存储模块、运算单元、逻辑单元等等)。在运行期间，各种功能性电路模块20进行数据处理和逻辑运算。这些数据处理和逻辑运算通常通过一个或者多个时钟电路30(clock circuit)进行协调。这种应用不限于一个或者多个时钟协调的电路，还能用于没有集中式时钟电路的所谓“异步逻辑”中。
在上述数据处理和逻辑运算期间，电路中的特殊路径限制了电路运算性能(即，电路的运算速度)。这些路径称作关键路径。因为在两个功能性电路模块20之间的关键路径布线50太长，限制了半导体芯片10的运行速度，所以连接两个功能性电路模块20的信号路径40是关键路径。更具体地，关键路径布线50越长，布线的电容越大。因此，由于提供足够电量而对关键路径布线50充电所需的时间，通过关键路径驱动电路60在关键路径布线50上引起逻辑状态变化比起关键路径布线50需要充较少量电的情况来说，所用的时间会更长。而且，在一些实施例中，关键路径驱动器60也对关键路径输入70的电容进行充电。
如果任意功能性模块20中的电路在运行下一处理步骤之前，需要在关键路径输入70处的值，则关键路径布线50充电所用的时间以及关键路径输入70的电容会限制半导体芯片10的总体处理速度。
上述关于关键路径的问题还能在单个功能性电路模块20中找到，其为本地关键路径。与关键路径40不同，在一些实施例中，布线电容是不那么重要的问题，而下一阶段的输入电容成了主要因素。例如，具有本地关键路径布线90的本地关键路径80、本地关键路径驱动电路100以及本地关键路径输入110形成关键路径。在一些实施例中，虽然本地关键路径布线90的电容不高，但是本地关键路径输入110的总输入电容足够高，以使该特定路径成为关键路径。特别地，如果本地关键路径驱动电路100驱动了大量的关键路径输入110，则上述论述正确。因此，对本地关键路径布线90和本地关键路径输入110的电容进行充电所用的时间也会限制总体处理速度。对于半导体芯片进行布局，以尝试将关键路径的数量最小化并减小由关键路径导致的延迟。然而，至少一个关键路径会对半导体芯片10处理数据的速度进行限制。
除了半导体芯片10中的关键路径，还有非关键路径120。该非关键路径之所以非关键，是因为1)其处理和传输的逻辑值没有被随后的电路以与其他路径上的信号相冲突的方式进行使用；或者2)该路径比较短并且几乎没有用于驱动的输入，因此，该路径本身就比那些与其他路径有冲突的路径快速。
在至少一些状态转换的实施例中，在半导体芯片10中，从一种状态转换到另一种状态，会使得关键和非关键路径40、80和120耗能。为了改变路径的状态，电流从电源线中流出，经驱动路径的驱动电路，从而对路径上的布线和输入电容进行充电。电流持续流动，直到将布线和输入电容充电到与电源布线的电压相同。随着电流流过路径，驱动器消耗的功率等于电流和驱动器两端电压降的乘积。这样，每次路径转换到不同状态所耗散的能量与电源布线的电压、以及布线和输入的电容成正比。每单位时间路径耗散的功率，由每次路径转换所耗散的能量与路径每单位时间转换的次数的乘积决定。因此，电源布线上的电压的减小(半导体芯片10的工作电压)、路径每单位时间内的转换次数的减小(通常通过时钟30的频率进行控制)或者布线和输入的电容的减小，导致了半导体芯片10的功耗的减小。
降低时钟30的频率也会减小半导体芯片10处理数据的速率。进一步，通常通过形成半导体芯片10的转换器件的结构来设置最小工作电压。此外，降低工作电压也会减小形成半导体芯片10的器件的速度。因此，减小半导体芯片10中的路径的电容是在不减小运行速度的情况下减小功耗的有效方式。因为布线和输入的电容改变了半导体芯片10中的这些部件的面积，所以将这些部件制作得更小能够减小功耗。
图2示出了用于形成关键路径驱动电路60的第一半导体器件200的一个示例。该第一半导体器件200与第二示例半导体器件210相连接，该第二示例半导体器件210形成了经过布线50的关键路径输入70的一部分。第二半导体器件210包括栅极230、源极触点240、漏极触点250以及掺杂区域260。在运行中，栅极230上的电压控制了通过掺杂区域260的电流，因而，控制了源极触点240和漏极触点250之间的电流。第一半导体器件200包括了类似的部件。
布线50形成了带有半导体基板的电容器，其电容与布线50的宽度W1和长度L1成正比。关键路径输入70的输入电容与半导体器件210的栅极230的宽度W2和长度L2成正比。
诸如半导体芯片10的半导体芯片使用先进的电脑辅助设计(CAD)系统进行布局。在一些实施例中，这些CAD系统接收到用计算机语言(比如VHDL)编写的电路图或者算法作为输入。接着，CAD系统使用复杂的程序将电路图或者算法转换为掩模草图(mask layout)，该掩模草图确定了用于半导体工艺的每层的掩模。该掩模层确定了制造半导体器件(比如半导体器件200、210、和布线220)的各种部件的尺寸。特别地，尺寸W1、W2、L1和L2是由这些掩模确定的。
为了制造掩模层，CAD系统依赖于“单元”库。这些单元将图案预先确定为，例如，单个晶体管和整个功能性电路模块。
将每个单元设计成特有的工艺节点(process node)。工艺节点确定最小长度部件，该最小长度部件可在由库生成的掩模组中定义，因而，确定了在由掩模组生成的半导体芯片中的最小长度部件。库中的每个标准单元都要经过大量测试，既要经过仿真，又要通过制造实体半导体芯片，从而证明该标准单元能够在作为其设计目标的任务中运行。该单元能够无误地运行该任务，即使在用于制造该标准单元的工艺中的预期误差的范围内运行该任务，以及在提供带有电源和信号的单元中的任一误差的范围内运行该任务。在了解到该电路不需要大量测试和重新设计就能够正常运转的情况下，满足上述要求的标准单元能够用于定义电路(比如复杂电路)的部分。
为了防止半导体芯片制作中所出现的问题，库中用作特别节点的标准元件不包括与用作其设计的节点一样小的部件。库中的最小部件尺寸比工艺节点的尺寸略大。这样，例如，在一些实施例中，180nm节点库的最小部件尺寸为220nm。这样，该180nm库提供了该工艺的40nm容限。
由于无论半导体芯片10放置到什么位置，并且无论连接了其他什么样的功能性模块20，使用标准库功能制造的功能性单元20均具有相同性能，所以一旦完成并且经过检测，用作特定节点的标准元件库是十分珍贵的，使得设计或制造很多不同的半导体芯片时只需进行有限的测试。在单元库完成之后，由于改变了的库会使得芯片设计不再工作或者更糟，进而变得不可靠，因此不允许对库进行改变。
虽然使用标准库的设计使得芯片设计能无误运行，但是这种设计没有必要达到最佳能效。图3示出了带有两个相同的功能性模块310和320的半导体芯片300。功能性模块310在关键路径330中，但是功能性模块320在非关键路径340上。半导体芯片300的运行速度是由关键路径330设置的。这就意味着形成功能性模块320的标准库单元，以及，特别地，那些在非关键路径340上的单元比所需要的速度更快，因而就会耗散不必要的功率。
已经明确，功能性模块320在非关键路径340上，可以被改变为运行更加缓慢并且功耗更少。通过减小功能性模块320中的器件的布线和栅极的部件尺寸，上述期望就能够得以实现。由于减小这些栅极的栅极长度(如L2(图2))会以剧烈的和不可预知的方式改变器件特征，所以减小L2并不那么容易。此外，栅极长度通常是任一掩模布局中的最小特征，因此减小L2会使得工艺十分困难。然而，减小栅极宽度(例如，半导体器件210的栅极230的W2)是可能的。此外，减小布线宽度(例如，布线50(图2)的W1)也是可能的。
减小栅极和/或布线宽度可以有效地减小非关键路径输入的电容，从而减小了非关键路径驱动器驱动输入所需要的功率。然而，有一个缺点，就是减小半导体器件的栅极宽度也会同时降低该减小了栅极宽度的半导体器件驱动布线和其他输入的能力。这是因为，如果减小了栅极宽度，器件的沟道宽度也会减小，所以半导体器件的电阻就会增加。因为该器件在非关键路径上，所以，减小了的驱动能力以及因此减小了的路径速度，就该路径保持在非关键路径上而言，对于总体性能没有明显影响。
减小栅极宽度就半导体芯片10的功耗而言，具有间接的(second)有利效果。处于“关闭状态”(即，防止电流通过栅极电压在源极和漏极之间流动的状态)的半导体器件继续泄露少量电流。考虑到半导体芯片上的大量晶体管，每个器件中较小的漏电流会变成总体上较大的漏电流。随着工艺节点越变越小，每个器件上的泄露相对于“打开状态”电流有所增加。因此，由于泄露的缘故，浪费的功率的比例也有所增加。每个器件上的泄露与栅极宽度W2成正比。因此，减小半导体芯片10中的器件部分的栅极宽度所具有另一个优点就是，能够减小整体泄漏和半导体芯片10的功耗。
一个或者多个实施例描述了以减小半导体器件的功耗的方式有利地实现非关键路径的布局的自动化方法和系统。
在上述观点中，至少在一些实施例中，公开了方法和系统，以用于设计减小了功率损耗的半导体器件。在至少另一些实施例中，提出了一种半导体芯片布局，以用于减少特定设计的功耗。
在一些实施例中，在通用性计算机(比如个人计算机、工作站、大型计算机、或者集群计算机)上实现该系统和方法。在一些实施例中，实现该系统或者方法的命令存储在计算机可读介质(硬盘、光盘、闪存盘或者其他目前可用到的或者未来会发展出的能够在一不定期限内存储数据计算机可读介质)中。至少在一个实施例中，通过允许通用性计算机读取命令并且实现系统或者实施方法的通用性计算机访问该计算机可读介质。
在至少一个实施例中，通过专用硬件(比如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、分立元件等等)来实现该系统或者方法。在一些其他实施例中，通过通用性计算机或者具有专用硬件的计算机的组合来实现该系统或者方法。
图4示出了用以设计减小了功耗的半导体芯片的系统400的一个实施例。
在一些实施例中，布局单元405对半导体芯片(例如，半导体芯片10(图1))的布局505进行布局。在一些实施例中，布局单元405接收到作为输入510的设计示意图，而在其他实施例中，该输入为一种语言(例如但不限于VHDL)编写的算法。在另外一些其他的实施例中，非关键路径确定单元410接收到任一其他用来描述半导体芯片的电路或者部件的方式(包括现在已知的或者在未来进行改进的)作为输入。
布局单元405将布局505传输到非关键路径确定单元410。在设计520中，非关键路径确定单元410基于布局505和输入510，确定了非关键路径的列表。
非关键路径确定单元410在设计520中确定了非关键路径的列表之后，将设计520中的非关键路径的列表传送到单元确定单元(cell determinationunit)420中。单元确定单元420在实现非关键路径530的设计中确定了单元的列表。此外，单元确定单元420遵从了用于实现那些实现非关键路径的单元的库单元540的列表。在一些实施例中，所有被确认的库单元都包括在列表中。在其他实施例中，在被确认的库单元中只有一部分包括在列表中。在一些实施例中，包括在库单元540的列表中的库单元是基于复杂度(排除较复杂的单元)而进行选择的；在其他实施例中，包括在库单元540的列表中的库单元是基于库单元的功能进行选择的。
接着，将所选择的库单元540的列表传送到库单元修改单元430。该库单元修改单元430修改了库单元540的列表上的库单元，这些库单元被选择以形成经修改库单元550的列表。经修改的库单元550的列表中的经修改的库单元的每一个都与库单元540的列表上的库单元相对应。在至少一个实施例中，经修改库单元550的列表中的经修改的库单元的每一个都与库单元540的列表上的相对应的库单元具有相同的功能，但是每个经修改的单元中部件的尺寸都进行了修改，以减小所设计的半导体芯片的总体功耗。在一个实施例中，每个经修改的单元与其对应的库单元具有相同的外部尺寸。在其他实施例中，在接触到包含了那些部件的经修改的单元的边缘的任一部件，在经修改的单元的边缘处与对应库单元中的对应部件具有相同的位置和尺寸。对于经修改的库单元的上述限定意味着，经修改的库单元替换了对应的库单元，而并不需要修改围绕在这些经替换的单元周围的单元。图5(a)示出了半导体器件600的库单元，图5(b)示出了对应的半导体器件610的经修改的库单元。在至少一个实施例中，库单元600和对应的经修改的库单元610之间的差异是栅极宽度W3和沟道宽度W4。
将来自库单元修改单元430的经修改的库单元550的列表和来自单元确定单元420的实现非关键路径530的设计中的单元的列表传送到单元替换单元440。单元替换单元440用来自经修改的库单元550的列表的对应的经修改的库单元替换了实现非关键路径530的布局505中的单元列表上的单元。接着，单元替换单元440将半导体芯片的完成的经修改的布局560输出。
图6示出了根据一个实施例的设计减小了功耗的半导体芯片的方法700的至少一部分的流程图。
在一些实施例中，方法开始于步骤705。在步骤705中，布局505基于上述的输入510生成。在生成布局505之后，该方法进行到步骤710。
在步骤710中，设计520中的非关键路径的列表基于布局505和输入510确定。在确定了设计中的非关键路径之后，该方法进行到步骤720。
在步骤720中，单元确定单元420基于确定的非关键路径520，确定了在实现非关键路径530的设计中的单元的列表。同时，确定了用于实现实现了非关键路径的那些单元中的每一个的库单元540的列表。在一些实施例中，所有经过确认的库单元都包括在列表上。在其他实施例中，只有部分经过确认的库单元包括在列表上。在一些实施例中，包括在库单元540的列表中的库单元是基于复杂度(排除较复杂的单元)而进行选择的；在其他实施例中，包括在库单元540的列表中的库单元是基于库单元的功能进行选择的。接着，该方法进行到步骤730中。
在步骤730中，对所选择的库单元540的列表上的库单元进行修改，以形成经修改的库单元550的列表。经修改的库单元550的列表中的经修改的库单元与库单元540的列表上的库单元相对应。在至少一些实施例中，经修改的库单元550的列表中的经修改的库单元的每一个都与库单元540的列表上的相对应的库单元具有相同的功能，但是每个经修改的单元中部件的尺寸都进行了修改，以减小所设计的半导体芯片的总体功耗。在一些实施例中，每个经修改的单元与其对应的库单元具有相同的外部尺寸。在其他实施例中，接触到包含了那些部件的经修改的单元的边缘的部件，在经修改的单元的边缘处与对应库单元中的对应部件具有相同的位置和尺寸。对于经修改的库单元的上述限定意味着，经修改的库单元替换了对应的库单元，而并不需要修改围绕在这些经替换的单元周围的单元。在编译经修改的库单元550的列表之后，该方法进行到步骤740。
在步骤740中，在用于实现非关键路径530的布局505中的单元的列表上的单元的库单元，由来自经修改的库单元550的列表的对应的经修改的库单元进行替换。接着，该方法进行到步骤750。
在步骤750，将半导体芯片的经修改的布局560输出。接着，该方法终结于步骤760。
图6所示的方法为了使得本公开更清晰明了而进行了简化。本领域普通技术人员应理解，在一些实施例中，可以有一个或者多个步骤或者工艺在图6所示的方法之前、之后、或者之中进行实施。
图7示出了通过上述的方法或者系统实施例进行布局的低功率半导体芯片800的一个实施例。
该低功率半导体芯片800包括了多个单元810，该单元810带有多个上述库单元的或者经修改的库单元的单元。上述多个单元中的单元820对应于经过确认在关键路径上的单元。单元830对应于由于处在非关键路径上而通过经修改的库单元替换了库单元的单元。
本领域普通技术人员可以轻易了解，公开了的实施例满足了上述优点。在阅读上面的说明书之后，本领域普通技术人员能够做出各种改变、等同替换以及各种其他实施例作为本文的广泛公开。因此，这里要求获得的保护仅仅根据包含在附加的权利要求和其等同替换中的解释进行限定。

Claims (17)

1.一种布局系统，包括：
布局单元，设置为基于特定工艺节点的库单元对半导体芯片的掩模设计中的单元进行布局；
非关键路径确定单元，设置为确定所述半导体芯片中的非关键路径；
单元确定单元，设置为确定所述掩模设计中的一组单元，用于形成所述非关键路径的一部分并确定所述一组单元中的至少一个的对应的库单元；
库单元修改单元，设置为修改一个或者多个所述对应的库单元，以形成对应的经修改的库单元，所述库单元修改单元被设置为保持接触所述对应的库单元的边缘的部件；以及
单元替换单元，设置为替换所述掩模设计中的一组单元中的库单元，用于形成带有所述对应的经修改的库单元的非关键路径的一部分，
其中，对应的经修改的单元设置为减小所述半导体芯片的功耗。
2.根据权利要求1所述的系统，所述对应的经修改的库单元中的每一个均是通过减小所述对应的库单元的部件的尺寸而形成的。
3.根据权利要求2所述的系统，所减小的尺寸是栅极宽度。
4.根据权利要求2所述的系统，所减小的尺寸是布线宽度。
5.根据权利要求1所述的系统，所述对应的库单元和所述对应的经修改的库单元的尺寸相同。
6.根据权利要求5所述的系统，所述对应的库单元和所述对应的经修改的库单元沿着所述对应的库单元的一部分看是相同的，所述对应的库单元的一部分对应于所述对应的库单元的边缘。
7.一种对半导体芯片进行布局的方法，包括：
基于特定工艺节点的库单元对所述半导体芯片的掩模设计中的单元进行布局；
确定所述半导体芯片中的非关键路径；
确定所述掩模设计中的单元组，用于形成所述非关键路径的一部分并确定所述组中至少一个单元的对应的库单元；
修改所述对应的库单元，以形成对应的经修改的库单元，其中，修改所述对应的库单元包括：保持接触所述对应的库单元的边缘的部件；以及
将所述组中的至少一个单元的库单元替换为所述对应的经修改的库单元；
其中，所述修改包括修改所述对应的库单元，以减小所述半导体芯片的功耗。
8.根据权利要求7所述的方法，其中，所述修改包括减小所述对应的库单元的部件的尺寸。
9.根据权利要求8所述的方法，其中，所述减小包括减小栅极宽度尺寸。
10.根据权利要求8所述的方法，其中，所述减小包括减小布线宽度尺寸。
11.根据权利要求7所述的方法，其中，所述对应的库单元和所述对应的经修改的库单元的尺寸相同。
12.根据权利要求11所述的方法，所述对应的库单元和所述对应的经修改的库单元沿着所述对应的库单元的一部分看是相同的，所述对应的库单元的一部分对应于所述对应的库单元的边界边缘。
13.一种半导体芯片，包括多个安排在单元中的半导体器件，其中，形成所述半导体芯片中的关键路径的部分的单元对应于特定工艺节点的单元库的单元，而形成所述半导体芯片中的非关键路径的部分的单元对应于被修改以减小所述半导体芯片的功耗的特定工艺节点的单元库的单元，
其中，修改与所述非关键路径对应的单元库的单元但保持接触被修改的单元的边缘的部件。
14.根据权利要求13所述的半导体芯片，其中，经修改的库单元中的每一个均是通过减小对应的库单元的部件的尺寸而形成的。
15.根据权利要求14所述的半导体芯片，其中，所减小的尺寸是栅极宽度。
16.根据权利要求14所述的半导体芯片，其中，所减小的尺寸是布线宽度。
17.根据权利要求13所述的半导体芯片，其中，经修改的库单元的每一个和对应的库单元沿着所述对应的库单元的一部分看是相同的，所述对应的库单元的一部分对应于所述对应的库单元的边缘。
CN201110165758.7A 2010-07-14 2011-06-16 用于低功率半导体芯片布局方法以及低功率半导体芯片 Active CN102339345B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US36427810P 2010-07-14 2010-07-14
US61/364,278 2010-07-14
US12/852,664 2010-08-09
US12/852,664 US8539388B2 (en) 2010-07-14 2010-08-09 Method and apparatus for low power semiconductor chip layout and low power semiconductor chip

Publications (2)

Publication Number Publication Date
CN102339345A CN102339345A (zh) 2012-02-01
CN102339345B true CN102339345B (zh) 2015-04-01

Family

ID=45467878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110165758.7A Active CN102339345B (zh) 2010-07-14 2011-06-16 用于低功率半导体芯片布局方法以及低功率半导体芯片

Country Status (2)

Country Link
US (1) US8539388B2 (zh)
CN (1) CN102339345B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9495503B2 (en) 2011-04-06 2016-11-15 Qualcomm Incorporated Method and apparatus to enable a selective push process during manufacturing to improve performance of a selected circuit of an integrated circuit
US8762904B2 (en) 2012-03-28 2014-06-24 Synopsys, Inc. Optimizing logic synthesis for environmental insensitivity
US9058462B2 (en) * 2013-08-30 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for leakage estimation for standard integrated circuit cells with shared polycrystalline silicon-on-oxide definition-edge (PODE)
CN110147560B (zh) * 2018-02-12 2023-04-07 熠芯(珠海)微电子研究院有限公司 实现多尺寸电路的低功耗方法
CN112507648B (zh) * 2020-11-30 2022-01-04 深圳比特微电子科技有限公司 版图设计的方法和集成电路、运算芯片和计算设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143860A (zh) * 1995-05-26 1997-02-26 松下电器产业株式会社 逻辑合成方法、半导体集成电路和运算电路
CN1505152A (zh) * 2002-11-29 2004-06-16 国际商业机器公司 减少的集成电路芯片泄漏以及减少泄漏的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625568A (en) * 1993-12-22 1997-04-29 Vlsi Technology, Inc. Method and apparatus for compacting integrated circuits with standard cell architectures
US5426591A (en) * 1994-01-28 1995-06-20 Vlsi Technology, Inc. Apparatus and method for improving the timing performance of a circuit
US5764525A (en) * 1994-01-28 1998-06-09 Vlsi Technology, Inc. Method for improving the operation of a circuit through iterative substitutions and performance analyses of datapath cells
US5880967A (en) * 1995-05-01 1999-03-09 Synopsys, Inc. Minimization of circuit delay and power through transistor sizing
US6269468B1 (en) * 1999-03-02 2001-07-31 International Business Machines Corporation Split I/O circuit for performance optimization of digital circuits
US6493854B1 (en) * 1999-10-01 2002-12-10 Motorola, Inc. Method and apparatus for placing repeaters in a network of an integrated circuit
WO2001065424A2 (en) * 2000-02-29 2001-09-07 Cadence Design Systems, Inc. Device level layout optimization in electronic design automation
JP4095753B2 (ja) * 2000-03-30 2008-06-04 株式会社ルネサステクノロジ コンピュータ読み取り可能な記憶媒体、および半導体装置の設計方法
US7225423B2 (en) * 2000-06-30 2007-05-29 Zenasis Technologies, Inc. Method for automated design of integrated circuits with targeted quality objectives using dynamically generated building blocks
JP2002093906A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 集積回路を構成する論理回路セル及び論理回路セルを集めたセルライブラリ
US6792589B2 (en) * 2001-06-15 2004-09-14 Science & Technology Corporation @ Unm Digital design using selection operations
AU2003274370A1 (en) * 2002-06-07 2003-12-22 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7149999B2 (en) * 2003-02-25 2006-12-12 The Regents Of The University Of California Method for correcting a mask design layout
US7117457B2 (en) * 2003-12-17 2006-10-03 Sequence Design, Inc. Current scheduling system and method for optimizing multi-threshold CMOS designs
US7441211B1 (en) * 2005-05-06 2008-10-21 Blaze Dfm, Inc. Gate-length biasing for digital circuit optimization
US8490043B2 (en) * 2005-05-06 2013-07-16 Tela Innovations, Inc. Standard cells having transistors annotated for gate-length biasing
EP1907957A4 (en) * 2005-06-29 2013-03-20 Otrsotech Ltd Liability Company INVESTMENT METHODS AND SYSTEMS
JP2007086587A (ja) * 2005-09-26 2007-04-05 Renesas Technology Corp マスクパターン設計方法および半導体装置の製造方法
US7617470B1 (en) * 2005-10-11 2009-11-10 California Institute Of Technology Reconfigurable integrated circuit and method for increasing performance of a reconfigurable integrated circuit
US7363607B2 (en) * 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
US8332793B2 (en) * 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
US7716618B2 (en) * 2006-05-31 2010-05-11 Stmicroelectronics, S.R.L. Method and system for designing semiconductor circuit devices to reduce static power consumption
US8024675B1 (en) * 2006-08-04 2011-09-20 Tela Innovations, Inc. Method and system for wafer topography-aware integrated circuit design analysis and optimization
JP2008112318A (ja) * 2006-10-31 2008-05-15 Matsushita Electric Ind Co Ltd 半導体集積回路の消費電力最適化方法及び半導体設計装置
JP4922094B2 (ja) * 2007-07-26 2012-04-25 株式会社東芝 パターンデータ作成方法
US8051398B2 (en) * 2007-08-01 2011-11-01 Texas Instruments Incorporated Test method and system for characterizing and/or refining an IC design cycle
US7689964B2 (en) * 2007-12-19 2010-03-30 Suvolta, Inc. System and method for routing connections
JP2009182161A (ja) * 2008-01-31 2009-08-13 Renesas Technology Corp 半導体装置
JP2009282638A (ja) * 2008-05-20 2009-12-03 Nec Electronics Corp レイアウト設計システム、レイアウト設計方法、及びプログラム
US8255837B2 (en) * 2009-02-03 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for cell boundary isolation in double patterning design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143860A (zh) * 1995-05-26 1997-02-26 松下电器产业株式会社 逻辑合成方法、半导体集成电路和运算电路
CN1505152A (zh) * 2002-11-29 2004-06-16 国际商业机器公司 减少的集成电路芯片泄漏以及减少泄漏的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CMOS集成电路功耗分析及其优化方法;王昌林等;《舰船电子工程》;20060620(第3期);第124、125页 *

Also Published As

Publication number Publication date
US20120017192A1 (en) 2012-01-19
US8539388B2 (en) 2013-09-17
CN102339345A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
TWI656622B (zh) 積體電路佈局結構
JP3853576B2 (ja) 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体
CN102339345B (zh) 用于低功率半导体芯片布局方法以及低功率半导体芯片
Varadharajan et al. Low power VLSI circuits design strategies and methodologies: A literature review
US11151297B2 (en) Multiple fin count layout, method, system, and device
US20240037309A1 (en) Multiplexer
US8810280B2 (en) Low leakage spare gates for integrated circuits
US20080054946A1 (en) Semiconductor integrated circuit
KR20170036420A (ko) 집적 회로 및 이를 포함하는 반도체 장치
US8218714B2 (en) Neuron MOS transistor based multi-digit multi-valued counter
US11392743B2 (en) Multiplexer
CN111488722A (zh) 一种全定制低漏电数字电路标准单元设计方法
CN109154856B (zh) 在处理设备中分离电力域的系统和方法
US7260804B1 (en) Method for circuit block routing based on switching activity
US11695414B2 (en) Multi-gated I/O system, semiconductor device including and method for generating gating signals for same
US20220171912A1 (en) Poly-bit cells
JP2011258712A (ja) 半導体集積回路
JPH1092942A (ja) 半導体集積回路の最適化装置とその最適化方法
Kaur et al. Power estimation analysis for CMOS cell structures
Macha Crosstalk Computing: Circuit Techniques, Implementation and Potential Applications
Mahdoum Architectural synthesis of networks on chip
Kumar et al. A novel nine input majority gate design in quantum-dot cellular automata
CN113312869B (zh) 集成电路器件、生成集成电路布局图的方法及系统
US6536016B1 (en) Method and apparatus for locating constants in combinational circuits
Groeneveld Physical design challenges for billion transistor chips

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant