CN102315237B - 图像传感器 - Google Patents
图像传感器 Download PDFInfo
- Publication number
- CN102315237B CN102315237B CN 201110231127 CN201110231127A CN102315237B CN 102315237 B CN102315237 B CN 102315237B CN 201110231127 CN201110231127 CN 201110231127 CN 201110231127 A CN201110231127 A CN 201110231127A CN 102315237 B CN102315237 B CN 102315237B
- Authority
- CN
- China
- Prior art keywords
- doped region
- type
- photosensitive structure
- doping content
- transverse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种图像传感器，感光结构和像素读出电路都形成于带有绝缘埋层的半导体衬底上，具有高速、低功耗、抗闭锁、抗辐射的优点。感光结构包括横向排列且呈包围式结构四个掺杂区，四个掺杂区中包括一光吸收层和一个雪崩倍增区。横向包围式结构能够消除较薄的顶层半导体层对光吸收层的厚度的限制，增加光吸收层的宽度和面积，从而能够提高感光结构的光吸收效率。雪崩倍增区能大幅度提高感光结构的光电转换效率、进一步提高感光结构的光吸收效率。
Description
技术领域
本发明涉及一种图像传感器，特别涉及一种带有绝缘埋层的CMOS图像传感器，属于半导体技术领域。
背景技术
20世纪70年代，CCD图像传感器和CMOS图像传感器同时起步。CCD图像传感器由于灵敏度高、噪声低，逐步成为图像传感器的主流。但由于工艺上的原因，敏感元件和信号处理电路不能集成在同一芯片上，造成由CCD图像传感器组装的摄像机体积大、功耗大。CMOS图像传感器以其集成度高，功率低，成本低等优势，得到了越来越广泛的应用。
现有CMOS图像传感器包括CMOS数模电路和像素单元电路阵列构成，根据一个所述像素单元电路所包括的晶体管的数目，现有CMOS图像传感器分为3T型结构和4T型结构、还可以有5T型结构。
如图1所示，为一种现有3T型结构的CMOS图像传感器的像素单元电路的等效电路结构图，包括：一个光电二极管10(Photo Diode，PD)，用于在曝光时进行光电转换，将接收到的光信号转换成电信号，所述光电二极管10包括P型区和N型区，所述P型区接地。
一个复位晶体管M1，用于在曝光前对所述光电二极管10进行复位，复位由复位信号Reset信号进行控制。在图1中，所述复位晶体管M1选用一个NMOS管，所述复位晶体管M1的源极和所述光电二极管10的N型区相连，所述复位晶体管M1的源极同时也为一感应节点N1又称为浮空扩散区(Floating Diffusion，FD)；所述复位晶体管M1的漏极接电源Vdd，所述电源Vdd为一正电源。当所述复位信号Reset为高电平时，所述复位晶体管M1导通并将所述光电二极管10的N型区连接到电源Vdd，在所述电源Vdd的作用下，使所述光电二极管10反偏并会清除所述光电二极管10的全部累积的电荷，实现复位。所述复位晶体管M1也可以由多个NMOS管串联形成、或由多个NMOS管并联形成，也可以用PMOS管代替所述NMOS管。
一个放大晶体管M2，也为一源极跟随器，用于将所述光电二极管10产生的电信号进行放大。在图1中，所述放大晶体管M2选用一NMOS管，所述放大晶体管M2的栅极接所述光电二极管10的N型区，所述放大晶体管M2的漏极接所述电源Vdd，所述放大晶体管M2的源极为放大信号的输出端。所述放大晶体管M2也可以由多个NMOS管串联形成、或由多个NMOS管并联形成。
一个行选择晶体管M3，用于将所述放大晶体管M2的源极输出的放大信号输出。在图1中，所述行选择晶体管M3选用一NMOS管，所述行选择晶体管M3的栅极接行选择信号Rs，所述行选择晶体管M3的源极接所述放大晶体管M2的源极，所述行选择晶体管M3的漏极为输出端。
如图2所示，为一种现有4T型结构的CMOS图像传感器的像素单元电路的等效电路结构图。相比于3T型结构，现有4T型结构的CMOS图像传感器的像素单元电路结构图增加了一个转移晶体管M4，所述转移晶体管M4用于将所述光电二极管10产生的电信号输入到所述感应节点N1。在图2中，所述转移晶体管M4选用一NMOS管，所述转移晶体管M4的栅极接转移信号TX，所述转移晶体管M4的源极接所述光电二极管10的N型区，所述转移晶体管M4的漏极接所述复位晶体管M1的源极即所述感应节点N1。
上述现有技术中，不管是3T型结构还是4T型结构，其中光电二极管都为纵向结构即垂直式的结构。如申请号为200810187734.X的中国发明专利所述，该发明专利公开了CMOS图像传感器的像素单元电路都是形成于硅衬底中，其中光电二极管为一种垂直式的结构，即由垂直分布的N型区和P型区组成。由于上述CMOS图像传感器的电路都是形成于硅衬底即体硅中，这样会器件和衬底之间的相互作用会引起一系列的寄生效应，如源扩散区和漏扩散区与衬底之间的寄生电容，这个电容随着衬底掺杂浓度的增加而增大；也会产生闩锁效应等。
针对上述缺陷，有设计者，利用SOI(silicon on insulator)衬底即绝缘层上的硅衬底来形成CMOS图像传感器，如申请号为200910083526.X的中国发明专利所述，其中就用到SOI衬底来形成CMOS图像传感器。
所述SOI衬底自上而下包括顶层硅、绝缘层、硅衬底。所述顶层硅用来做CMOS等半导体器件，中间的所述绝缘层如二氧化硅埋层简称埋氧层用来隔离器件和所述硅衬底。SOI基CMOS器件即形成于所述SOI衬底的顶层硅上的器件比体硅CMOS器件具有下列优点：寄生电容小、漏电低、具有高速和低功耗特点；消除了体硅CMOS常见的闭锁效应；抑制了衬底的脉冲电流干扰，减少了软错误发生几率。而且工艺上SOI和体硅CMOS工艺兼容且制造步骤相对简单。这些优点使得它在航天等辐射环境具有广泛的应用前景。
中国发明专利200910083526.X中也指出，当用SOI制作CMOS图像传感器时，由于SOI的顶层硅厚度较薄，在其上制作的感光二极管即光电二极管受到限制，较薄的顶层硅限制感光区的厚度，光吸收效率下降，增加顶层硅的厚度则不能做成全耗尽的SOI器件，降低图像传感器抗辐射等性能。所以中国发明专利200910083526.X中只是将光电二极管外的其它电路部分形成于所述SOI衬底的顶层硅上，而将光电二极管形成于所述SOI衬底的硅衬底中。中国发明专利200910083526.X中之所以还是将光电二极管形成于硅衬底中，其原因还是光电二极管的结构为垂直型结构，由于顶层硅厚度较薄，垂直型结构的光电二极管形成于较薄的所述顶层硅中会使光电二极管在反偏即加入反向偏压时形成的耗尽区宽度较小，使光电二极管光吸收效率降低。但是上述专利虽然能使CMOS图像传感器光电二极管外的其它电路的具有高速、低功耗、抗闭锁和低软错误几率的优点，但是由于光电二极管还是形成于硅衬底中，所以光电二极管还具有寄生效应以及抗辐射方面的问题。
发明内容
本发明所要解决的技术问题是提供一种图像传感器，具有高速、低功耗、抗闭锁、抗辐射的优点，能增加图像传感器的感光结构的感光面积、提高感光结构的光吸收效率。
为解决上述技术问题，本发明提供的图像传感器形成于带有绝缘埋层的半导体衬底上，所述半导体衬底自上而下包括顶层半导体层、绝缘层、支撑衬底，所述图像传感器的像素单元电路包括感光结构和像素读出电路，所述感光结构和所述像素读出电路都形成于所述顶层半导体层上、且所述像素读出电路具有间隔的形成于所述感光结构旁侧。所述感光结构包括横向排列且呈包围式结构四个掺杂区，各相邻的所述掺杂区之间形成接触连接。各所述掺杂区由内到外依次为第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；所述第一掺杂区和所述第三掺杂区都为第一半导体类型掺杂，所述第二掺杂区和所述第四掺杂区都为第二半导体类型掺杂。
进一步的改进是，在横向平面上，所述感光结构的各所述掺杂区的几何形状是规则几何形状、或者不规则几何形状。
进一步的改进是，在横向平面上，所述感光结构的各所述掺杂区的几何形状为长方形、圆形或正多边形。
进一步的改进是，所述感光结构的所述包围式结构为全包围式结构、或者半包围式结构。
进一步的改进是，所述像素读出电路为3T型结构的CMOS像素读出电路、或4T型结构的CMOS像素读出电路。
进一步的改进是，所述像素读出电路和所述感光结构之间设置有浅沟槽隔离结构。
可选择的，所述第一半导体类型为P型，所述第二半导体类型为N型；所述第二掺杂区为光吸收层，所述第三掺杂区和所述第四掺杂区形成雪崩倍增区。所述第一掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，横向宽度为1nm～500nm；所述第二掺杂区的掺杂浓度为1E10cm-3～1E17cm-3，横向宽度为1μm～300μm；所述第三掺杂区的掺杂浓度为1E12cm-3～1E20cm-3，横向宽度为1nm～500nm；所述第四掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，横向宽度为1nm～500nm。。
可选择的，所述第一半导体类型为N型，所述第二半导体类型为P型，所述第三掺杂区为光吸收层，所述第一掺杂区和所述第二掺杂区形成雪崩倍增区。所述第四掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，横向宽度为1nm～500nm；所述第三掺杂区的掺杂浓度为1E10cm-3～1E17cm-3，横向宽度为1μm～300μm；所述第二掺杂区的掺杂浓度为1E12cm-3～1E20cm-3，横向宽度为1nm～500nm；所述第一掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，横向宽度为1nm～500nm。
本发明的图像传感器的像素单元电路以及其它的CMOS数模电路等都能形成于带有绝缘埋层的衬底顶层半导体层中，从而能具有高速、低功耗、抗闭锁、抗辐射的优点。本发明的感光结构为一种横向包围式结构，能够消除较薄的顶层半导体层对光吸收层的厚度的限制，增加光吸收层的宽度和面积，从而能够提高感光结构的光吸收效率。本发明的感光结构还引入一雪崩倍增区，能大幅度提高感光结构的光电转换效率、进一步提高感光结构的光吸收效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3T型结构的CMOS图像传感器的像素单元电路的等效电路结构图；
图2是现有4T型结构的CMOS图像传感器的像素单元电路的等效电路结构图；
图3是本发明实施例一图像传感器的像素单元电路的等效电路结构图；
图4是本发明实施例一的感光结构的剖面图；
图5是本发明实施例一的感光结构的俯视图；
图6是本发明实施例二图像传感器的像素单元电路的等效电路结构图；
图7是本发明实施例三的感光结构的俯视图；
图8是本发明实施例四的感光结构的俯视图。
具体实施方式
如图3至图5所示，分别为本发明实施例一图像传感器的像素单元电路的等效电路结构图、感光结构的剖面图和俯视图。本发明实施例一图像传感器的像素单元电路为一3T型结构。本发明实施例一图像传感器的像素单元电路包括感光结构110和3T型结构的CMOS像素读出电路。
本发明实施例一图像传感器的像素单元电路包括感光结构110和像素读出电路，所述感光结构110和所述像素读出电路都形成于带有绝缘埋层的半导体衬底顶层半导体层012上、且所述像素读出电路具有间隔的形成于所述感光结构110的旁侧，所述像素读出电路与感光结构之间设置有浅沟槽隔离结构。图4中显示了所述带有绝缘埋层的半导体衬底自上而下包括顶层半导体层012、绝缘层005、支撑衬底006。可选的，该带有绝缘埋层的衬底中，顶层半导体层012材料可以为单晶硅、锗硅、碳化硅以及其他可用于半导体器件制备的III-V族化合物半导体材料等。作为优选实施方式，所述顶层半导体层012为单晶硅层，绝缘层005为埋氧层，支撑衬底006为衬底硅。
所述感光结构110包括横向排列且呈包围式结构四个掺杂区，各相邻的所述掺杂区之间形成接触连接。
各所述掺杂区由内到外依次为第一掺杂区001、第二掺杂区002、第三掺杂区003和第四掺杂区004。所述第一掺杂区001和所述第三掺杂区003的掺杂类型都为P型，所述第二掺杂区002和所述第四掺杂区004的掺杂类型都为N型。
所述第一掺杂区001的掺杂浓度为1E15cm-3～1E20cm-3，所述第一掺杂区001的横向宽度为1nm～500nm。所述第一掺杂区001接地。
所述第二掺杂区002的掺杂浓度为1E10cm-3～1E17cm-3，所述第二掺杂区002的横向宽度为1μm～300μm。所述第二掺杂区002为光吸收层，该层掺杂浓度较低、宽度较长，在所述感光结构110反偏时，所述第二掺杂区002会完全耗尽，能够吸收光子并产生光电子。
所述第三掺杂区003的掺杂浓度为1E12cm-3～1E20cm-3，所述第三掺杂区003的横向宽度为1nm～500nm。所述第四掺杂区004的掺杂浓度为1E15cm-3～1E20cm-3，所述第四掺杂区004的横向宽度为1nm～500nm。所述第三掺杂区003和所述第四掺杂区004形成雪崩倍增区。所述第四掺杂区004和所述3T型结构的CMOS像素读出电路相连接，在所述感光结构110反偏时，所述第三掺杂区003和所述第四掺杂区004之间会形成极强的耗尽区电场，使得少数载流子漂移到第三掺杂区003和第四掺杂区004之间的薄层强电场区域发生雪崩倍增效应，放大光电流。作为最佳实施例，所述第一掺杂区001的掺杂浓度为1E15cm-3，横向宽度为10nm；所述第二掺杂区002的掺杂浓度为1E13cm-3，横向宽度为10μm；所述第三掺杂区003的掺杂浓度为1E16cm-3，横向宽度为1Onm；所述第四掺杂区004的掺杂浓度为1E17cm-3，横向宽度为50nm。
如图5所示，在横向平面上，所述横向平面即为沿所述衬底的表面的平面，所述感光结构110的所述包围式结构为全包围式结构。所述感光结构110的各所述掺杂区001至004的几何形状都是规则几何形状，且各所述掺杂区001至004的内边或外边都为方形。当然各所述掺杂区001至004的也可以为其它的规则几何形状，如圆形等。
如图3所示，本发明实施例一的所述3T型结构的CMOS像素读出电路包括复位晶体管M11、放大晶体管M12、行选择晶体管M13。和如图1所示的现有技术不同的是，本发明实施例一中的复位晶体管M11选用一个PMOS管。所述感光结构110的所述第一掺杂区001接地，所述感光结构110的所述第四掺杂区004与所述复位晶体管M11的漏极以及所述放大晶体管的栅极相连接。
所述复位晶体管M11用于在曝光前对所述感光结构110进行复位，复位由复位信号Reset信号进行控制。所述复位晶体管M11的漏极同时也为一感应节点N11又称为浮空扩散区(Floating Diffusion，FD)；所述复位晶体管M11的源极接电源Vdd，所述电源Vdd为一正电源。当所述复位信号Reset为低电平时，所述复位晶体管M11导通并将所述感光结构110的所述第四掺杂区004连接到电源Vdd，在所述电源Vdd的作用下，使所述感光结构110反偏并会清除所述感光结构110的全部累积的电荷，实现复位。
所述放大晶体管M12为一源极跟随器，用于将所述感光结构110产生的电信号进行放大。在图3中，所述放大晶体管M12选用一NMOS管，所述放大晶体管M12的栅极接所述感光结构110的所述第四掺杂区004，所述放大晶体管M12的漏极接所述电源Vdd，所述放大晶体管M12的源极为放大信号的输出端。
所述行选择晶体管M13用于将所述放大晶体管M12的源极输出的放大信号输出。在图3中，所述行选择晶体管M13选用一NMOS管，所述行选择晶体管M13的栅极接行选择信号Rs，所述行选择晶体管M13的源极接所述放大晶体管M12的源极，所述行选择晶体管M13的漏极为输出端。
如图6所示，是本发明实施例二图像传感器的像素单元电路的等效电路结构图；本发明实施例二图像传感器的像素单元电路为一中4T型结构。本发明实施例二图像传感器的像素单元电路包括感光结构110和4T型结构的CMOS像素读出电路。本发明实施例二的所述感光结构110和本发明实施例一的相同，即本发明实施例二的所述感光结构110也是采用如图4和图5所示的结构。本发明实施例二的所述像素读出电路和本发明实施例一的像素读出电路的区别为，本发明实施例二的所述4T型结构的CMOS像素读出电路中增加了一个转移晶体管M14，所述转移晶体管M14用于将所述感光结构110产生的电信号输入到所述感应节点N11。在图6中，所述转移晶体管M14选用一NMOS管，所述转移晶体管M14的栅极接转移信号TX，所述转移晶体管M14的源极接所述感光结构110的所述第四掺杂区004，所述转移晶体管M14的漏极接所述复位晶体管M11的源极即所述感应节点N11。
如图7所示，是本发明实施例三的感光结构110的俯视图。本发明实施例三的所述像素读出电路和本发明实施例一的所述3T型结构的CMOS像素读出电路相同，当然也可以选用本发明实施例二的所述4T型结构的CMOS像素读出电路。比较图5和图7可知，和本发明实施例一不同的是，本发明实施例三的感光结构110各所述掺杂区001至004的组成的几何形状是不规则几何形状，图7中所述第一掺杂区001为一平行四边形的面、所述第二掺杂区002为一内边为平行四边形外边为圆形的环、所述第三掺杂区003为一圆环、所述第四掺杂区004为一内边为圆形外边为多边形的环。所述感光结构110各所述掺杂区001至004也可以组成其它不规则几何形状。
如图8所示，是本发明实施例四的感光结构110的俯视图。本发明实施例四的所述像素读出电路和本发明实施例一的所述3T型结构的CMOS像素读出电路相同，当然也可以选用本发明实施例二的所述4T型结构的CMOS像素读出电路。比较图5和图8可知，和本发明实施例一不同的是，本发明实施例四的所述感光结构110的所述包围式结构为半包围式结构。即包围于所述第一掺杂区001外面的所述第二掺杂区002、所述第三掺杂区003和所述第四掺杂区004都不是全封闭式的环。
如图5所示，是本发明实施例五的感光结构110的俯视图，和本发明实施例一的感光结构110的俯视图相同，但是本发明实施例五的所述感光结构110的各掺杂区的掺杂浓度和尺寸和本发明实施例一的所述感光结构110不同。本发明实施例五的所述像素读出电路和本发明实施例一的所述3T型结构的CMOS像素读出电路相同，当然也可以选用本发明实施例二的所述4T型结构的CMOS像素读出电路。
本发明实施例五的所述感光结构110包括横向排列且呈包围式结构四个掺杂区，各相邻的所述掺杂区之间形成接触连接。
各所述掺杂区由内到外依次为第一掺杂区001、第二掺杂区002、第三掺杂区003和第四掺杂区004；所述第二掺杂区002和所述第四掺杂区004的掺杂类型都为P型，所述第一掺杂区001和所述第三掺杂区003的掺杂类型都为N型。
所述第四掺杂区004的掺杂浓度为1E15cm-3～1E20cm-3，所述第四掺杂区004的横向宽度为1nm～500nm。所述第四掺杂区004接地。
所述第三掺杂区003的掺杂浓度为1E10cm-3～1E17cm-3，所述第三掺杂区003的横向宽度为1μm～300μm。所述第三掺杂区003为光吸收层，该层掺杂浓度较低、宽度较长，在所述感光结构110反偏时，所述第三掺杂区003会完全耗尽，能够吸收光子并产生光电子。
所述第二掺杂区002的掺杂浓度为1E12cm-3～1E20cm-3，所述第二掺杂区002的横向宽度为1nm～500nm。所述第一掺杂区001的掺杂浓度为1E15cm-3～1E20cm-3，所述第一掺杂区001的横向宽度为1nm～500nm。所述第二掺杂区002和所述第一掺杂区001形成雪崩倍增区。所述第一掺杂区001和所述CMOS像素读出电路相连接，在所述感光结构110反偏时，所述第二掺杂区002和所述第一掺杂区001之间会形成极强的耗尽区电场，使得少数载流子漂移到所述第二掺杂区002和所述第一掺杂区001之间的薄层强电场区域发生雪崩倍增效应，放大光电流。
作为最佳实施例，第一掺杂区001的掺杂浓度为1E15cm-3或1E20cm-3，横向宽度为300nm；第二掺杂区002的掺杂浓度为1E12cm-3，横向宽度为100nm；第三掺杂区003的掺杂浓度为1E10cm-3，横向宽度为100μm；第四掺杂区004的掺杂浓度为1E20cm-3，横向宽度为100nm。
如图7所示，是本发明实施例六的感光结构110的俯视图，和本发明实施例三的感光结构110的俯视图相同，所述感光结构110各所述掺杂区001至004也是不规则几何形状。但是本发明实施例六的所述感光结构110的各掺杂区的掺杂浓度和尺寸和本发明实施例三的所述感光结构110不同。本发明实施例六的所述像素读出电路和本发明实施例五的所述像素读出电路相同，本发明实施例六的所述感光结构110的各掺杂区的掺杂浓度和尺寸和本发明实施例五的所述感光结构110相同。
如图8所示，是本发明实施例七的感光结构110的俯视图，和本发明实施例四的感光结构110的俯视图相同，所述感光结构110的所述包围式结构为半包围式结构。但是本发明实施例七的所述感光结构110的各掺杂区的掺杂浓度和尺寸和本发明实施例四的所述感光结构110不同。本发明实施例七的所述像素读出电路和本发明实施例五的所述像素读出电路相同，本发明实施例七的所述感光结构110的各掺杂区的掺杂浓度和尺寸和本发明实施例五的所述感光结构110相同。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (6)
1.一种图像传感器，形成于带有绝缘埋层的半导体衬底上，所述衬底自上而下包括顶层半导体层、绝缘层、支撑衬底，其特征在于：所述图像传感器的像素单元电路包括感光结构和像素读出电路，所述感光结构和所述像素读出电路都形成于所述顶层半导体层上、且所述像素读出电路具有间隔的形成于所述感光结构旁侧；
所述感光结构包括横向排列且呈包围式结构的四个掺杂区，各相邻所述掺杂区之间形成接触连接；
各所述掺杂区由内到外依次为第一掺杂区、第二掺杂区、第三掺杂区和第四掺杂区；所述第一掺杂区和所述第三掺杂区都为第一半导体类型掺杂，所述第二掺杂区和所述第四掺杂区都为第二半导体类型掺杂；各所述掺杂区的厚度和所述顶层半导体层的厚度相同；
所述第一半导体类型为P型，所述第二半导体类型为N型；所述第二掺杂区为光吸收层，所述第三掺杂区和所述第四掺杂区形成雪崩倍增区；所述第一掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，所述第一掺杂区的横向宽度为1nm～500nm；所述第二掺杂区的掺杂浓度为1E10cm-3～1E17cm-3，所述第二掺杂区的横向宽度为1μm～300μm；所述第三掺杂区的掺杂浓度为1E12cm-3～1E20cm-3，所述第三掺杂区的横向宽度为1nm～500nm；所述第四掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，所述第四掺杂区的横向宽度为1nm～500nm；
或者，所述第一半导体类型为N型，所述第二半导体类型为P型，所述第三掺杂区为光吸收层，所述第一掺杂区和所述第二掺杂区形成雪崩倍增区；所述第四掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，所述第四掺杂区的横向宽度为1nm～500nm；所述第三掺杂区的掺杂浓度为1E10cm-3～1E17cm-3，所述第三掺杂区003的横向宽度为1μm～300μm；所述第二掺杂区的掺杂浓度为1E12cm-3～1E20cm-3，所述第二掺杂区的横向宽度为1nm～500nm；所述第一掺杂区的掺杂浓度为1E15cm-3～1E20cm-3，所述第一掺杂区的横向宽度为1nm～500nm。
2.如权利要求1所述的图像传感器，其特征在于：在横向平面上，所述感光结构的各所述掺杂区的几何形状是规则几何形状、或者不规则几何形状。
3.如权利要求2所述的图像传感器，其特征在于：在横向平面上，所述感光结构的各所述掺杂区的几何形状为长方形、圆形或正多边形。
4.如权利要求1所述的图像传感器，其特征在于：所述感光结构的所述包围式结构为全包围式结构、或者半包围式结构。
5.如权利要求1所述的图像传感器，其特征在于：所述像素读出电路为3T型结构的CMOS像素读出电路、或4T型结构的CMOS像素读出电路。
6.如权利要求1所述的图像传感器，其特征在于：所述像素读出电路和所述感光结构之间设置有浅沟槽隔离结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110231127 CN102315237B (zh) | 2011-08-12 | 2011-08-12 | 图像传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110231127 CN102315237B (zh) | 2011-08-12 | 2011-08-12 | 图像传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102315237A CN102315237A (zh) | 2012-01-11 |
| CN102315237B true CN102315237B (zh) | 2013-06-19 |
Family
ID=45428235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110231127 Active CN102315237B (zh) | 2011-08-12 | 2011-08-12 | 图像传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102315237B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664185A (zh) * | 2012-06-01 | 2012-09-12 | 上海中科高等研究院 | Cmos图像传感器及其制作方法 |
| CN105592250B (zh) * | 2015-12-23 | 2019-05-31 | 联想(北京)有限公司 | 镜头模组、摄像装置及电子设备 |
| CN110277416B (zh) * | 2019-05-09 | 2021-08-13 | 上海华力微电子有限公司 | 全局快门cmos图像传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100550346C (zh) * | 2007-02-14 | 2009-10-14 | 联华电子股份有限公司 | 具有光遮蔽性的多重金属内连线结构及其制作方法 |
| CN101546777A (zh) * | 2009-05-08 | 2009-09-30 | 北京思比科微电子技术有限公司 | Soi cmos图像传感器结构及其制作方法 |
| TWI507934B (zh) * | 2009-11-20 | 2015-11-11 | Semiconductor Energy Lab | 顯示裝置 |
| CN102024863B (zh) * | 2010-10-11 | 2013-03-27 | 湘潭大学 | 高速增强型紫外硅选择性雪崩光电二极管及其制作方法 |
-
2011
- 2011-08-12 CN CN 201110231127 patent/CN102315237B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102315237A (zh) | 2012-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10872995B2 (en) | Avalanche diode along with vertical PN junction and method for manufacturing the same field | |
| US9881963B1 (en) | Horizontal avalanche photodiode | |
| US9728565B2 (en) | Low full-well capacity image sensor with high sensitivity | |
| US8629486B2 (en) | CMOS image sensor having anti-absorption layer | |
| KR100794873B1 (ko) | 이미지 센서의 맞춤형 게이트 일함수 | |
| US10367029B2 (en) | Image sensors having a separation impurity layer | |
| WO2019098035A1 (ja) | 光検出素子およびその製造方法 | |
| US9923006B2 (en) | Optical detection element and solid-state image pickup device | |
| JP2009541992A (ja) | 低クロストークｐｍｏｓピクセル構造 | |
| JP2012182377A (ja) | 固体撮像装置 | |
| US8053821B2 (en) | Image sensor with high conversion efficiency | |
| JP2009510777A (ja) | 改善された収集のための光検出器及びｎ型層構造 | |
| JP4671981B2 (ja) | 光半導体装置 | |
| CN102299163B (zh) | 图像传感器 | |
| KR101534544B1 (ko) | 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법 | |
| US11315969B2 (en) | Buried tri-gate fin vertical gate structure and method for making the same | |
| JP2018182044A (ja) | 光検出素子、固体撮像装置及びその駆動方法 | |
| US10418402B2 (en) | Near ultraviolet photocell | |
| CN113875008A (zh) | 光探测器传感器阵列 | |
| CN102315237B (zh) | 图像传感器 | |
| CN108807440B (zh) | Cmos图像传感器及其制作方法 | |
| CN102332463B (zh) | 带有绝缘埋层的图像传感器及其制作方法 | |
| KR20170068842A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20060093385A (ko) | 이미지센서 | |
| KR102617788B1 (ko) | Utbb 광전 검출기 픽셀 유닛, 어레이 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI ADVANCED RESEARCH INSTITUTE, CHINESE ACAD Free format text: FORMER OWNER: SHANGHAI ZHONGKE INSTITUTE FOR ADVANCED STUDY Effective date: 20131127 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 201210 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131127 Address after: 201210 Shanghai city Pudong New Area Hartcourt Road No. 99 Patentee after: Shanghai Advanced Research Institute, Chinese Academy of Sciences Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Hartcourt Road No. 99 Patentee before: Shanghai Zhongke Institute for Advanced Study |