CN102299163B

CN102299163B - 图像传感器

Info

Publication number: CN102299163B
Application number: CN201110270125.2A
Authority: CN
Inventors: 汪辉; 林琳; 陈杰; 汪宁; 尚岩峰
Original assignee: Shanghai Advanced Research Institute of CAS
Current assignee: Hebei Scotland Medical Technology Co.,Ltd.
Priority date: 2011-09-13
Filing date: 2011-09-13
Publication date: 2014-01-08
Anticipated expiration: 2031-09-13
Also published as: CN102299163A

Abstract

本发明公开了一种图像传感器，感光结构和像素读出电路都形成于带有绝缘埋层的半导体衬底的顶层半导体层上。感光结构包括横向排列的三个掺杂区，在耗尽区上形成有一厚度非均匀的介质层，在介质层上形成有多晶硅层。感光结构的掺杂区为横向结构能够使耗尽区的宽度突破SOI顶层半导体层厚度的限制，从而能够增加感光结构的光吸收效率。形成于耗尽区上的非均匀介质层和多晶硅层能够对耗尽区的能带进行调制，使耗尽区的能带更加陡峭，从能显著增加耗尽区中的光生电荷的转移效率。本发明还能减少图像传感器的寄生效应和提高其抗辐射能力。

Description

图像传感器

技术领域

本发明涉及一种图像传感器。

背景技术

20世纪70年代，CCD图像传感器和CMOS图像传感器同时起步。CCD图像传感器由于灵敏度高、噪声低，逐步成为图像传感器的主流。但由于工艺上的原因，敏感元件和信号处理电路不能集成在同一芯片上，造成由CCD图像传感器组装的摄像机体积大、功耗大。CMOS图像传感器以其集成度高，功率低，成本低等优势，得到了越来越广泛的应用。

现有CMOS图像传感器包括CMOS数模电路和像素单元电路阵列构成，根据一个所述像素单元电路所包括的晶体管的数目，现有CMOS图像传感器分为3T型结构和4T型结构、还可以有5T型结构。

如图1所示，为一种现有3T型结构的CMOS图像传感器的像素单元电路的等效电路结构图，包括：一个光电二极管10(Photo Diode，PD)，用于在曝光时进行光电转换，将接收到的光信号转换成电信号，所述光电二极管10包括P型区和N型区，所述P型区接地。

一个复位晶体管M1，用于在曝光前对所述光电二极管10进行复位，复位由复位信号Reset信号进行控制。在图1中，所述复位晶体管M1选用一个NMOS管，所述复位晶体管M1的源极和所述光电二极管10的N型区相连，所述复位晶体管M1的源极同时也为一感应节点N1又称为浮空扩散区(Floating Diffusion，FD)；所述复位晶体管M1的漏极接电源Vdd，所述电源Vdd为一正电源。当所述复位信号Reset为高电平时，所述复位晶体管M1导通并将所述光电二极管10的N型区连接到电源Vdd，在所述电源Vdd的作用下，使所述光电二极管10反偏并会清除所述光电二极管10的全部累积的电荷，实现复位。所述复位晶体管M1也可以由多个NMOS管串联形成、或由多个NMOS管并联形成，也可以用PMOS管代替所述NMOS管。

一个放大晶体管M2，也为一源极跟随器，用于将所述光电二极管10产生的电信号进行放大。在图1中，所述放大晶体管M2选用一NMOS管，所述放大晶体管M2的栅极接所述光电二极管10的N型区，所述放大晶体管M2的漏极接所述电源Vdd，所述放大晶体管M2的源极为放大信号的输出端。所述放大晶体管M2也可以由多个NMOS管串联形成、或由多个NMOS管并联形成。

一个行选择晶体管M3，用于将所述放大晶体管M2的源极输出的放大信号输出。在图1中，所述行选择晶体管M3选用一NMOS管，所述行选择晶体管M3的栅极接行选择信号Rs，所述行选择晶体管M3的源极接所述放大晶体管M2的源极，所述行选择晶体管M3的漏极为输出端。

如图2所示，为一种现有4T型结构的CMOS图像传感器的像素单元电路的等效电路结构图。相比于3T型结构，现有4T型结构的CMOS图像传感器的像素单元电路结构图增加了一个转移晶体管M4，所述转移晶体管M4用于将所述光电二极管10产生的电信号输入到所述感应节点N1。在图2中，所述转移晶体管M4选用一NMOS管，所述转移晶体管M4的栅极接转移信号TX，所述转移晶体管M4的源极接所述光电二极管10的N型区，所述转移晶体管M4的漏极接所述复位晶体管M1的源极即所述感应节点N1。

上述现有技术中，不管是3T型结构还是4T型结构，其中光电二极管都为纵向结构即垂直式的结构。如申请号为200810187734.X的中国发明专利所述，该发明专利公开了CMOS图像传感器的像素单元电路都是形成于硅衬底中，其中光电二极管为一种垂直式的结构，即由垂直分布的N型区和P型区组成。由于上述CMOS图像传感器的电路都是形成于硅衬底即体硅中，这样会器件和衬底之间的相互作用会引起一系列的寄生效应，如源扩散区和漏扩散区与衬底之间的寄生电容，这个电容随着衬底掺杂浓度的增加而增大；也会产生闩锁效应等。

针对上述缺陷，有设计者，利用SOI(silicon on insulator)衬底即绝缘层上的硅衬底来形成CMOS图像传感器，如申请号为200910083526.X的中国发明专利所述，其中就用到SOI衬底来形成CMOS图像传感器。

所述SOI衬底自上而下包括顶层硅、绝缘层、硅衬底。所述顶层硅用来做CMOS等半导体器件，中间的所述绝缘层如二氧化硅埋层简称埋氧层用来隔离器件和所述硅衬底。SOI基CMOS器件即形成于所述SOI衬底的顶层硅上的器件比体硅CMOS器件具有下列优点：寄生电容小、漏电低、具有高速和低功耗特点；消除了体硅CMOS常见的闭锁效应；抑制了衬底的脉冲电流干扰，减少了软错误发生几率。而且工艺上SOI和体硅CMOS工艺兼容且制造步骤相对简单。这些优点使得它在航天等辐射环境具有广泛的应用前景。

中国发明专利200910083526.X中也指出，当用SOI制作CMOS图像传感器时，由于SOI的顶层硅厚度较薄，在其上制作的感光二极管即光电二极管受到限制，较薄的顶层硅限制感光区的厚度，光吸收效率下降，增加顶层硅的厚度则不能做成全耗尽的SOI器件，降低图像传感器抗辐射等性能。所以中国发明专利200910083526.X中只是将光电二极管外的其它电路部分形成于所述SOI衬底的顶层硅上，而将光电二极管形成于所述SOI衬底的硅衬底中。中国发明专利200910083526.X中之所以还是将光电二极管形成于硅衬底中，其原因还是光电二极管的结构为垂直型结构，由于顶层硅厚度较薄，垂直型结构的光电二极管形成于较薄的所述顶层硅中会使光电二极管在反偏即加入反向偏压时形成的耗尽区宽度较小，使光电二极管光吸收效率降低。但是上述专利虽然能使CMOS图像传感器光电二极管外的其它电路的具有高速、低功耗、抗闭锁和低软错误几率的优点，但是由于光电二极管还是形成于硅衬底中，所以光电二极管还具有寄生效应以及抗辐射方面的问题。

发明内容

本发明所要解决的技术问题是提供一种图像传感器，能增加图像传感器的感光结构的光吸收效率、显著增加耗尽区中的光生电荷的转移效率，还能减少图像传感器的寄生效应，提高图像传感器的抗辐射能力。

为解决上述技术问题，本发明提供一种图像传感器，形成于带有绝缘埋层的半导体衬底上，所述衬底自上而下包括顶层半导体层、绝缘层、支撑衬底，图像传感器的像素单元电路包括感光结构和像素读出电路，所述感光结构和所述像素读出电路都形成于所述顶层半导体层上。

所述感光结构包括横向排列的三个掺杂区和一个多晶硅栅。

所述第二掺杂区为耗尽区，第一掺杂区位于所述第二掺杂区的一侧且形成接触，所述第三掺杂区位于所述第二掺杂区的另一侧且形成接触；所述第三掺杂区为光生电荷的收集端。

所述多晶硅栅位于所述第二掺杂区上方、且所述多晶硅栅和所述第二掺杂区间隔离有栅介质层；从所述第一掺杂区到所述第三掺杂区的方向上所述栅介质层的厚度依次减少。

进一步的改进是，从所述第一掺杂区到所述第三掺杂区的方向上所述栅介质层的厚度线性依次减少，或呈阶梯状依次减少。

进一步的改进是，所述第二掺杂区为P型掺杂、掺杂浓度为1E12CM^-3～1E15CM^-3。所述第三掺杂区为N型掺杂、掺杂浓度大于所述第二掺杂区的掺杂浓度，为1E16CM^-3～1E20CM^-3；所述第三掺杂区用于收集光生电子。所述第一掺杂区为P型掺杂或所述第一掺杂区为N型掺杂，掺杂浓度与所述第三掺杂区的掺杂浓度为相同数量级，为1E16CM^-3～1E20CM^-3。所述多晶硅栅为N型掺杂。

进一步的改进是，所述第二掺杂区为N型掺杂、掺杂浓度为1E12CM^-3～1E15CM^-3。所述第三掺杂区为P型掺杂、掺杂浓度大于所述第二掺杂区的掺杂浓度，为1E16CM^-3～1E20CM^-3；所述第三掺杂区用于收集光生空穴。所述第一掺杂区为P型掺杂或所述第一掺杂区为N型掺杂，掺杂浓度与所述第三掺杂区的掺杂浓度为相同数量级，为1E16CM^-3～1E20CM^-3。所述多晶硅栅为P型掺杂。

进一步的改进是，所述栅介质层为二氧化硅、氮化硅或者氮氧化硅。

进一步的改进是，所述栅介质层的阶梯结构为最薄的台阶厚度为1.5nm～5nm、最厚的台阶厚度为10nm～50nm、相邻台阶的厚度差小于2nm。

进一步的改进是，所述像素读出电路为3T型结构的CMOS像素读出电路、或4T型结构的CMOS像素读出电路。

进一步的改进是，所述图像传感器为正照式结构，所述支撑衬底为硅衬底；或所述图像传感器为背照式结构，所述支撑衬底为蓝宝石衬底。

本发明的有益效果有：

1、所述图像传感器的像素单元电路以及其它的CMOS数模电路等都能形成于SOI衬底的顶层半导体层中，从而使所述图像传感器具有寄生电容小、漏电低、具有高速和低功耗等优点，还能消除闭锁效应、抑制衬底的脉冲电流干扰、减少软错误发生几率、提高抗辐射能力。

2、本发明图像传感器的像素单元电路的感光结构为一种由三个掺杂区组成的横向结构，从而能够消除较薄的顶层半导体层对耗尽区的厚度的限制，耗尽区的宽度能够得到提高，从而能够提高感光结构的光吸收效率。

3、本发明图像传感器的像素单元电路的感光结构的耗尽区上方还包括了一个栅介质层和多晶硅栅，多晶硅栅能使耗尽区的能带产生弯曲，从而能增加耗尽区的光生电荷的转移能力、降低光生电荷的转移在转移过程中的复合几率，最后提高感光区的光生电荷的转移效率。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有3T型结构的CMOS图像传感器的像素单元电路的等效电路结构图；

图2是现有4T型结构的CMOS图像传感器的像素单元电路的等效电路结构图；

图3是本发明实施例一图像传感器的像素单元电路的等效电路结构图；

图4是本发明实施例二图像传感器的像素单元电路的等效电路结构图；

图5是本发明实施例一和二中的感光结构的剖面图；

如图6所示，本发明实施例一和二的感光结构的多晶硅栅对耗尽区的能带影响示意图；

如图7所示，本发明实施例三的感光结构的多晶硅栅对耗尽区的能带影响示意图。

具体实施方式

如图3所示，是本发明实施例一图像传感器的像素单元电路的等效电路结构图；本发明实施例一图像传感器的像素单元电路为一3T型结构。本发明实施例一图像传感器的像素单元电路包括感光结构110和3T型结构的CMOS像素读出电路。

如图5所示，是本发明实施例一中感光结构110的剖面图。本发明实施例一CMOS图像传感器的像素单元电路和CMOS数模电路都形成于带有绝缘埋层的半导体衬底的顶层半导体层102上，图4中显示了所述带有绝缘埋层的半导体衬底自上而下包括顶层半导体层102、绝缘层101、支撑衬底100。可选的，该带有绝缘埋层的半导体衬底中，顶层半导体层102材料可以为单晶硅、锗硅、碳化硅以及其他可用于半导体器件制备的III-V族化合物半导体材料等。作为优选实施方式，所述顶层半导体层102为单晶硅层，绝缘层101为埋氧层，支撑衬底100为蓝宝石衬底。

所述感光结构110包括横向排列的三个掺杂区105、106和107和一个多晶硅栅104。

所述第二掺杂区106为耗尽区。所述第二掺杂区106为P型掺杂、掺杂浓度为1E12CM^-3～1E15CM^-3。

第一掺杂区105位于所述第二掺杂区106的一侧且形成接触。所述第一掺杂区105为P型掺杂、掺杂浓度为1E16CM^-3～1E20CM^-3，或所述第一掺杂区105为N型掺杂、掺杂浓度为1E16CM^-3～1E20CM^-3。

所述第三掺杂区107位于所述第二掺杂区106的另一侧且形成接触；所述第三掺杂区107为N型掺杂、掺杂浓度为1E16CM^-3～1E20CM^-3；所述第三掺杂区107用于收集光生电子。

所述多晶硅栅104位于所述第二掺杂区106上方、且所述多晶硅栅104为N型掺杂。

所述多晶硅栅104和所述第二掺杂区106间隔离有栅介质层。所述栅介质层为二氧化硅、氮化硅或者氮氧化硅。从所述第一掺杂区105到所述第三掺杂区107的方向上所述栅介质层的厚度依次减少。所述栅介质层的厚度呈线性减小，或呈阶梯状依次减小，其阶梯结构为最薄的台阶厚度为1.5nm～5nm、最厚的台阶厚度为10nm～50nm、相邻台阶的厚度差小于2nm。

本发明实施例一所述图像传感器为背照式结构，所述背照结构的组成物质为蓝宝石等透明物质。当然本发明实施例一所述图像传感器也能用正照式结构进行替换。

如图3所示，本发明实施例一的所述CMOS像素读出电路包括复位晶体管M11、放大晶体管M12、行选择晶体管M13。和如图1所示的现有技术不同的是，本发明实施例一中的复位晶体管M11选用一个PMOS管。所述感光结构110的所述第一P型掺杂区105接地，所述感光结构110的所述第一N型掺杂区107与所述复位晶体管M11的漏极以及所述放大晶体管的栅极相连接。所述复位晶体管M11的漏极为感应节点N11。

所述复位晶体管M11用于在曝光前对所述感光结构110进行复位，复位由复位信号Reset信号进行控制。在图3中，所述复位晶体管M11选用一个PMOS管，所述复位晶体管M11的漏极和所述感光结构110的所述第一N型掺杂区107相连接；所述感光结构110的所述第一P型掺杂区105接地。所述复位晶体管M11的漏极同时也为一感应节点N11又称为浮空扩散区(Floating Diffusion，FD)；所述复位晶体管M11的源极接电源Vdd，所述电源Vdd为一正电源。当所述复位信号Reset为低电平时，所述复位晶体管M11导通并将所述感光结构110的所述第一N型掺杂区107连接到电源Vdd，在所述电源Vdd的作用下，使所述感光结构110的由所述第二N型掺杂区106a和所述第一P型掺杂区105形成的所述突变结反偏并会清除所述感光结构110的全部累积的电荷，实现复位。所述复位晶体管M11也可以由多个PMOS管串联形成、或由多个PMOS管并联形成；也可以用NMOS管代替所述PMOS管，选用NMOS的话本发明实施例一的所述CMOS像素读出电路的等效电路结构和如图1所示的现有技术的CMOS像素读出电路完全一样。

所述放大晶体管M12也为一源极跟随器，用于将所述感光结构110产生的电信号进行放大。在图3中，所述放大晶体管M12选用一NMOS管，所述放大晶体管M12的栅极接所述感光结构110的所述第一N型掺杂区107，所述放大晶体管M12的漏极接所述电源Vdd，所述放大晶体管M12的源极为放大信号的输出端。所述放大晶体管M12也可以由多个NMOS管串联形成、或由多个NMOS管并联形成。

所述行选择晶体管M13用于将所述放大晶体管M12的源极输出的放大信号输出。在图3中，所述行选择晶体管M13选用一NMOS管，所述行选择晶体管M13的栅极接行选择信号Rs，所述行选择晶体管M13的源极接所述放大晶体管M12的源极，所述行选择晶体管M13的漏极为输出端。

如图4所示，是本发明实施例二CMOS图像传感器的像素单元电路的等效电路结构图；本发明实施例二CMOS图像传感器的像素单元电路为一中4T型结构。本发明实施例二CMOS图像传感器的像素单元电路包括感光结构110和4T型结构的CMOS像素读出电路。本发明实施例二的所述感光结构110和本发明实施例一的相同，即本发明实施例二的所述感光结构110也是采用如图5所示的结构。本发明实施例二的所述CMOS像素读出电路和本发明实施例一的CMOS像素读出电路的区别为，本发明实施例二的所述CMOS像素读出电路中增加了一个转移晶体管M14，所述转移晶体管M14用于将所述感光结构110产生的电信号输入到所述感应节点N11。在图4中，所述转移晶体管M14选用一NMOS管，所述转移晶体管M14的栅极接转移信号TX，所述转移晶体管M14的源极接所述感光结构110的所述第一N型掺杂区107，所述转移晶体管M14的漏极接所述复位晶体管M11的源极即所述感应节点N11。

本发明实施例三图像传感器的感光结构110的剖面图也如图5所示，本发明实施例三的感光结构110包括横向排列的三个掺杂区105、106和107和一个多晶硅栅104。

所述第二掺杂区106为耗尽区。所述第二掺杂区106为N型掺杂、掺杂浓度为1E12CM^-3～1E15CM^-3。

所述第三掺杂区107位于所述第二掺杂区106的另一侧且形成接触；所述第三掺杂区107为P型掺杂、掺杂浓度为1E16CM^-3～1E20CM^-3；所述第三掺杂区107用于收集光生空穴。

所述多晶硅栅104位于所述第二掺杂区106上方、且所述多晶硅栅104为P型掺杂。

所述多晶硅栅104和所述第二掺杂区106间隔离有栅介质层。所述栅介质层为二氧化硅、氮化硅或者氮氧化硅。从所述第一掺杂区105到所述第三掺杂区107的方向上所述栅介质层的厚度依次减少。作为可选实施方式，所述栅介质层的厚度呈阶梯状依次减少，阶梯结构为最薄的台阶厚度为1.5nm～5nm、最厚的台阶厚度为10nm～50nm、相邻台阶的厚度差小于2nm。

本发明实施例三图像传感器的像素读出电路能为3T型结构的CMOS像素读出电路、或者为4T型结构的CMOS像素读出电路。

本发明实施例一至三的感光结构的所述第二掺杂区106上方的多晶硅栅104能使耗尽区的能带产生弯曲，从而能增加耗尽区的光生电荷的转移能力、降低光生电荷的转移在转移过程中的复合几率，最后提高感光区的光生电荷的转移效率。

如图6所示，本发明实施例一和二的感光结构的多晶硅栅104对耗尽区的能带影响示意图。本发明实施例一和二的感光结构的多晶硅栅104、栅介质层、第二掺杂区分别以图6中的N+多晶硅、SiO₂、P-Si表示，左边的能带图为三层结构的平带条件下的能带图。右边的能带图为V_G为0即多晶硅栅104零偏压时的能带图，可知，在SiO₂和P-Si的界面处，P-Si的能带向下弯曲，有利于收集电子，当SiO₂的厚度越小时P-Si的能带向下弯曲更多，更有利于收集电子。所以，本发明实施例一和二的感光结构的栅介质层103的厚度设置为从所述第一掺杂区105到所述第三掺杂区107的方向上呈阶梯状依次减少后，能使所述第二掺杂区106的能带向下弯曲在从所述第一掺杂区105到所述第三掺杂区107的方向越来越多，从而有利于所述第三掺杂区107收集光生电子。

如图7所示，本发明实施例三的感光结构的多晶硅栅104对耗尽区的能带影响示意图。本发明实施例三的所述第二掺杂区106为N型掺杂、多晶硅栅104为P型掺杂，本发明实施例三的感光结构的多晶硅栅104、栅介质层、第二掺杂区分别对应于图7中的P+多晶硅、SiO₂、N-Si。最终，所述多晶硅栅104会使所述第二掺杂区106的能带产生向上的弯曲，有利于光生空穴的收集。所以，本发明实施例三的感光结构的栅介质层103的厚度设置为从所述第一掺杂区105到所述第三掺杂区107的方向上呈阶梯状依次减少后，能使所述第二掺杂区106的能带向上弯曲在从所述第一掺杂区105到所述第三掺杂区107的方向越来越多，从而有利于所述第三掺杂区107收集光生空穴。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims

1.一种图像传感器，形成于带有绝缘埋层的半导体衬底上，所述衬底自上而下包括顶层半导体层、绝缘层、支撑衬底，其特征在于：

图像传感器的像素单元电路包括感光结构和像素读出电路，所述感光结构和所述像素读出电路都形成于所述顶层半导体层上；

所述感光结构包括横向排列的三个掺杂区和一个多晶硅栅；

第二掺杂区为耗尽区，第一掺杂区位于所述第二掺杂区的一侧且形成接触，第三掺杂区位于所述第二掺杂区的另一侧且形成接触；所述第三掺杂区为光生电荷的收集端；

所述多晶硅栅位于所述第二掺杂区上方、且所述多晶硅栅和所述第二掺杂区间隔离有栅介质层；从所述第一掺杂区到所述第三掺杂区的方向上所述栅介质层的厚度依次减小；所述多晶硅栅和所述第二掺杂区的掺杂类型相反，所述多晶硅栅和所述栅介质层使所述第二掺杂区的能带产生弯曲，且从所述第一掺杂区到所述第三掺杂区的方向上所述第二掺杂区的能带弯曲变化呈有利于光生电荷向所述第三掺杂区中收集的结构。

2.如权利要求1所述的图像传感器，其特征在于：

所述第二掺杂区为P型掺杂；

所述第三掺杂区为N型掺杂，用于收集光生电子；所述第三掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度；

所述第一掺杂区为P型掺杂或N型掺杂，其掺杂浓度与所述第三掺杂区的掺杂浓度为相同数量级；

所述多晶硅栅为N型掺杂。

3.如权利要求1所述的图像传感器，其特征在于：

所述第二掺杂区为N型掺杂；

所述第三掺杂区为P型掺杂，用于收集光生空穴；所述第三掺杂区得掺杂浓度大于所述第二掺杂区的掺杂浓度；

所述多晶硅栅为P型掺杂。

4.如权利要求1所述的图像传感器，其特征在于：所述栅介质层为二氧化硅、氮化硅或者氮氧化硅。

5.如权利要求1所述的图像传感器，其特征在于：从所述第一掺杂区到所述第三掺杂区的方向上，所述栅介质层的厚度线性依次减小，或呈阶梯状依次减小。

6.如权利要求5所述的图像传感器，其特征在于：所述栅介质层的厚度呈阶梯状依次减小，其阶梯结构中最薄的台阶厚度为1.5nm～5nm、最厚的台阶厚度为10nm～50nm、相邻台阶的厚度差小于2nm。

7.如权利要求1所述的图像传感器，其特征在于：所述像素读出电路为3T型结构的CMOS像素读出电路、或4T型结构的CMOS像素读出电路。

8.如权利要求1所述的图像传感器，其特征在于：所述图像传感器为正照式结构，所述支撑衬底为硅衬底；或所述图像传感器为背照式结构，所述支撑衬底为蓝宝石衬底。