CN113875008A - 光探测器传感器阵列 - Google Patents

光探测器传感器阵列 Download PDF

Info

Publication number
CN113875008A
CN113875008A CN202080029263.9A CN202080029263A CN113875008A CN 113875008 A CN113875008 A CN 113875008A CN 202080029263 A CN202080029263 A CN 202080029263A CN 113875008 A CN113875008 A CN 113875008A
Authority
CN
China
Prior art keywords
layer
light absorbing
doped
pixels
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080029263.9A
Other languages
English (en)
Inventor
塞盖·奥霍尼恩
马克西姆·谷列夫
丹尼斯·萨林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actlight SA
Original Assignee
Actlight SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/387,011 external-priority patent/US10964837B2/en
Priority claimed from US16/429,158 external-priority patent/US11114480B2/en
Application filed by Actlight SA filed Critical Actlight SA
Publication of CN113875008A publication Critical patent/CN113875008A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

可用于相机芯片的光探测器传感器阵列器件包括半导体材料中，在由任一层或两个相反掺杂层制成的光吸收区任一侧的n+和p+半导体材料的上接触层和下接触层。介电材料的绝缘沟槽延伸通过这些层以形成单独的像素。各自的接触连接到上接触层和下接触层，使得每个像素可以被反向偏置或正向偏置。在操作中，该器件利用反向偏置重设置，然后切换到正向偏置以进行感测。切换后，响应于光子吸收生成的载流子积累在光吸收区的势阱中，从而降低了到接触层的势垒，导致电流在与入射光强度成反比的时间延迟后开始在接触之间流动。

Description

光探测器传感器阵列
技术领域
本公开涉及光探测器传感器阵列。
背景技术
用于智能电话相机和高质量数字静物相机的当前商业光探测器传感器阵列大部分(如果不是全部)基于嵌位光电二极管(pinned photodiode：PPD)，该PPD是一种光电二极管设计，其主要在1980年由NEC公司的Shiraki、Teranishi和Ishihara发明，并且在US4484210中进行了描述。PPD很大程度上解决了早期传感器阵列中快门滞后的问题。虽然NEC发明最初被设想用于CCD传感器阵列，但是PPD后来在90年代和20世纪初被开发用在CMOS传感器阵列，其现在是商业相机中使用的标准传感器阵列类型。当前CMOS传感器阵列主要使用基于像素内电荷转移的所谓的有源像素传感器(APS)。
图1A是在CMOS APS像素中使用的PPD的示意性横截面。PPD基于较厚的n区上方的浅p+区，较厚的n区又在较厚的p区上方，使得n区和p区产生pn结，当PPD保持在恒定的反向偏置电压时，pn结原则上象常规的pn(或p-i-n)光探测器一样起作用。即，入射光子在光吸收n区和p区中被吸收以生成电子-空穴对。n区还用于累积光生电荷，因此被称为存储阱(SW)。PPD具有用于电荷转移的转移栅极TG，该转移栅极TG横向介入n区(即SW)与浮动n+扩散区FD之间的p型区中。
图1B示意性地示出了图1A的PPD的能量图。如图所示，施加到TG的电压被用来控制用于读出的累积电荷的转移。在操作中，PPD的n型SW区首先完全耗尽，而TG保持在防止PPD和FD之间的电荷流动的电压。然后，电荷从n区和p区中的电子-空穴生成累积在SW中。当需要时，通过降低TG处的电压以去除PPD和FD之间的势垒，然后将累积的电荷扫出到FD。
图1C是在包含如图1A和图1B所示的PPD的当前商业相机中使用的CMOS APS像素的等效电路。所示的等效电路用于所谓的4T单元设计，其包含四个CMOS晶体管。具有三个、五个和六个晶体管的其他CMOS APS像素设计(称为3T、5T和6T设计)也是已知的。所有这些设计都基于PPD并包含晶体管放大器结构。PPD与其转移栅极TG和浮动扩散区FD一起形成一个晶体管，其电势由源极跟随晶体管SF监测和放大。在4T设计中，第三和第四晶体管是：用于读出的行选择晶体管SEL和用于在探测周期之间重设置FD的重设置晶体管RST。
如在常规pn光电二极管中，CMOS APS传感器像素中的光电流的量值与由p区和n区中的光子吸收生成的电子-空穴对的数量成比例。然而，在CMOS APS像素中，代替如在简单的pn结光探测器中电子-空穴对在它们被生成时被扫到接触，输出光电流是经由SF输出到列总线的电流，其又与从PPD转移到FD的电荷量成比例。
更一般地，当然期望传感器阵列具有更小的像素，使得可以在不使传感器芯片面积更大的情况下实现更高的分辨率，这也增加了功耗。例如，用于来自佳能、索尼、尼康等的高端静物相机的当前传感器芯片可能具有高达20mm×30mm的面积，这太大而不能适合于典型的智能电话，并且还会消耗太多的功率而不适合于智能电话。在约2000年至2010年期间，像素间距从约10微米减小至约1微米。然而，在过去十年中，像素间距的进一步减小已被证明是困难的。原因在于像素的纵横比。对于10微米的像素尺寸，像素基本上是宽度比其深度大几倍的平面结构。由将像素彼此隔离的沟槽导致的边缘效应不是太成问题。然而，对于1微米像素尺寸，像素是列状的，其宽度小于其深度，即纵横比显著小于1。分隔相邻像素的沟槽从而变得显著。
沟槽与高缺陷密度相关联并且形成耗尽区，耗尽区开始侵占像素的载流子漂移和累积区。在电性能方面，边缘开始构成显著的暗电流源。
在来自瑞士洛桑的Actlight SA的US 2012/313155 A1和后续专利申请中公开了非传统类型的光探测器。Actlight光探测器使用从反向偏置切换到正向偏置的脉冲电压来操作。切换到正向偏置引起光电流流过器件结构。然而，光电流流动的开始不是瞬时的，而是在从光入射开始的时间延迟之后发生。该时间延迟被称为触发时间。触发时间与光强度的倒数成比例，因此触发时间被用作入射光强度的量度。
图2A和图2B分别是如US 2012/313155 A1中公开的Actlight光探测器1的截面图和平面图的示意性表示。生长方向(即，正交于晶片的平面)被标记为z方向。保持在电压VG1和VG2的第一栅极G1和第二栅极G2在y方向上延伸。电子和空穴被扫出的与栅极正交的方向是x方向。图2A的截面AA处于如图2B所示的xz平面中。栅极G1、G2布置在光吸收层15的任一侧，光吸收层15的中心部分是开放的以用于接收入射光子。光吸收层15可以是适于吸收待探测波长范围的入射光子的本征或掺杂半导体，诸如硅或锗。高度掺杂的n+和p+区布置在栅极之外的体区15的任一侧，并用作读出光信号的输出。光探测器1的层外延地制作在绝缘体上半导体(SOI)衬底3上，该绝缘体上半导体(SOI)衬底3包括硅晶片和缓冲层7，在缓冲层7上沉积有绝缘体层8。栅极G1、G2由导电材料(例如金属、硅化物或半导体)制成。栅极G1、G2经由绝缘体或介电材料4(例如氧化硅或氮化硅)与光吸收层15间隔开。光探测器1以下述偏置电压操作。负电压VG1被施加到栅极G1(例如，-2V)，负或零电压V1被施加到n+区，正电压VG2被施加到栅极G2(例如，2V)，以及正电压V2(例如，1V)被施加到p+区。光探测器的触发时间是光吸收层15中的电场的函数，因此其可以通过调节栅极电压来调节。在这些偏置条件下，例如从光纤器件30入射到栅极之间的光吸收区15上的光子被吸收，从而生成电子-空穴对，然后电子-空穴对被偏置电压引起的电场扫出，并因此被探测为在n+和p+区之间流动的电流。可以集成Actlight光探测器以形成如在上述US2012/313155A1中所公开的CMOS传感器阵列(见图13)。
发明内容
根据本公开的一个方面，提供了一种在一维或二维上具有感测像素的阵列的传感器阵列器件，该器件包括：上接触层，由高度掺杂的p型或n型半导体材料构成；下接触层，由与所述上接触层相反类型的高度掺杂的n型或p型半导体材料构成；掺杂的半导体材料的光吸收层，光吸收层夹在上接触层和下接触层之间，光吸收层被配置为当光入射在器件上时，响应于光子的吸收而生成带相反电荷的载流子对；介电材料的绝缘沟槽的网格，介电材料的绝缘沟槽垂直延伸通过上接触层和掺杂的光吸收层的至少一部分，以将层细分成形成像素的半导体材料的横向相邻的、可独立接触的列(column)的阵列；以及上接触和下接触，上接触和下接触连接到上接触层和下接触层的相应的像素，使得在像素的上接触和下接触之间施加的电压从反向偏置切换到正向偏置之后，响应于光子吸收而在光吸收层中生成的载流子在光吸收层中累积，这使电流在与入射光强度成反比的时间延迟之后开始在上接触和下接触之间流动。
本公开的某些实施例可以提供基于平面层序列和垂直载流子传输的非常简单的像素设计。由于载流子传输不是在平面内而是垂直的结果，该设计基本上没有平面内结构复杂性。此外，取决于实施例，每个像素在顶部仅需要一个或两个接触，而在底部仅需要一个接触。该像素设计的简单性不仅使得传感器阵列的操作简单，而且在缩小像素间距和增加阵列中的像素总数方面提供了优异的可扩展性和可制造性。此外，与使用PPD的CMOS APS设计相比，我们的设计不需要任何晶体管集成，因为信号基本上是基于测量时间延迟的数字信号，并且因为可以使信号的强度足够高，从而不需要放大。CMOS APS设计中必须将光电二极管和晶体管集成到每个像素中的要求在我们的设计中是不存在的。
在一些实施例中，形成像素的列具有小于1的纵横比。我们将纵横比定义为相邻像素之间的横向间隔比除以光吸收层的深度。由于缺乏横向结构和垂直载流子传输，我们的设计特别适合于小纵横比。
在一组实施例中，掺杂的光吸收层被细分为半导体材料的相反掺杂的上层和下层，上层和下层与相反掺杂的上接触层和下接触层一起以n+p n p+的垂直掺杂顺序布置。
在另一组实施例中，掺杂的光吸收层在上接触层和下接触层之间以单一类型的掺杂延伸，并且被配置为使得在每个像素中，当在上接触和下接触之间施加反向偏置电压时，在与接触中的一个相邻的掺杂的光吸收层中产生电荷槽(sink)，以及当电压从反向偏置切换到正向偏置时，响应于光子吸收而在光吸收层中生成的载流子最初累积在电荷槽处，并且然后，在电荷槽接近饱和之后，电流开始在接触之间流动，电流流动的开始发生在从切换起的时间延迟之后，时间延迟与入射光强度成反比。在该组实施例中，在其上接触层内的像素可以分别具有连接到上接触的部分，部分通过光吸收层的掺杂的半导体材料的闭环与上接触层的周围部分隔开，使得当在上接触和下接触之间施加反向偏置电压时，电荷槽由在上接触层的连接到上接触的部分周围形成的耗尽区提供。可替代地，每个像素可以进一步包括掺杂的半导体材料的一个或多个岛，优选是高度掺杂的(例如，n+或p+)，其中，岛与所述岛被包含在其内的掺杂的光吸收层的半导体材料相反地掺杂，使得当在上接触和下接触之间施加反向偏置电压时，通过在岛处形成耗尽区来提供电荷槽。此外，在其上接触层内的像素可以分别具有连接到上接触的部分，部分通过相反掺杂剂类型的高度掺杂的半导体材料的闭环与上接触层的周围部分隔开，闭环具有其自身的接触，并且岛邻近与上接触连接的上接触层的部分。
形成像素的列具有与沟槽的介电材料相邻的侧壁，并且可以有利地掺杂这些侧壁以钝化表面缺陷。即，侧壁在其垂直范围的至少一部分上具有高度掺杂的包层。在一些实施例中，侧壁的至少下部具有与下接触层的掺杂类型相同的掺杂剂的高度掺杂的包层，使得高度掺杂的包层在列的周围形成下接触层的电延伸部。在一些实施例中，侧壁的至少上部具有与上接触层的掺杂类型相同的掺杂剂的高度掺杂的包层，使得高度掺杂的包层在列的周围形成上接触层的电延伸部。此外，下接触层和上接触层可以通过第一高度掺杂的侧壁包层部和第二高度掺杂的侧壁包层部彼此电分离，使得下接触层和上接触层以及插入的高度掺杂的侧壁包层部以p+n+p+n+的垂直掺杂顺序。
介电沟槽不需要直接延伸通过外延结构。例如，在一些实施例中，介电沟槽在下接触层上方垂直终止，并且下接触是用于阵列的毯式接触(blanket contact)。这是使介电沟槽垂直完全延伸通过掺杂的光吸收层并且通过下接触层的替代方案，在其情况下，下接触包括连接到下接触层的相应的像素的接触的阵列。
在一些情况下，子像素结构也可能是有利的。在这样的设计中，介电沟槽中的一些介电沟槽在下接触层上方垂直终止，而其他介电沟槽垂直完全延伸通过掺杂的光吸收层和下接触层。这形成像素组的阵列，每个像素组具有该组像素公共的其自己的下接触。我们将同一组中的像素称为子像素。
所提出的传感器芯片可以结合到模块中，其中使用不同的工艺在不同的晶片中制造其他芯片。模块可以基于前照明或后照明，即附加芯片可以附接到传感器阵列芯片的前(上)侧以用于后照明，或者附接到传感器阵列芯片的后(下)侧以用于前照明。
可以提供集成传感器阵列模块，其包括具有如上所述的传感器阵列器件的第一芯片，该第一芯片与形成为第二芯片的处理器器件安装在一起。然后可以使用相应的材料和针对每个优化的制造工艺在单独的晶片上独立地制造相应的芯片。处理器芯片包括用于传感器芯片的像素的像素专用处理元件阵列。处理器芯片安装在传感器芯片上。两个芯片之间的过孔形成处理器芯片的像素专用处理元件中的每个与传感器阵列器件中的对应像素的像素接触之间的电连接。因此，集成是垂直的，在传感器阵列的像素和处理器芯片中的处理元件之间具有一对一的对应关系。还可以通过将存储器芯片附接到模块来进一步进行集成。存储器件形成为来自第三晶片的第三芯片，并且包括用于传感器芯片的像素的像素专用存储器元件。存储器芯片安装在处理器芯片上，使得另外的过孔在处理器芯片的像素专用处理元件中的每个与存储器芯片中的像素专用存储器元件之间形成电连接。存储器可以是随机存取存储器，例如DRAM。
根据本公开的另一方面，提供了一种制造光探测器器件的方法，该方法包括：制造半导体外延结构，半导体外延结构包括：上接触层，由高度掺杂的p型或n型半导体材料构成；下接触层，由与上接触层相反类型的高度掺杂的n型或p型半导体材料构成；以及掺杂的半导体材料的光吸收层，光吸收层夹在上接触层和下接触层之间，光吸收层被配置为当光入射在器件上时，响应于光子的吸收而生成带相反电荷的载流子对；蚀刻沟槽的网格，沟槽垂直延伸通过上接触层和掺杂的光吸收层的至少一部分，以将层细分成将形成像素的半导体材料的横向相邻的、可独立接触的列的阵列；利用介电材料填充沟槽以使得它们绝缘；以及为上接触层和下接触层的像素提供上接触和下接触，使得在所述光探测器器件中，在像素的上接触和下接触之间施加的电压从反向偏置切换到正向偏置之后，响应于光子吸收而在光吸收层中生成的载流子在光吸收层中累积，这使电流在与入射光强度成反比的时间延迟之后开始在上接触和下接触之间流动。
根据本公开的另一方面，提供了一种操作光探测器器件的方法，该方法包括：上接触层，由高度掺杂的p型或n型半导体材料构成；下接触层，由与上接触层相反类型的高度掺杂的n型或p型半导体材料构成；掺杂的半导体材料的光吸收层，光吸收层夹在上接触层和下接触层之间，光吸收层被配置为当光入射在器件上时，响应于光子的吸收而生成带相反电荷的载流子对；介电材料的绝缘沟槽的网格，介电材料的绝缘沟槽垂直延伸通过上接触层和掺杂的光吸收层的至少一部分，以将层细分成形成像素的半导体材料的横向相邻的、可独立接触的列的阵列；以及连接到上接触层和下接触层的相应的像素的上接触和下接触；通过重复以下操作来操作光探测器器件：在上接触和下接触之间施加反向偏置电压；将反向偏置电压切换到正向偏置电压，使得随后响应于光子吸收而在光吸收层中生成的载流子积累在光吸收层中；以及感测在上接触与下接触之间的电流流动的开始，并且测量在切换与开始之间的时间延迟，其中，时间延迟与入射光强度成反比。
光吸收层形成可以由单一半导体材料制成的光吸收区。光吸收层或区可以由一个或多个掺杂层或区组成。在一些实施例中，光吸收层或区由掺杂有相同掺杂剂类型(例如，全部p掺杂或全部n掺杂)的半导体材料的单层制成。在其他实施例中，光吸收层或区由单一半导体材料制成，但是具有不同的n掺杂层或区和p掺杂层或区，使得形成pn结，p型区和n型区之间的pn结因此是同质结。在更进一步的实施例中，光吸收层或区由不同的半导体材料制成，使得p型和n型区之间的pn结是异质结。利用异质结，两种不同的材料可以在相同的材料系统中，因此能够彼此形成合金，例如SiGeC材料系统或GaAlInAsP材料系统。应当理解到，考虑到它们的带隙来选择制成光吸收层或区的半导体材料，以便光子的带间吸收发生在期望的能量范围内，例如可见光或近红外，如光探测器所要求的以满足规格。
附图说明
在下文中，将参考附图中所示的示例性实施例，仅通过示例的方式进一步描述本发明。
图1A是在当前商业相机中使用的CMOS APS像素中使用的标准PPD的示意性横截面。
图1B是图1A的PPD的示意性横截面能带图。
图1C是包含如图1A和图1B所示的PPD的当前商业相机中使用的CMOS APS像素的等效电路。
图2A和图2B分别是如US 2012/313155 A1中公开的现有技术光探测器的截面图和平面图的示意性表示。
图3A是根据第一实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。
图3B是图3A的传感器阵列装置的xy平面中的示意性平面图。
图4A、图4B和图4C是示出根据第一实施例的光探测器像素的能带图，其中，光探测器像素分别处于反向偏置状态、正向偏置非导电状态和正向偏置导电状态。
图5是对于根据图3A和图3B的第一实施例的光探测器在有和没有入射光的情况下，即分别在图4C和图4B的正向偏置导电和非导电状态下，作为偏置电压的函数的输出电流的曲线图。
图6A和图6B分别示出了在没有光和有光的情况下施加的电压Vd和输出电流I的示波器屏幕截图；
图7是绘制作为吸收光功率A的函数的倒数触发时间1/t的曲线图。
图8是根据第一实施例的变型的光探测器传感器阵列的示意性截面。
图9是包含体现本发明的传感器阵列器件(诸如第一实施例的传感器阵列器件)的集成传感器阵列模块的示意性截面图。
图10是包含体现本发明的传感器阵列器件(诸如第一实施例的传感器阵列器件)另一集成传感器阵列模块的示意性截面图。
图11是根据第二实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。
图12是根据第三实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。
图13是根据第四实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。
图14A、图14B和图14C是示出根据图13的实施例的光探测器像素的能带图，其中，光探测器像素分别处于反向偏置状态、正向偏置非导电状态和正向偏置导电状态。
图15是对于根据图13的实施例的光探测器在有入射光和没有入射光的情况下，即分别在图14C和图14B的正向偏置导电和非导电状态下，作为偏置电压的函数的输出电流的曲线图。
图16是根据第五实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。
图17A、图17B和图17C是示出根据图16的实施例的光探测器的能带图，其中，光探测器像素分别处于反向偏置状态、正向偏置非导电状态和正向偏置导电状态。
图18是对于根据图16的实施例的光探测器在有入射光和没有入射光的情况下，即分别在图17C和图17B的正向偏置导电和非导电状态的情况下，作为偏置电压的函数的输出电流的曲线图。
具体实施方式
在以下详细描述中，出于解释而非限制的目的，阐述了具体细节以便提供对本公开的更好理解。对于本领域技术人员显而易见的是，本公开可以在脱离这些具体细节的其他实施例中实施。
图3A是根据第一实施例的传感器阵列器件1的三个感测像素2在xz平面中的示意性横截面，每个像素2是可独立操作的光探测器。图3B是同一传感器阵列器件1的示意性平面图，并且示出了感测像素2以分别在x和y方向上具有像素间距Px和Py的二维阵列布置。(其它实施例可以具有一维像素阵列。)间距Px、Py可以相等以形成正方形阵列，或者它们可以不同以形成矩形阵列。每个像素2由半导体材料的列5形成，列5通过填充列5之间的沟槽16的介电(即电绝缘)材料与其相邻列电绝缘。因此，列5具有与沟槽16的介电材料相邻的侧壁18。因此，提供了形成像素2的半导体材料的横向相邻的、可独立接触的列5的二维阵列。传感器阵列器件1还可以具有形成于同一晶片中的用于控制或其它电子组件25的区域，如图3B中示意性地所示。生长方向(即，正交于晶片的平面)被标记为z方向，其中，外延层在xy平面中。例如，光探测器的层在绝缘体上半导体(SOI)衬底上外延制造。
参考图3A，结构的半导体部分由层序列组成，从下到上为：p+、n、p、n+。即，存在由高度掺杂的p型半导体材料(表示为p+)构成的下接触层20、n型掺杂的半导体材料(表示为n)的下层14、p型半导体材料(表示为p)的上层12，这两层共同形成光吸收区15，以及由高度掺杂的n型半导体材料(表示为n+)构成的上接触层10。高度掺杂的材料可以被足够高地掺杂以退化，即，使得掺杂中心合并成允许电子或空穴移动而不需要分别转移到相邻的导带或价带中的微带，或者可以以比退化掺杂的阈值更低的水平掺杂，但是仍然显著高于光吸收区15中的掺杂浓度。因此，光吸收区15形成夹在上接触层10和下接触层20之间的pn结13。光吸收区15被配置为当光入射到器件上时，响应于光子“hv”的吸收，生成带相反电荷的载流子对，即电子‘e-’和空穴‘h+’。沟槽16形成介电材料的网格，垂直延伸通过上接触层10和掺杂光吸收区15中的至少一部分，并且可选地通过整个光吸收区15，并且进一步可选地通过下接触层20。
参考图3B，除了传感器阵列之外，探测器阵列还可以包括控制电路系统25，以管理阵列的光传感器的采集、捕获和/或感测操作。例如，控制电路系统(其可以集成在与传感器相同的基板上)可以以使得数据采集或感测与传输的数据速率相关的方式控制或启用/禁用传感器；探测器阵列可以耦合到多个光纤输出设备，其中每个光纤设备与传感器中的一个或一组传感器相关联。传感器可以以任何阵列架构以及结合任何类型的集成电路系统来配置和/或布置。此外，可以采用任何合适的制造技术来制造阵列。
因此，半导体材料的平面层10、12、14、20被细分为形成像素2的横向相邻的可独立接触的列5的二维阵列。上接触22和下接触24连接到上接触层10和下接触层20的相应的像素列5。更一般地，下接触层20以与上接触层10相反的方向掺杂，考虑到本文描述的任何实施例，将存在等效的“镜像”实施例，其中，所有半导体层或区的掺杂方向是相反的。
示出了介电沟槽16垂直完全延伸通过光吸收层12、14并且还通过下接触层20。然后，下接触24被实现为通过下接触层20在每列的基部处的部分连接到相应的像素列5的单独接触的阵列。一种变型(未示出)是介电沟槽16垂直地终止于下接触层20上方，例如，在下光吸收层14的底部处或附近。然后，下接触20将是毯式接触，即，用于阵列中的所有像素的一个公共接触。
注意，如图3A中针对xz平面示意性地所示，形成像素的列5可以具有小于1的纵横比，该纵横比由大于相邻像素之间的横向间隔(即xz平面中的像素间距Px(或yz平面中的Py))的光吸收区15的深度限定。通常，光吸收区15的厚度将由物理特性，即在用于光吸收区的半导体材料中期望波长范围的光子的吸收长度决定。对于以硅作为半导体材料的可见光范围内的探测，光吸收区的厚度将可能为2-5微米。本设计特别适合于小间距尺寸，因此可能是0.1至0.3(或0.4)的小纵横比，因为载流子传输方向是垂直的而不是横向的，并且因为与如上参考图1A至图1C所述的CMOS APS的常规基于PPD的像素设计相比，在像素列中实际上没有横向结构。
我们将图3A的实施例称为垂直器件。通过垂直，我们意指层在xy平面中外延形成，xy平面是衬底的平面，因此层序列在z方向上。通过填充有将相邻像素彼此电绝缘的介电材料的绝缘沟槽，将该结构细分为行和列的二维阵列(或可替代地，行的一维阵列)中的各个像素。例如，介电材料可以是在蚀刻之后沉积的材料，或者是在蚀刻之后通过氧化过程生成的材料。代替用介电材料填充沟槽，它们可以不被填充，或者仅被涂覆沟槽侧面的氧化物或其他绝缘材料的薄层部分地填充。因此，绝缘沟槽垂直延伸通过光吸收区和接触区中的至少一个，以便将光探测器细分为可独立接触的像素阵列。
如图所示，半导体层以p+n p n+的顺序或以相反的顺序沉积在合适的衬底上。每个层的掺杂可以在沉积时实现，或者根据需要通过沉积后工艺(诸如离子注入)或两者的组合来实现。n型和p型层形成探测器的光吸收区，而n+和p+层形成其接触区。n型和p型层具有形成pn结的界面。n型和p型层具有适合于吸收指定波长(能量)范围的光子的带隙，并且生成电子和空穴对，当器件处于正向偏置下时，电子和空穴对根据在产生它们时经历的电场在相反的方向上漂移，并且朝向它们各自的势阱移动，如图4B和图4C所示(参见下文)。当器件处于正向偏置下时，通过在p-层(如示意性地所示)或在n-层中吸收光子而生成的电子-空穴对被正向偏置感应的施加电场分开。如果光子吸收接近pn结，则空穴最初朝向n+层漂移，而电子最初朝向p+层漂移，如图3A中示意性地所示。然后，电子和空穴在导带和价带中的它们各自的势阱中累积，如图4C中示意性所示。未示出衬底，但是可以提供合适的衬底，诸如用于欧姆接触p+层的像素的p+衬底。当结构相对于pn结从反向偏置切换到正向偏置时，一旦足够数量的电子和空穴已经累积在它们各自的势阱中，由光子吸收生成的电子-空穴对就启动接触之间的电流流动，以使接触的势垒充分减小。因此，存在从反向到正向偏置切换事件到电流流动开始的时间延迟，该时间延迟与入射光强度成反比。
通过从反向偏置切换到正向偏置的重复循环来操作光探测器。即，通过施加电压以反向偏置n+和p+接触来进行操作；将反向偏置电压切换到正向偏置电压。在切换之后，响应于光子吸收而在光吸收区中生成的电子和空穴朝向相应的导带势阱和价带势阱漂移并在其中累积。然后，器件感测第一接触和第二接触之间的电流流动的开始。测量所述切换和所述开始之间的时间延迟，该时间延迟与入射光强度成反比。然后重复该反向到正向偏置序列。驱动和读出的重复循环可以是周期性的或非周期性的。在周期性情况下，正向偏置和反向偏置段的持续时间是固定的。在非周期性情况下，反向偏置段为固定的持续时间，而正向偏置持续时间在设置在最小值和最大值之间的时间窗口内响应于入射光强度而改变。在电流的开始已经发生并且已经测量到时间延迟之后，周期的正向偏置段可以被终止。当没有入射光时，正向偏置持续时间将具有最大值，因为将没有电流的开始，而当入射光强度高时，正向偏置持续时间将具有最小值，因为时间延迟将短于最小值，但是当入射光强度使得电流开始的时间延迟在窗口内时，正向偏置持续时间具有中间值。
图4A、图4B和图4C是沿着z方向的能带图，示出了器件的像素如何操作以感测光。通过经由接触22、24向如图4A所示的垂直p+、n、p、n+结构施加反向偏置RB电压来初始重设置像素。然后将像素从反向偏置RB切换到正向偏置FB。紧接在切换到FB之后的能带图如图4B所示。在切换到FB之后，在光吸收区中(即，响应于光子吸收而在p型层12或n型层14中)生成的电子和空穴对朝向导带和价带中的它们各自的势阱漂移并积累在其中。随着时间的推移，当光子被吸收时，越来越多的空穴和电子积累在它们各自的势阱中。因此，层12和14与接触层10和20之间的势垒逐渐减小，直到势垒被移除，或者至少足够小以允许载流子在剩余势垒高度上的热传输为止，如图4C所示。然后，电流将在接触22、24之间流动。电流在与入射光强度成反比的时间延迟之后开始流动，因为将需要一定数量的电子-空穴对来充分降低势垒。
可以例如通过设置以下项来生成RB的重设置，即图4A所示的状态：
Vp+＝Vdd/2且Vn+＝Vdd
其中，Vdd是电源电压。图4B和图4C的FB感测模式可以通过示例的方式通过设置以下各项来生成：
Vp+＝Vdd/2且Vn+＝0
图4A、图4B和图4C是沿z方向的能带图。图4A示出了处于反向偏置的光探测器。图4B和图4C都示出了具有偏置电压Vp+-Vn+的正向偏置的光探测器。图4B示出了在任何光子已经被吸收之前的重设置之后(例如，直接从RB切换之后)的状况，其中，结构处于非导电状态。图4C示出了在足够数量的光子已经被吸收以使结构处于导电状态之后的状况。即，在正向偏置中，当传感器尚未吸收任何光或光量不足时，由于势垒，很少或没有电流在p+区20和n+区10之间流动。然而，当光入射在正向偏置结构上时，入射光子被吸收以生成电子-空穴对，并且传感器在一段时间之后变为导电状态。即，在由偏置电压生成的电场下，光子生成的空穴朝向与n+接触区10相邻的p-区12中的价带势阱漂移并在其中累积，并且引起p区12和n+接触区10之间的势垒的降低。类似地，光子生成的电子朝向与p+接触区20相邻的n-区14中的导带势阱漂移并在其中累积，并且引起n区14和p+区20之间的势垒的降低。在其导电状态下，传感器提供大的内部电流增益。此外，正反馈机制加速了与相应的n+和p+接触区10、20相邻的过量的正载流子和负载流子的累积，这又减小了与这些区相对应的相关势垒，并且当势垒已经充分减小时，导致电流在光传感器的p+和n+区之间流动，并且在探测到或响应于入射光时导致输出电流。
图5是示出当探测到入射光(接通/hv)和未探测到入射光(断开/hv)(即分别为图4C和图4B的导电和非导电状态)时，作为n+和p+接触区之间的偏置电压Vp+-Vn+的函数的光探测器的输出电流的示意图。注意，在阈值偏置电压Vth以上，导电状态下的输出电流在变化的偏置电压下或多或少是静态的，假定入射光强度通过触发时间而不是电流幅度来测量，这是优选的操作方案。
图6A和图6B分别示出了在没有光和有光的情况下施加的电压Vd＝Vp+-Vn+和输出电流I的示波器屏幕截图。触发时间t随着光强度的增加而减少。图6A示出了在没有光的情况下触发时间为t0＝5.5μs。图6B示出了在吸收功率为35nW的有光的情况下，触发时间为t1＝1.5μs。从低电流状态到高电流状态的切换非常突然地发生，这有利于精确测量延迟时间。0.8mA的输出电流比在35nW的吸收功率下用常规光电二极管可以实现的输出电流高四个数量级以上。
图7是绘制作为吸收光功率A(以纳瓦为单位)的函数的倒数触发时间1/t(以微秒为单位)的曲线图。可以看出，触发时间的倒数与吸收光功率之间存在线性关系。
图8是根据第一实施例的变型的垂直光探测器阵列1的示意性截面，这将从第一实施例的先前讨论中很大程度上理解到。在该变型中，每个像素2由一组子像素2'组成。如在第一实施例中，每个像素2由介电材料沟槽16限定，该介电材料沟槽16延伸通过整个结构，即通过n+p n p+层，以限定列5。给定像素2的子像素列5'被介电材料沟槽26彼此分开，但是介电材料沟槽26部分地但不完全延伸通过该结构，即至少通过上接触层10(在此为n+)并且至少部分地通过光吸收层12中的上部光吸收层(在此为p)，并且还可能部分地通过光吸收层14中的下部光吸收层(在此为n)。因此，每个像素列5被另外的绝缘沟槽26细分为子像素列5'的一维或二维阵列，对于每个像素2，所述另外的绝缘沟槽26在像素限定绝缘沟槽16的横向内部，并且垂直延伸通过接触区10中的一个和光吸收层12、14中的至少一个，但远不及接触区20中的另一个，使得任何一个像素2的子像素列5'保持由公共下接触24'共同接触。而子像素列5'由相应的上接触22单独接触。子像素结构可以用于减小内部电容，从而提供更好的灵敏度。利用该子像素结构，沟槽26垂直地终止于下接触层20上方，而沟槽16垂直完全延伸通过掺杂的光吸收层12、14并且可选地还通过下接触层20，使得形成像素组阵列，其中，每个像素组具有其自己的下接触24'，该下接触24'是该组的子像素2'公共的。将理解到，还将存在以下描述的其他实施例的类似变型，即，将每个像素细分为多个子像素的变型。
图9是集成传感器阵列模块的示意性截面，该集成传感器阵列模块包括体现本发明的传感器阵列器件，诸如第一实施例或下面描述的任何实施例的传感器阵列器件。图3A中所示的光探测器传感器阵列器件1作为一个芯片与由布置在上接触区上的半导体电路层晶片结构6形成的处理器芯片组合。处理器芯片的电路层包括用于光探测器的像素阵列的读出传感器阵列，其中传感器到像素连接利用过孔28实现。特别地，电路层可以是CMOS电路层，该CMOS电路层利用硅过孔(TSV)28使其电连接到像素。然后可以通过TSV将偏置电压施加到n+和p+接触区。此外，可以通过TSV连接，在每个像素的基础上探测由入射光引起的信号电流。CMOS电路层被示出为布置在n+接触层上，但是可替代地，它可以布置在p+接触层上。
图10是另一集成传感器阵列模块的示意性截面，该集成传感器阵列模块包含将本发明体现为一个芯片的传感器阵列器件，诸如第一实施例或以下描述的任何实施例的传感器阵列。集成传感器阵列模块包括形成为第一芯片1的如图3A所示的传感器阵列器件和形成为第二芯片6的电子处理设备。处理器芯片6具有用于传感器阵列器件1的像素的相应的电子处理元件，诸如数字前端电路系统60和时间-数字转换器(TDC)元件62，并且可选地还具有一些像素专用的数字信号处理元件，诸如积分器或计数器。处理器芯片6安装在传感器芯片1上，使得过孔28在处理器芯片的处理元件与传感器芯片1中的相应的像素的接触之间形成电互连。模块可选地进一步包括形成为第三芯片9的存储器器件64。存储器可以是随机存取存储器，诸如DRAM。存储器芯片包括用于传感器阵列的像素的存储器元件，诸如DRAM存储器元件64。存储器芯片9安装在处理器芯片6上，使得另外的过孔28在处理器芯片6的处理元件与存储器芯片9的相应的存储器元件之间形成电互连。存储器芯片也可以被添加到图9的实施例。
将图9与图10进行比较，应注意，在图9中，处理器芯片6在传感器芯片1的顶部上(暗示传感器阵列的底部照明)，而在图10中，处理器芯片6在传感器芯片1下方(暗示传感器阵列的顶部照明)。该差异代表任一选项都是可能的事实。如图9和图10所示，可以集成多个专用芯片，每个专用芯片通过在针对其各自设计优化的材料中的制造工艺制成。即，传感器芯片1可以使用专用优化工艺制造在一个晶片上，用于信号处理的电子电路可以制造在另一个晶片中，以制造基于例如高性能CMOS工艺的数字处理芯片6，并且第三晶片可以被用来使用例如专用DRAM制造工艺制造存储器芯片9。
图11是根据第二实施例的传感器阵列器件1的三个感测像素2在xz平面中的示意性横截面。像素列侧壁18具有由四个不同的垂直部分34、36、38、40形成的高度掺杂的包层32，所述垂直部分分别掺杂n+p+n+和p+。因此，上接触层10和下接触层20通过包层部分彼此电分离。最上包层部分34掺杂有与上接触层10的掺杂类型相同的掺杂类型的掺杂剂，因此高度掺杂的包层形成上接触层10围绕像素列5的盖的电延伸。最上部34在p型上部光吸收层12的中途终止。最下包层部分40掺杂有与下接触层20的掺杂类型相同的掺杂剂，使得高度掺杂的包层形成下接触层20围绕像素列5的基部的电延伸。最下部40在n型下部光吸收层14的中途终止。在部分34和40之间，布置有附加部分36和38。p型层12的下部用p+包层36包覆，并且n型层14的上部用n+包层38包覆。在变型中，可以省略包层部分36和38，并且包层部分34和40可以延伸以在pn结13处会合。操作根据该实施例的器件的功能方面与上面关于图4A至图7所描述的相同。
图12是根据第三实施例的传感器阵列器件1的三个感测像素2在xz平面中的示意性横截面。在该实施例中，上接触22连接到上接触层10的内部部分42，该内部部分42通过介电材料环43与其外部部分44电绝缘。光吸收区15由在上接触层10和下接触层20之间一直垂直延伸的n型半导体材料的单层14形成。在上接触层10的内部部分42附近，设置有p型半导体材料的区17，该p型半导体材料的区17被p型层14横向地包围在每个像素列5中，使得区17的横向边界(即pn结13)终止于上接触层10的外部部分44。p型区17因此嵌入形成光吸收区的n型部分的外延层14内。关于在该实施例中标记为40的侧壁掺杂包层32，其由与下接触层20的掺杂类型相同的掺杂类型的单个掺杂剂形成，在所示示例中为p+，因此侧壁18上的掺杂包层40形成下接触层20围绕像素列5的整个高度的电延伸。操作根据该实施例的器件的功能方面与上面关于图4A至图7所描述的相同。
图13是根据第四实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。在该实施例中，与先前的实施例相比，堆叠被反转，因为上接触层10被掺杂为p+，并且下接触层20被掺杂n+。此外，光吸收区由在上接触层10和下接触层20之间延伸的p型半导体材料的单层12形成。当通过施加反向偏置来重设置器件时，即下接触24保持在比上接触22更大的电压时，在与p型接触层相邻的p型光吸收层12中产生具有边界51的耗尽区50。然后，当器件切换到正向偏置以用于感测时，即下接触24保持在比上接触22更低的电压时，耗尽区50充当用于捕获已经朝向p+接触迁移的空穴的电荷槽。即，响应于光子吸收而在光吸收层中生成的空穴最初积累在耗尽区中，逐渐侵蚀它。随着耗尽区50的电荷下沉效应接近饱和，即随着耗尽区逐渐消失，电流开始在接触22、24之间流动。在切换到正向偏置之前建立耗尽区50的效果是，电流流动的开始从RB到FB切换事件延迟了与入射光强度成反比的时间量。因此实现了与先前实施例中相同的操作原理，但是具有不同的层结构。
此外，在该实施例中，上接触22连接到上接触层10的内部部分47，该内部部分47通过p型光吸收层12的垂直延伸部45与上接触层10的外部部分46分离，因此其在xy平面中具有闭环形状。环形延伸部45在其上布置有连接到栅极接触48的相同环形的栅极49。栅极49可以是CMOS栅极，并且在制造期间可以被用来产生阴影，用于利用其p+掺杂剂掺杂上接触层10。栅极接触49可以被共同驱动，例如与上接触22连接在一起，或者可以如图所示保持单独连接，这在操作期间通过向接触22和49施加不同的电压来为定制耗尽区的形状提供了更大的灵活性，使得可以调节在器件从其非导电状态切换到其导电状态之前切换到正向偏置之后需要累积的载流子的数量。因此，其上接触层10内的每个像素各自具有连接到上接触22的部分47，该部分47通过光吸收层14的掺杂的半导体材料的闭环45与上接触层10的周围部分46分离。关于在该实施例中标记为40的侧壁掺杂包层32，其由与下接触层20的掺杂类型相同的掺杂类型的单个掺杂剂形成，在所示示例中为p+，因此侧壁18上的掺杂包层40形成下接触层20围绕像素列5的整个高度的电延伸。操作根据该实施例的器件的功能方面与上面关于图4A至图7所描述的相同。
图14A、图14B和图14C是示出根据图13的实施例的光探测器的能带图，其中，光探测器分别处于反向偏置状态(图14A)、正向偏置非导电状态(图14B)和正向偏置导电状态(图14C)。RB中的重设置，即图14A所示的状态，可以例如通过设置以下项来生成：
Vp+＝Vg＝0V且Vn+＝Vdd/2
其中，Vdd是电源电压。图14B和图14C的FB感测模式可以通过示例的方式通过设置以下各项来生成：
Vp+＝Vg＝Vdd且Vn+＝Vdd/2
图15是对根据图13的实施例的光探测器在有入射光和没有入射光的情况下，即，分别图14C和图14B的正向偏置导电和非导电状态下，作为偏置电压的函数的输出电流的曲线图。
图16是根据第五实施例的传感器阵列器件的三个感测像素在xz平面中的示意性横截面。具有标记为Vp+的电压的上接触22连接到上接触层10的掺杂p+的内部部分53。上接触层10的外部部分54与内部部分53相反地掺杂，即在此为n+。外部部分54连接到接触55，接触55具有施加到其上的标记为Vn+的电压。接触22和55可以被共同驱动或利用不同的电压驱动，从而通过向接触22和55施加不同的电压来提供用于定制耗尽区50的形状(即其边界51的位置)的灵活性，使得可以调节在器件从其非导电状态切换到其导电状态之前切换到正向偏置之后需要累积的载流子的数量。在该实施例中，每个像素进一步包括掺杂的半导体材料的至少一个岛52，所述掺杂的半导体材料与包含所述掺杂的半导体材料的掺杂的光吸收层的半导体材料相反地掺杂(在所示示例中，每个像素存在两个岛，并且它们被掺杂为n+)。岛在耗尽区50内提供电荷槽，后者在上接触10与下接触20之间施加反向偏置电压时形成。因此，每个像素在其上接触层10内具有连接到上接触22的部分53，该上接触22通过相反掺杂剂类型的高度掺杂的半导体材料的闭环54与上接触层10的周围部分54分离，其中，闭环54具有其自己的接触55，并且其中，岛邻近连接到上接触的上接触层的所述部分。在由圆形插图示出的变型中，可以使用放置在与主图示中相同的xy平面中的单个岛52。另外的变型可以使用多于两个共面岛。更进一步的变型可以具有多个岛，这些岛垂直偏移并且因此位于不同的xy平面中。关于该实施例中的侧壁掺杂包层32，其标记为40，其由与下接触层20的掺杂类型相反的掺杂类型的单个掺杂剂形成，在所示示例中为p+。操作根据该实施例的器件的功能方面与上面关于图4A至图7所描述的相同。
图17A、图17B和图17C是示出根据图16的实施例的光探测器的能带图，其中，光探测器分别处于反向偏置状态、正向偏置导电状态和正向偏置非导电状态。RB中的重设置，即图17A所示的状态，可以例如通过设置以下各项来生成：
Vp+＝Vn+＝0V且Vbc＝Vdd/2
其中，通过示例的方式，可以通过设置以下各项来生成图17B和图17C的FB感测模式：
Vp+＝Vn+＝Vdd且Vbc＝Vdd/2
图18是对根据图16的实施例的光探测器，在有入射光和没有入射光的情况下，即，分别为图17C和图17B的正向偏置导电和非导电状态下，作为偏置电压的函数的输出电流的曲线图。
应当注意，术语“电路”可以尤其意指单个组件或多个组件(无论是集成电路形式还是其他形式)，其是有源和/或无源的，并且耦合在一起以提供或执行期望的功能。术语“电路系统”可以尤其意指电路(无论是集成的还是以其他方式)、一组这样的电路、一个或多个处理器、一个或多个状态机、实现软件的一个或多个处理器、一个或多个门阵列、可编程门阵列和/或现场可编程门阵列、或者一个或多个电路(无论是集成的还是以其他方式)、一个或多个状态机、一个或多个处理器、实现软件的一个或多个处理器、一个或多个门阵列、可编程门阵列和/或现场可编程门阵列的组合。术语“数据”可以尤其意指(一个或多个)电流或电压信号，无论是模拟形式还是数字形式，其可以是单个比特(等)或多个比特(等)。
还应当注意，本文公开的各种电路和电路系统可以使用计算机辅助设计工具来描述，并且例如在其行为、寄存器传输、逻辑组件、晶体管、布局几何形状和/或其他特性方面被表达(或表示)为在各种计算机可读介质中体现的数据和/或指令。可以实现这样的电路表达式的文件和其他对象的格式包括但不限于支持诸如C、Verilog和HLDL的行为语言的格式、支持诸如RTL的寄存器级描述语言的格式，以及支持诸如GDSII、GDSIII、GDSIV、CIF、MEBES的几何描述语言的格式以及任何其他合适的格式和语言。可以体现这样的格式化数据和/或指令的计算机可读介质包括但不限于各种形式的非易失性存储介质(例如，光学、磁性或半导体存储介质)和可以用于通过无线、光学或有线信令介质或其任何组合传送这样的格式化数据和/或指令的载波。通过载波传输这样的格式化数据和/或指令的示例包括但不限于经由一个或多个数据传输协议(例如，HTTP、FTP、SMTP等)通过互联网和/或其他计算机网络的传输(上传、下载、电子邮件等)。本实施例还涉及本文描述的电路系统和/或由此实现的技术的这种表示，并且因此旨在落入本实施例的范围内。
实际上，当经由一个或多个计算机可读介质在计算机系统内接收时，上述电路的这种基于数据和/或指令的表达可以由计算机系统内的处理实体(例如，一个或多个处理器)结合执行一个或多个其他计算机程序(包括但不限于网表生成程序、布局和路由程序等)来处理，以生成这种电路的物理表现的表示或图像。此后，这种表示或图像可以用在器件制造中，例如，通过使得能够生成用于在器件制造过程中形成电路的各种组件的一个或多个掩模。
此外，本文公开的各种电路和电路系统以及技术可以使用计算机辅助设计、模拟和/或测试工具，经由模拟和基于模拟指令的表达式来表示。本实施例的电路系统(包括光探测器和/或由此实现的技术)的模拟可以由计算机系统实现，其中，这种电路系统的特性和操作以及由此实现的技术经由计算机系统来模拟、模仿、复制、分析和/或预测。本实施例还涉及本发明的设备和/或电路系统和/或由此实现的技术的这种模拟和测试，并且因此旨在落入本实施例的范围内。对应于这样的模拟和/或测试工具的计算机可读介质和数据也旨在落入本实施例的范围内。
总之，在上面的详细描述中，我们已经描述了适合用作相机芯片的光探测器传感器阵列器件，其具有包括在光吸收区的任一侧的n+和p+半导体材料的上接触层和下接触层的结构。光吸收区由一层掺杂的半导体材料(p或n)或两层相对掺杂的半导体材料(以形成pn结)制成。通过蚀刻穿过至少一部分层的沟槽来形成像素阵列，然后用介电材料填充沟槽，可选地在首先掺杂像素列的侧壁以钝化侧壁处或附近的表面缺陷之后。上接触和下接触连接到上接触层和下接触层，使得可以在操作中将合适的电压施加到像素。在每个操作周期中，首先用反向偏置重设置器件，然后切换到正向偏置以进行感测。在切换到正向偏置之后，响应于光子吸收而在光吸收区中生成的载流子积累在势阱中。载流子不会立即导致电流在接触之间流动，因为首先需要载流子积累以减少光吸收区和接触之间的势垒。然后，在势垒的时间延迟特性之后，电流将开始流动，其中，时间延迟与入射光强度成反比，并且因此是入射光强度的量度。
本领域技术人员将清楚，在不脱离本公开的范围的情况下，可以对前述示例性实施例进行许多改进和修改。
附图标记
参考数字 项目
1 传感器阵列(芯片/器件)
2 像素
2' 子像素
3 绝缘体上硅晶片衬底
4 用于栅极的绝缘体
5 像素列/光探测器
5' 子像素列
6 CMOS电子芯片
7 硅晶片
8 绝缘体层
9 DRAM存储器芯片
10 上高度掺杂的接触层(n+)
12 光吸收层(p)的上部
13 pn结
14 光吸收层(n)的下部
15 光吸收层
16 介电沟槽(像素间)
17 光吸收层(p)的上部区
18 列侧壁
20 下高度掺杂的接触层(p+)
22 上接触
24 下接触
24' 用于子像素组的公共下接触
25 控制电路系统/电子器件
26 介电沟槽(像素内)
28 过孔
30 光纤
32 侧壁掺杂包层
34 形成上接触层10的电延伸部的侧壁包层
36 中间侧壁包层
38 中间侧壁包层
40 形成下接触层20的电延伸部的侧壁包层
42 连接到接触22的层10的内部部分
43 层10中42周围的介电环
44 与接触22隔离的层10的外部部分
45 光吸收层的顶部处的闭环环
46 层10的与接触24分离的外部部分
47 层10的连接到接触24的内部部分
48 栅极接触
49 栅极(环形)
50 与层10相邻的瞬态耗尽区
51 耗尽区50的边界
52 光吸收层12中的岛
53 层10的连接到接触22的内部部分
54 层10的连接到接触55的外部部分
55 到54的接触
60 数字前端电路系统
62 时间-数字转换器(TDC)和数字信号处理器
64 DRAM存储器

Claims (18)

1.一种具有感测像素的阵列的传感器阵列器件，所述器件包括：
上接触层，所述上接触层由高度掺杂的p型或n型半导体材料构成；
下接触层，所述下接触层由与所述上接触层相反类型的高度掺杂的n型或p型半导体材料构成；
掺杂的半导体材料的光吸收层，所述光吸收层夹在所述上接触层和所述下接触层之间，所述光吸收层被配置为当光入射在所述器件上时响应于光子的吸收而生成带相反电荷的载流子对；
介电材料的绝缘沟槽的网格，所述介电材料的绝缘沟槽垂直延伸通过掺杂的所述光吸收层中的至少一部分和所述上接触层，以将所述层细分成形成所述像素的半导体材料的横向相邻的、可独立接触的列的阵列；以及
上接触和下接触，所述上接触和所述下接触连接到所述上接触层和所述下接触层的相应的像素，使得在像素的所述上接触和所述下接触之间施加的电压从反向偏置切换到正向偏置之后，响应于光子吸收而在所述光吸收层中生成的载流子在所述光吸收层中累积，这使电流在与入射的所述光的强度成反比的时间延迟之后开始在所述上接触和所述下接触之间流动。
2.根据权利要求1所述的器件，其中，所述形成像素的列具有小于1的纵横比，所述纵横比由大于相邻像素之间的横向间隔的所述光吸收层的深度限定。
3.根据权利要求1或2所述的器件，其中，掺杂的所述光吸收层被细分为半导体材料的相反掺杂的上层和下层，所述上层和下层与所述相反掺杂的上接触层和下接触层一起以n+p n p+的垂直掺杂顺序布置。
4.根据权利要求1或2所述的器件，其中，掺杂的所述光吸收层在所述上接触层和所述下接触层之间以单一类型的掺杂延伸，并且被配置为使得在每个像素中，
当在所述上接触和所述下接触之间施加反向偏置电压时，在与所述接触中的一个相邻的掺杂的所述光吸收层中产生电荷槽，以及，
当所述电压从反向偏置切换到正向偏置时，响应于光子吸收而在所述光吸收层中生成的载流子最初累积在电荷槽处，并且然后，在所述电荷槽接近饱和之后，电流开始在所述接触之间流动，电流流动的开始发生在从所述切换起的时间延迟之后，所述时间延迟与入射的所述光的强度成反比。
5.根据权利要求4所述的器件，其中，在其上接触层内的所述像素每个都具有连接到所述上接触的部分，所述部分通过所述光吸收层的所述掺杂的半导体材料的闭环与所述上接触层的周围部分隔开，使得当在所述上接触和所述下接触之间施加反向偏置电压时，所述电荷槽由在所述上接触层的连接到所述上接触的所述部分周围形成的耗尽区提供。
6.根据权利要求4所述的器件，每个像素进一步包括掺杂的半导体材料的至少一个岛，所述掺杂的半导体材料的所述至少一个岛与所述至少一个岛被包含在其内的掺杂的所述光吸收层的所述半导体材料相反地掺杂，使得当在所述上接触和所述下接触之间施加反向偏置电压时，通过在所述岛处形成耗尽区来提供所述电荷槽。
7.根据权利要求6所述的器件，其中，在其上接触层内的所述像素每个都具有连接到所述上接触的部分，所述部分通过相反掺杂剂类型的高度掺杂的半导体材料的闭环与所述上接触层的周围部分隔开，其中，所述闭环具有其自身的接触，并且其中，所述岛邻近所述上接触层的连接到所述上接触的所述部分。
8.根据前述权利要求中的任一项所述的器件，其中，所述形成像素的列具有与所述沟槽的所述介电材料相邻的侧壁，所述侧壁在其垂直范围的至少一部分上具有高度掺杂的包层。
9.根据权利要求8所述的器件，其中，所述侧壁的至少下部具有高度掺杂的包层，使得所述高度掺杂的包层在所述列的周围形成所述下接触层的电延伸部，其中，所述高度掺杂的包层具有与所述下接触层的掺杂类型相同的掺杂类型的掺杂剂。
10.根据权利要求8所述的器件，其中，所述侧壁的至少上部具有高度掺杂的包层，使得所述高度掺杂的包层在所述列的周围形成所述上接触层的电延伸部，其中，所述高度掺杂的包层具有与所述上接触层的掺杂类型相同的掺杂类型的掺杂剂。
11.根据权利要求10所述的器件，其中，所述下接触层和所述上接触层通过第一高度掺杂的侧壁包层部和第二高度掺杂的侧壁包层部彼此电分离，使得所述下接触层和所述上接触层以及插入的高度掺杂的侧壁包层部为p+n+p+n+的垂直掺杂顺序。
12.根据权利要求1至11中的任一项所述的器件，其中，所述介电沟槽在所述下接触层上方垂直终止，并且其中，所述下接触是用于所述阵列的毯式接触。
13.根据权利要求1至11中的任一项所述的器件，其中，所述介电沟槽进一步垂直完全延伸通过掺杂的所述光吸收层并且还通过所述下接触层，并且其中，所述下接触包括连接到所述下接触层的相应的像素的接触的阵列。
14.根据权利要求1至11中的任一项所述的器件，其中，所述介电沟槽中的一些在所述下接触层上方垂直终止，而其他介电沟槽垂直完全延伸通过掺杂的所述光吸收层和所述下接触层，使得形成像素组的阵列，其中，每个像素组具有所述组的像素公共的其自己的下接触。
15.一种集成传感器阵列模块，包括：
根据前述权利要求中的任一项所述的传感器阵列器件，所述传感器阵列器件形成为来自第一晶片的第一芯片；以及
处理器器件，所述处理器器件形成为来自第二晶片的第二芯片，
其中，所述处理器芯片包括用于所述传感器芯片的所述像素的像素专用处理元件的阵列，
所述处理器芯片安装在所述传感器芯片上，使得过孔在所述处理器芯片的所述像素专用处理元件中的每个与所述传感器阵列器件中的对应像素的像素接触之间形成电连接。
16.根据权利要求15所述的集成传感器阵列模块，进一步包括：
形成为来自第三晶片的第三芯片的存储器器件，所述存储器芯片包括用于所述传感器芯片的所述像素的像素专用存储器元件，
所述存储器芯片安装在所述处理器芯片上，使得另外的过孔在所述处理器芯片的所述像素专用处理元件中的每个与所述存储器芯片中的所述像素专用存储器元件之间形成电连接。
17.一种制造光探测器器件的方法，所述方法包括：
制造半导体外延结构，所述半导体外延结构包括：上接触层，所述上接触层由高度掺杂的p型或n型半导体材料构成；下接触层，所述下接触层由与所述上接触层相反类型的高度掺杂的n型或p型半导体材料构成；以及掺杂的半导体材料的光吸收层，所述光吸收层夹在所述上接触层和所述下接触层之间，所述光吸收层被配置为当光入射在所述器件上时响应于光子的吸收而生成带相反电荷的载流子对；
蚀刻沟槽的网格，所述沟槽垂直通过掺杂的所述光吸收层的至少一部分和所述上接触层，以将所述层细分成将形成所述像素的半导体材料的横向相邻的、可独立接触的列的阵列；
利用介电材料填充所述沟槽以使得它们绝缘；以及
为所述上接触层和所述下接触层的像素提供上接触和下接触，使得在所述光探测器器件中，在像素的所述上接触和所述下接触之间施加的电压从反向偏置切换到正向偏置之后，响应于光子吸收而在所述光吸收层中生成的载流子在所述光吸收层中累积，这使电流在与入射的所述光的强度成反比的时间延迟之后开始在所述上接触和所述下接触之间流动。
18.一种操作光探测器器件的方法，所述方法包括：
提供光探测器器件，所述光探测器器件具有：
上接触层，所述上接触层由高度掺杂的p型或n型半导体材料构成；
下接触层，所述下接触层由与所述上接触层相反类型的高度掺杂的n型或p型半导体材料构成；
掺杂的半导体材料的光吸收层，所述光吸收层夹在所述上接触层和所述下接触层之间，所述光吸收层被配置为当光入射在所述器件上时响应于光子的吸收而生成带相反电荷的载流子对；
介电材料的绝缘沟槽的网格，所述介电材料的绝缘沟槽垂直延伸通过掺杂的所述光吸收层的至少一部分和所述上接触层，以将所述层细分成形成所述像素的半导体材料的横向相邻的、可独立接触的列的阵列；以及
连接到所述上接触层和所述下接触层的相应的像素的上接触和下接触；
通过重复以下来操作所述光探测器器件：
在所述上接触和所述下接触之间施加反向偏置电压；
将所述反向偏置电压切换到正向偏置电压，使得随后响应于光子吸收而在所述光吸收层中生成的载流子积累在所述光吸收层中；以及
感测在所述上接触与所述下接触之间的电流流动的开始，并且测量在所述切换与所述开始之间的时间延迟，其中，所述时间延迟与入射的所述光的强度成反比。
CN202080029263.9A 2019-04-17 2020-04-14 光探测器传感器阵列 Pending CN113875008A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US16/387,011 US10964837B2 (en) 2013-03-15 2019-04-17 Photo detector systems and methods of operating same
US16/387,011 2019-04-17
US16/429,158 2019-06-03
US16/429,158 US11114480B2 (en) 2013-03-15 2019-06-03 Photodetector
US16/776,572 US11251217B2 (en) 2019-04-17 2020-01-30 Photodetector sensor arrays
US16/776,572 2020-01-30
PCT/EP2020/060388 WO2020212305A1 (en) 2019-04-17 2020-04-14 Photodetector sensor arrays

Publications (1)

Publication Number Publication Date
CN113875008A true CN113875008A (zh) 2021-12-31

Family

ID=72837083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080029263.9A Pending CN113875008A (zh) 2019-04-17 2020-04-14 光探测器传感器阵列

Country Status (7)

Country Link
US (1) US11251217B2 (zh)
EP (1) EP3956929A1 (zh)
JP (1) JP7400164B2 (zh)
KR (1) KR102613379B1 (zh)
CN (1) CN113875008A (zh)
IL (1) IL287245A (zh)
WO (1) WO2020212305A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114480B2 (en) 2013-03-15 2021-09-07 ActLight SA Photodetector
US11837669B2 (en) 2013-03-15 2023-12-05 ActLight SA Photo detector systems and methods of operating same
US11735677B2 (en) 2020-07-20 2023-08-22 ActLight SA Photodetectors and photodetector arrays
CN115207150B (zh) * 2022-07-21 2023-10-10 北京工业大学 一种全通信波段覆盖的高速光电探测器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484210A (en) 1980-09-05 1984-11-20 Nippon Electric Co., Ltd. Solid-state imaging device having a reduced image lag
DE69316657T2 (de) * 1993-12-03 1998-05-14 Imec Inter Uni Micro Electr Optische vorrichtung mit schnellem und vollstaendigem elektrischem abschalten
US6906793B2 (en) 2000-12-11 2005-06-14 Canesta, Inc. Methods and devices for charge management for three-dimensional sensing
AU2002356330A1 (en) 2001-12-27 2003-07-30 Bookham Technology Plc An in-line waveguide photo detector
US8093633B2 (en) 2004-02-17 2012-01-10 Nanyang Technological University Method and device for wavelength-sensitive photo-sensing
JP4280822B2 (ja) 2004-02-18 2009-06-17 国立大学法人静岡大学 光飛行時間型距離センサ
JP4345693B2 (ja) 2004-03-17 2009-10-14 パナソニック電工株式会社 光検出素子および光検出素子の制御方法
JP2005347599A (ja) * 2004-06-04 2005-12-15 Fuji Photo Film Co Ltd カラー受光素子、及び撮像素子
US9117726B2 (en) * 2006-03-19 2015-08-25 Shimon Maimon Application of reduced dark current photodetector
US7560784B2 (en) 2007-02-01 2009-07-14 International Business Machines Corporation Fin PIN diode
US7651883B2 (en) * 2007-05-09 2010-01-26 Sharp Laboratories Of America, Inc. High energy implant photodiode stack
KR100879013B1 (ko) 2007-05-22 2009-01-19 (주)실리콘화일 매립형 컬렉터를 구비하는 포토트랜지스터
US8410568B2 (en) * 2008-08-29 2013-04-02 Tau-Metrix, Inc. Integrated photodiode for semiconductor substrates
US8519379B2 (en) 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
US8274096B2 (en) * 2009-02-13 2012-09-25 University Of Rochester Semiconductor device and method
US8953149B2 (en) 2009-02-17 2015-02-10 Microsoft Corporation CMOS three-dimensional image sensor detectors having reduced inter-gate capacitance, and enhanced modulation contrast
IT1393781B1 (it) 2009-04-23 2012-05-08 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile ad effetto jfet, schiera di fotodiodi e relativo procedimento di fabbricazione
WO2010134993A1 (en) * 2009-05-18 2010-11-25 Sarnoff Corporation Slab scintillator with integrated double-sided photoreceiver
JP2011007622A (ja) 2009-06-25 2011-01-13 Sharp Corp センサ装置、携帯電話およびデジタルカメラ
US8319262B2 (en) 2009-07-31 2012-11-27 Sri International Substrate bias for CMOS imagers
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
IT1399075B1 (it) 2010-03-23 2013-04-05 St Microelectronics Srl Metodo di rilevazione di posizioni di fotoni che impingono su un fotodiodo a valanga geiger-mode, relativi fotodiodi a valanga geiger-mode e processo di fabbricazione
US9236520B2 (en) 2011-06-10 2016-01-12 ActLight S.A. Proximity sensor systems and methods of operating same
US9431566B2 (en) 2011-06-10 2016-08-30 ActLight S.A. Photo detector and methods of manufacturing and operating same
US9735304B1 (en) 2013-03-15 2017-08-15 Actlight, S.A. Photo detector systems and methods of operating same
US9012960B2 (en) 2011-06-10 2015-04-21 Actlight, S.A. Photo detector and methods of manufacturing and operating same
US8866064B2 (en) 2011-07-26 2014-10-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-directional proximity sensor
US8569806B2 (en) 2011-09-02 2013-10-29 Hoon Kim Unit pixel of image sensor and photo detector thereof
KR20130121947A (ko) 2012-02-20 2013-11-06 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 고체 촬상 장치
US9142692B2 (en) 2012-07-23 2015-09-22 Bae Systems Information And Electronic Systems Integration Inc. Thyristor-based, dual-polarity blocking photo-conductive semiconductor switch (PCSS) for short pulse switching and methods
US10269855B2 (en) 2013-03-15 2019-04-23 ActLight SA Photo detector systems and methods of operating same
US10964837B2 (en) 2013-03-15 2021-03-30 ActLight SA Photo detector systems and methods of operating same
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10872987B2 (en) * 2015-12-10 2020-12-22 California Institute Of Technology Enhanced quantum efficiency barrier infrared detectors
ITUA20164571A1 (it) 2016-06-21 2017-12-21 St Microelectronics Srl Dispositivo optoelettronico multibanda per applicazioni colorimetriche e relativo metodo di fabbricazione
US10504952B2 (en) 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Increased optical path for long wavelength light by grating structure
FR3089684A1 (fr) * 2018-12-07 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodiode de type SPAD

Also Published As

Publication number Publication date
EP3956929A1 (en) 2022-02-23
KR20220016822A (ko) 2022-02-10
JP2022529637A (ja) 2022-06-23
IL287245A (en) 2021-12-01
US20200373346A1 (en) 2020-11-26
JP7400164B2 (ja) 2023-12-19
WO2020212305A1 (en) 2020-10-22
KR102613379B1 (ko) 2023-12-12
US11251217B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
US9881963B1 (en) Horizontal avalanche photodiode
US11251217B2 (en) Photodetector sensor arrays
US11056525B2 (en) Semiconductor photomultiplier
RU2666525C2 (ru) Устройство фотоэлектрического преобразования, аппарат измерения дальности и система обработки информации
US10971533B2 (en) Vertical transfer gate with charge transfer and charge storage capabilities
US11587960B2 (en) Photodetector
US9728565B2 (en) Low full-well capacity image sensor with high sensitivity
JP6967755B2 (ja) 光検出器
KR102146145B1 (ko) 근접 센서 시스템 및 그 동작 방법
US20180108799A1 (en) Avalanche diode and method for manufacturing the same field
CN108231947B (zh) 一种单光子雪崩二极管探测器结构及其制造方法
TW202209658A (zh) 光偵測器和光偵測器陣列
CN112234074A (zh) 一种图像传感器
EP3528288B1 (en) Gate-controlled charge modulated device for cmos image sensors
EP3738147B1 (en) Short-wave infrared detector and its integration with cmos compatible substrates
JPWO2020212305A5 (zh)
JP7093916B2 (ja) 半導体装置及び固体撮像装置
CN114078896B (zh) 具有穿硅鳍片转移门的图像传感器
US20220254818A1 (en) Image sensing device
CN114078895B (zh) 具有穿硅鳍片转移门的图像传感器
US10672826B2 (en) Segmented channel stop grid for crosstalk mitigation in visible imaging arrays
KR20230148602A (ko) 이미지 센싱 장치
CN117374087A (zh) 光电探测器及单光子探测系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination