CN102301447B - 用于提高包括半导体材料的结构的质量的方法 - Google Patents

用于提高包括半导体材料的结构的质量的方法 Download PDF

Info

Publication number
CN102301447B
CN102301447B CN200980145505.4A CN200980145505A CN102301447B CN 102301447 B CN102301447 B CN 102301447B CN 200980145505 A CN200980145505 A CN 200980145505A CN 102301447 B CN102301447 B CN 102301447B
Authority
CN
China
Prior art keywords
growth
layer
hole
dislocation
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980145505.4A
Other languages
English (en)
Other versions
CN102301447A (zh
Inventor
C·阿雷纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102301447A publication Critical patent/CN102301447A/zh
Application granted granted Critical
Publication of CN102301447B publication Critical patent/CN102301447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种方法，其可应用于半导体结构和III-氮化物材料层的外延生长过程中，从而接连提高连续层的质量。在初始表面上生长中间外延层，以使生长坑形成在初始表面中所存在的表面位错处。然后根据外延横向过生长的已知现象在中间层上生长跟随层，因此其横向延伸并且封闭至少相交生长坑的聚结。优选地，在生长跟随层之前，沉积间断的介质材料薄膜，以使介质材料间断沉积，以便降低横向生长材料中的位错的数量。本发明的方法可以对相同的结构执行多次。此外，本发明还涉及通过这些方法制造的半导体结构。

Description

用于提高包括半导体材料的结构的质量的方法
技术领域
本发明涉及半导体结构的制造，特别涉及包括III-氮化物材料的高晶体质量结构的外延生长。本发明的实施例包括用于提高半导体结构的晶体质量的方法以及利用这些方法所制造的结构。
背景技术
半导体材料的质量会显著影响由所述材料制成的固态器件的性能。当半导体材料具有不理想的晶体缺陷(例如位错)密度时，固态器件的使用寿命和工作特性可能会劣化。这种问题阻碍了包括氮化镓(GaN)、其他的III族氮化物(例如AlN、InN、GaInN)和其他的混合氮化物(在本文中被称为“III-氮化物”)还有某些III-V族化合物在内的半导体的发展；以及一般而言某些其他的复合材料(例如IV、II-VI材料)的发展。对其中许多的材料而言，合适的商业用途的生长衬底具有有限的供应和不良的晶体质量。合适的衬底严格匹配将要生长的靶材料的晶体特性；如果这些特性没有严格匹配，则所得到的材料通常具有无法接受的位错密度。
具体而言，在GaN的情况下，可以通过生长衬底的预处理来提高晶体质量，例如通过氮化和其他化学改性(chemical modification)；通过生长诸如AlN或GaN的其他III氮化物的薄的低温缓冲层，通过热退火等等。诸如外延横向过生长(epitaxial lateral overgrowth)(ELO)及其变形(PENDEO、FIELO等等)的方法已被证明能够成功降低位错密度。但是，这些常用的方法经常使用光刻制得的掩蔽元件，所述掩蔽元件常常产生具有非均匀的表面位错分布的材料，这在许多应用中是不合需要的。一些可选的用于产生均质的表面位错密度的位错减少方法使用原位(或非原位)沉积方法来阻碍位错的发展，在有些情况下还添加刻蚀剂以增加表面位错尺寸。这种阻碍方法的示例包括美国专利公布US2007/0259504、Tanaka等人的日本期刊Applied Physics 39 L831 2000和Zang等人的期刊AppliedPhysics 101 093502 2007。另一些可选的位错减少方法旨在通过如下方式限制位错向生长层中传播：在GaN层的生长的中间阶段通过刻蚀来增强GaN层的表面处存在的缺陷，然后用GaN不容易在其上成核的掩蔽材料堵住增强的表面缺陷，之后继续GaN生长。这种方法的示例包括2008年5月14日申请的美国临时专利申请61/127,720，该案的全文以引用的方式并入本文。
希望有更加优质的III-氮化物的层和晶体。尽管现有技术中存在适用于此的工艺，并且能够在某种程度上降低III-氮化物材料中的位错密度，但仍希望有能够进一步减少位错和提高分布均匀性的方法。
发明内容
本发明提供用于制造半导体结构、特别是制造包括III-氮化物材料的半导体结构的系统和方法。与现有技术相比，本发明的方法可以制造具有改善的晶体质量的半导体层，例如具有更少的位错的半导体层。本发明还提供通过这些方法制造的半导体结构。
一般而言，本发明的方法通过利用质量较差的起始层(或者“衬底”、“初始”层或“下方”层等等)中普遍存在的某些类型的位错来制造质量更好的跟随半导体层(或“最终”层或“上覆”层或“过生长”层等等)。
已发现，在一定程度上，起始表面或下方表面中的位错的表面范围越大，最终从这种起始表面或下方表面制造的跟随层的质量越好。认为(但不局限于此)这种出人意料的结果是由多种因素的相互作用所造成的。
首先，可以以这样的方式封闭并终止下方半导体表面中的位错并且可以以这样的方式生长最终层：终止的位错不传播到最终层中。于是，由于下方表面中已被成功封闭和终止的那些位错不再出现在最终层中，因此最终层具有比下方表面更少的位错。其次，已发现可以增强下方表面中的位错处自然产生的常见的表面凹陷(例如坑状结构)，例如可以使其在表面横截面中变得更大(例如横向尺寸和深度都变大)，从而当与增强程度较低的位错相比时，其可以是更加有效终止的关联位错。最后，据发现，促进两个或更多个增强的位错相交的条件进一步增强关联位错的终止，因此既提高了位错终止效率又提高了位错减少效率。因此，从具有增强和封闭的位错的下方表面生长的最终层则可以具有比下方层更少的位错。
简而言之，由适当的半导体材料的下方表面开始，本发明的方法通过包括增强在下方表面处的选定位错处自然产生的常见的表面凹陷的步骤来制造更加优质的跟随层。之后，后续过程生长具有很少或者不具有由下方表面中的增强的位错所引起的位错的跟随层。
在本发明的实施例中，增强位错处自然产生的常见的表面凹陷的有利方法包括生长一个中间层(或多个层)，所述中间层具有由下方表面中的一些或全部位错所导致的增强的开口并且是以所致开口随着中间层的生长逐渐增强的方式生长的。本发明的另外的实施例促进两个或更多个这种增强的位错的相交，以在中间层(或者聚结层)生长时产生增强的位错的聚结(或者“成团”或“成群”)。
增强位错露头处自然产生的表面凹陷(例如坑状结构)包括扩大其尺寸(例如深度、宽度和表面横截面)。随着中间层的厚度的增加，可以发生增强。这种增强也被称为位错的“打开”，即在“打开”位错的条件下生长中间层。
还以这样的方式来生长中间层：位错处自然产生的常见的表面凹陷的扩大导致两个或更多个这种表面开口相交。这种两个或更多个开口(或坑)的相交被称为坑“聚结”或坑“成团”，即在能够“打开”相应类型的位错的条件下生长中间层，“开口”与一个或多个其他“开口”相交以形成开口的聚结或成团。
在本发明的另外的实施例中，另一种增强位错的有利方法包括用刻蚀剂来处理表面，所述刻蚀剂被选择为促进位错坑的扩大，即打开(或者“缀饰”)在下方材料的表面处发现的自然凹陷以形成“刻蚀坑”。就像中间层的生长一样，当通过位错的“加深”和“打开”进行刻蚀过程以便产生“打开的”位错时，可以发生增强。适当的刻蚀条件还可能引起两个或更多个这种表面开口相交或者产生与中间层中所产生的相类似的坑“聚结”或坑“成团”的大量位错的表面露头周围的扰动。
最后，终止位错的有利方法包括在位错所引起的开口的聚结的上方或者从其内部横向生长横向生长层。横向生长层可以包括被选择为具有与下方层基本类似的晶体特性的材料(例如III-氮化物材料)。该生长步骤在被选择为促进这种横向生长的条件下开始，并且如必要，在被选择为促进更纵向的生长的条件下继续，直到达到所需的层厚度为止。
在优选实施例中，在终止位错之前，本发明包括沉积间断的介质材料(例如III-氮化物半导体情况下的氮化硅或氧化硅)薄膜。通过选择适当的沉积(和/或沉积后的条件)，已发现，介质材料间断地沉积，以便降低横向生长材料中的位错的数量。人们认为，这是由于间断沉积发生在露头位错周围的无序区域中，以便阻碍后续从露头位错周围较为无序的区域横向生长(这会促进位错传播到生长材料中)并且促进后续从位错周围较不无序的区域横向生长(这阻碍了位错向横向生长材料中传播)。
本发明还包括以不同的组合和顺序来执行上述步骤。例如，可以通过在初始表面上精细地生长中间层、或者通过精细地刻蚀初始表面、或者通过在生长中间层之后精细地刻蚀、或者通过在刻蚀之后精细地生长中间层(之后可选地再精细地刻蚀)来增强表面上露头的位错。最后，在精细地沉积间断的介质材料层之后横向生长具有减少的位错的跟随层。
本发明有效地应用于那些(“合适的”)半导体材料，所述半导体材料中存在可通过增强和之后的横向生长有效和可靠地封闭的类型的位错，可以通过处理生长所述半导体材料，以使下方表面中的封闭位错在上覆层中引起很少的位错或者不引起位错。本发明所选的用于封闭的位错的类型在不同的适当半导体材料中可以是不同的，封闭所选类型的位错的方法以及在具有处理的位错的表面上生长材料的方法也可能不同。
已发现，包括III-氮化物的半导体材料，特别是包括GaN的材料是特别合适的材料。因此，接下来的描述主要针对这种制造包括III-氮化物材料的层的实施例。但是，应理解的是，本发明不限于III-氮化物材料，并且可以有效地应用于其他的材料。
本发明既提供用于制造半导体结构的方法，又提供通过所提供的方法制造的半导体结构。更详细地，这些方法包括在具有多个露头表面位错的初始半导体表面上外延生长半导体材料的层，其首先在被选择为促进与表面位错关联的生长坑打开的第一外延生长条件下以及随后在被选择为促进两个或更多个生长坑相交成为生长坑的聚结的第二外延生长条件下，通过初始表面上的外延生长来形成具有生长坑和生长坑的聚结的中间半导体层，其次通过在被选择为促进一些或全部生长坑和生长坑的聚结的上方或从其内部开始的横向生长的第三外延生长条件下，在中间层上外延生长来形成具有比初始半导体表面少的表面位错的基本连续的跟随半导体层。
本发明的方法还包括形成III-氮化物半导体结构，该半导体结构包括具有多个露头位错的初始III-氮化物表面，其在一连串的生长条件下外延生长跟随的III-氮化物半导体层，这一连串的生长条件被选择为，第一，促进与表面位错关联的生长坑打开，第二，促进两个或更多个打开的生长坑相交成为生长坑的聚结，第三，促进一些或全部生长坑和生长坑的聚结的上方或从其内部开始的横向生长，至少到形成基本连续的层为止，其中基本连续的层中的位错密度小于初始表面上的位错密度。
此外，这一连串的生长条件可以完全在单个生长腔内实现，无需从生长腔取出III-氮化物半导体结构，另外，无需从生长腔取出正在形成的III-氮化物层即可重复这一连串生长条件。优选地，只要多个个别生长坑具有小于大约5μm的横向范围就继续生长坑的打开和相交。
这些方法的方面包括将形成中间层和形成后续的连续跟随层的步骤重复两次或更多次；在形成中间半导体层之前；在形成后续的连续跟随半导体层之前；以及在中间层上涂覆间断的介质掩蔽材料层。
本发明的方面还包括用于促进生长坑打开和用于促进基本类似的生长坑相交的生长条件；用于促进生长坑打开和相交的生长条件包括温度低于950℃，压强高于大约100mb，或者两者兼具。
本发明还提供包括具有多个在层内传播的缺陷和多个空洞的第一层的III-氮化物半导体结构，每个空洞与一个或多个传播缺陷关联；基本连续的跟随层覆盖横向过生长层，基本上没有空洞，并且具有比第一层中更少的传播缺陷。
该结构可以具有多个空洞，其在至少一个缺陷终止的第一层内具有较窄的顶端，且靠近跟随层的边界具有较宽的底部；多对第一层和第一跟随层，每一对直接覆盖前面的对；在跟随层的表面处露头的位错基本均匀地分布在表面上；中间层的和中间层的厚度之一或两者介于大约0.1μm和1.5μm之间，优选地小于大约1μm。
术语“基本”在本文中用于表示除了本领域中正常预期的缺陷以外的完全的结果。例如，通常不能期望外延层在中整个宏观尺寸上是完全连续的(或者完全单晶体，或者完全一个晶体极性的)。但是，通常可以期望外延层在整个宏观尺寸上是“基本连续的”(或者“基本单晶体”，或者“基本一个晶体极性的”)，其中所存在的间断(或者晶畴，或者晶界)是在本领域的加工条件、所寻求的材料质量等等之下所预期的。
此外，“基本没有位错”的半导体层在本文中用于表示具有与本领域中的半导体层的材料通常的位错密度相比至少是低的或者是非常低的位错密度的半导体层。例如，在GaN的情况下，“基本没有位错”(或者低的或非常低的位错密度)在本文中用来表示小于大约106/cm2数量级的位错密度，特别是小于大约105/cm2数量级的位错密度。III族氮化物中的位错密度通过本领域技术人员公知的方法测量，包括原子力显微术、光学显微术、电子扫描显微术和透射电子显微术。用于测量位错密度的优选方法是透射电子显微术(TEM)。
在本文中使用标题仅仅为了清楚起见，没有任何的限制作用。本文引用了多篇参考文献，其公开的全文为各种目的全部以引用的方式并入本文。此外，无论在上文中如何的描述所引用的参考文献的特征，这些文献无一被承认为与本发明所保护的主题相同的在先申请。本发明的其他方面和细节以及元件的替代组合将通过接下来的详细描述而得以显现，并且还落在发明人的发明的范围内。
附图说明
参考接下来的本发明的实施例的详细描述、本发明的特定实施例的说明性示例以及附图，可以更透彻地理解本发明，其中
图1A、图1B、图1C和图1D示意性地显示了本发明的实施例；
图1Bb显示了另一可选实施例；
图2示意性地显示了通过本发明的实施例制造的生长坑和聚结的生长坑结构；
图3A、图3B、图3C、图3D和图3E示意性地显示了本发明的另一实施例；
图4A、图4B、图4C、图4D、图4E示意性地显示了本发明的另一实施例；
图5A、图5B、图5C和图5D示意性地显示了本发明的实施例的重复使用；
图6A和图6B显示了本发明的实施例的实际示例。
具体实施方式
尽管接下来的描述主要针对的是制造包括III-氮化物材料的层的实施例，但应理解的是，实施例不限于这种材料。因此，非限制性地，本发明的实施例基本防止半导体结构的表面层处所存在的位错在结构的跟随表面层处出现，从而结构的跟随表面能够具有改善的质量。这些方法可以执行一次以提高跟随层的质量，或者可以执行两次或更多次以接连提高连续的跟随层的质量。
简而言之，从包括III-氮化物(或其他)材料的下方表面开始，本发明的方法生长更加优质的跟随(或“最终”)层。步骤包括增强下方表面处已存在的位错的表面范围(即宽度和深度)，通过促进增强的位错的相交来形成增强的位错的聚结，然后通过在增强的位错的聚结之上或之内生长具有很少的位错或者没有位错的材料的跟随层来封闭增强的位错。
在本发明的针对III-氮化物材料的实施例中，优选地通过外延生长相同或不同的III-材料的一个中间层(或多层)来增强位错。中间层包括与下方III-氮化物表面中已存在的表面位错关联的生长坑，它们是由下面的一些或全部位错在其位置处引起的。
生长中间层以使生长坑的表面开口(例如宽度和深度)逐渐增加，换言之，使得生长坑打开。生长坑通常具有倒转的金字塔型形状，从而在中间层的生长过程中，生长坑倾向于自然加宽和加深，并且随着中间层的厚度的增加而逐渐增强(“打开”)。全部或者基本全部的生长坑包括位于倒转金字塔型结构的顶端的位错。因此，当生长坑打开时，始发位错紧挨着由生长坑所产生的空洞区域。
除了促进生长坑的打开以外，还以促进两个或更多的生长坑相交的方式来形成下方层和中间层，从而相交生长坑的合并的表面开口随着中间层中的表面开口的总的横向范围而增大。在本文中将一组(两个或更多的)相交生长坑称为“聚结”或“坑聚结”，坑聚结的表面开口被称为“聚结区域”。中间层的表面因此包括多个由两个或更多个生长坑相交产生的聚结区域。聚结区域包括位于区域底部(即个别倒转金字塔的顶端)的多个位错以及相交生长坑的合并的内部空洞体积所产生的扩大的空洞区域。因此，生长坑的表面开口可以被增强或者甚至大大增强。
因此，应了解的是，根据本发明，制造更加优质的层的第一个步骤是制造包括形成多个坑聚结的多个相交生长坑的中间层。这种具有增强的聚结生长坑的中间层在本文中也被称为“有坑”层。
在本发明的另外的实施例中，额外的步骤包括(优选通过刻蚀)处理下方表面，以特别促使中间层中的增强的位错(即生长坑)定位在下方表面中存在的位错处。这种刻蚀步骤可以优选地发生中间层的生长之前，但也可以发生在中间层的生长之后，甚至可以单独执行，而不需要中间层的生长。
一旦形成了聚结的生长坑，通过下方表面层中的位错引起的开口就被连续均匀的III-氮化物跟随层封闭和覆盖。因此优选地通过例如中间层的厚度、初始层中的缺陷密度、生长条件等等来调整生长坑的聚结区域的尺寸，从而相交生长坑开口的表面范围足够大，从而ELO过程桥接(或横跨)许多位错，产生连续表面。
换言之，生长中间层，使得多个生长坑打开并相交，以产生大小适合于使多个位错在增强的坑开口的底部成团的表面开口。因此，跟随的III-氮化物层的后续横向生长封闭增强的表面开口，防止下方位错的进一步传播。
如果初始表面上的位错分布是近似均匀的，则最终表面上的位错的表面分布是基本均匀的(取决于统计起伏)。这是因为本发明的步骤随机地降低初始位错的数量，而没有明显的表面偏差(如果存在表面偏差的话)。因此，当初始位错的数量被降低时，其分布很大程度上得以保持。例如，初始表面处存在的位错的随机分布在中间层后续在其上生长(或者表面刻蚀)的过程中将被增强，中间层(或被刻蚀的初始层)的表面处存在的增强的位错的随机分布在后续的位错处理过程中将被成功封闭。因此，如果需要随机的位错表面分布，则优选的是由同样具有随机的位错表面分布的初始表面开始。
本发明还包括通过上述方法制造的III-氮化物半导体结构。这种结构具有这种增强的和相交的生长坑和位错的明显迹象，这些生长坑和位错排列在代表形成它们的中间层的表面的平面中。
现在更详细地描述本发明的各个实施例，从图1A-图1D的实施例开始。这些图以示意性的方式显示了优选实施例的主要特征。特别地，这些图不是按比例的，显示示意性的位错，不代表本发明提高质量的实际性能。还应注意的是，尽管接下来的本发明的优选实施例的描述具体到氮化镓层，但这并不应当被解释为本发明限于所述材料，而是包含整个III-氮化物家族和其他的半导体材料。
图1A显示了已外延生长(或者放置或转移)到衬底上并且具有在其表面处露头的位错的初始氮化镓半导体层。图1B显示了制造具有包括多个相交的“坑”(或者相交的洞、穴、凹陷等等)的表面的中间层(等效地，“有坑中间”层或“有坑”层等等)的优选实施例的第一步骤的结果。“有坑”层的相交的坑(等效地，“生长”坑的聚结或成团区域)是由初始氮化镓层的表面处所存在的全部或大部分的位错所引起的。多个生长坑的相交产生起初有多个位错位于区域底部的扩大的空洞区域。
图1Bb显示了沉积了材料的介质层以帮助减少位错的优选实施例；后面将会更详细地描述本发明的这种方法。在该实施例中，在有坑中间层120的表面上涂覆掩蔽材料131的薄层，涂覆方式优选使得生长坑和聚结的生长坑的侧刻面的部分(优选地，较无序的部分)被覆盖，而留下其余的部分(优选地，较不无序的部分)和没有坑的平面材料供后续的材料生长。优选的掩蔽材料包括充当III氮化物生长的抗表面活性剂(anti-surfactants)的物质，从而限制图1Bb的结构的掩蔽部分中的成核数量。
图1C-图1D显示了跟随的III-氮化物层根据本领域已知的外延横向过生长在有坑中间层的上表面上的过生长。在过生长过程中，跟随层的材料外延过过生长，并且封闭通过相交的生长坑形成的扩大的空洞区域，从而密封坑的部分，终止位于聚结的生长坑底部的位错，并且阻止其传播到通过这种方式被阻止的其他的III-氮化物材料中。继续外延生长，直到跟随层的材料接合，形成基本连续的膜，可以改变该点处的生长模式以促进用于以更有效的方式产生所需厚度的材料的更纵向生长的生长。
有坑层的全部或者基本上全部的生长坑源自下方初始III-氮化物层中的露头位错或者是由其引起的。因此，当被封闭时，位错无法向有坑层上所生长的跟随外延III-氮化物层继续(或传播)。由于跟随层至少在最初的时候通过外延横向过生长(ELO)生长在聚结的生长坑的上面和上方，因此位错无法向跟随层中引起位错。在优选实施例中，跟随层的材料与中间有坑层的半导体材料基本相同，或者具有与其非常类似的晶体特性，从而这些层之间的界面将在跟随层中引起很少的位错或者不引起位错。因此，在本发明的实施例中，跟随层具有改善的质量，因为其具有比初始表面处存在的位错更少的位错。
图1B(和图1Bb)、图1C和图1D所显示的特殊实施例因此继续制造具有相交的坑的有坑层，例如具有源自下方初始层的全部或者基本全部的表面位错的适当增强(例如充分打开)的坑聚结区域或范围的中间层，然后通过横向过生长III-氮化物材料的跟随层来密封有坑表面的部分。
更详细地，图1A显示了初始外延过程生长在衬底102上的(或者例如通过层转移放置在衬底102上的)初始III-氮化物层100(例如氮化镓)。另外，层100和层102的组合可以构成诸如独立GaN或Si晶片之类的材料的单一层。位错104、106和108可以出现在初始层和衬底之间的界面110处，常常是由于初始层材料与衬底102(或者其上生长层100的衬底)的材料的晶体特性(以及其他的物理特性)没有充分严格的匹配。这些位错可以随同生长材料继续(或者“传播”)到初始层100中，并且由于位错截断生长层表面而扰乱晶体结构。
例如，位错104露头为表面位错112，那里的表面结构(与表面的无缺陷部分相比)被扰乱得更明显。相比之下，位错106露头为表面位错116，只有很少甚至没有明显的表面扰动。例如，不局限于理论，生长表面处的位错露头所造成的表面扰动的显著性在某些情况下取决于位错的特征，例如应变、伯格斯矢量、种类，即螺型、刃型、混合型等等(参见例如Hino等人的Applied Physics Letters 763421 2000)。在GaN的情况下，位错104、106和108是最常见的螺旋位错(TD)，在外延生长在蓝宝石衬底上的层中可以是众多的。位错106还可以出现在大多数生长III-氮化物材料中，并且随同生长层传播到初始表面118处的露头116。这些类型的位错典型地较不明显地扰乱表面。应注意的是，任何的缺陷，不管是怎样发源的，都能够露头，具有或大或小的表面扰动。如露头112所示的较大扰动可包括肉眼可见的凹陷或洞等等。如露头116所示的较小扰动可包括通常只在辅助检查(例如通过电子扫描显微术(SEM)、原子力显微术(AFM))下才可见的较不明显的表面扰动。通常的做法是例如通过刻蚀过程暴露(通常被称为“缀饰”)这种位错以使其更易可见。
后续的III-氮化物层(有坑或中间III-氮化物半导体层)120外延生长在初始氮化镓层118的表面上。某些实施例中的有坑层III-氮化物层具有与初始III-氮化物层100基本匹配的晶体特性，例如晶格参数、热膨胀系数。有坑层120与初始层100之间的晶体特性的匹配基本从初始III-氮化物层到有坑III-氮化物层保持了晶体质量。由于初始层可包括氮化镓，如果有坑层也包括氮化镓或其合金的话，则有坑层基本保持初始III-氮化物层的晶体质量，例如相似的位错密度。
可以通过不同的方法外延生长有坑III-氮化物层120，这些方法包括氢化物(卤化物)气相外延(HVPE)、金属有机物气相外延(MOVPE)以及分子束外延(MBE)。优化初始III-氮化物层表面118处的位错密度以及有坑层120的生长条件，以便促进导致聚结或成团的生长坑122在有坑(例如有凹痕的，坑洼不平的)表面126处打开的坑状结构的形成和相交。位错108被显示为造成生长坑结构124，但生长坑结构124未与其他生长坑相交，因此表面126处所产生的表面开口没有成团或聚结区域122所产生的表面开口明显。
选择初始层表面118中的位错密度以及生长时间(或者等效地，中间层的厚度)，使得聚结的生长坑的表面露头的大小适合于可靠和有效地过生长。另外，聚结的生长坑以这样的方式生长：在其底部区域包括起于相交的生长坑的多个位错。例如，聚结的生长坑结构122包括六个单独的位错。
因此，有坑层120包括上方的基本平坦的表面，其平行于下方衬底102，由高质量的氮化镓128构成，点缀有相互连接的生长坑特征122(空洞、凹陷等等)。例如已发现，适当打开的相交的生长坑通常形成在厚度介于0.1μm和1.0μm之间的有坑(中间)层中。
另外，在某些实施例中，有利的是使用具有明显的表面位错网络的初始III-氮化物层，从而促进生长坑的形成，并且提高生长坑相交的可能性。因此，在本发明的某些实施例中，初始III-氮化物表面118可包括大于5x 107cm-2的表面位错密度，或者替代实施例中大于1x 109cm-2的表面位错密度，或者最后其他替代实施例中的大于1x 1010cm-2的位错密度。
应了解的是，有坑中间层中的生长坑的相交导致具有基本离散的空洞的聚结区域(具有两个或更多个生长坑)在表面126中延伸相交的表面开口122，优选地在有坑层上具有基本均匀的分布。因此，优选的是，原始的表面位错在原始表面118中具有基本均匀的分布。生长坑源自初始III-氮化物层的表面118处所存在的全部或一些位错，并且通过整个或者一部分有坑中间层延伸。例如，位错104被显示为形成表面扰动112(图1A)，表面扰动122在层120中相交以形成聚结的坑结构122的一部分。
但是，有些表面位错可能不造成聚结。例如，位错106不在表面118处形成较小的表面扰动，同样不在有坑层120中引起生长坑结构。位错106因此可以通过层120传播以在表面126处露头，在表面126处其可以造成或大或小的表面扰动130。另外，位错108在中间层形成时产生生长坑124，但是由于处理条件和初始III-氮化物层中的位错的分布密度，生长坑124不能与其他生长坑结构相交。因此，位错108在表面126处形成单一开口124，其与那些能够相交的生长坑相比，横向范围减小。
此外，有些坑结构可能不紧邻模板表面118，而是可以源自层120内的传播位错。因此，这种生长坑可能不通过整个有坑III-氮化物层120(该层指的是表面126和表面118之间的所有材料)延伸。例如，图1B中的坑结构124源自层120内的传播位错108，从而该坑结构的顶端不紧邻表面118。尽管大部分，或者基本全部，甚至是几乎全部的生长坑可以通过整个有坑层延伸，但应理解的是，一些其他的生长坑可以只通过有坑层的一小部分延伸。因此，本文的大意为生长坑源自模板层的表面118处的全部或者一部分位错不应被解释为排除有些生长坑结构实际上源自层120之内的实施方式。
图2以示意性的方式表示了上表面126和下表面118(其为初始III-氮化物层100的上表面)之间的有坑中间层120的一部分(由虚线划界)，还显示了本发明的优选实施例中普遍形成的个别(未相交的)生长坑和生长坑的成团或聚结。个别生长坑通常在表面126的露头处呈现六边形的形状(当有坑层的半导体材料包括具有六边形晶体结构的III-氮化物时)。未相交的生长坑124被显示为具有与表面126的具有宽度(W1)和深度(D1)的截断，并且具有成角度的刻面202的倒转金字塔状结构。位错204被显示为传播到有坑层120中，导致生长坑结构124的形成。生长坑124的深度(D1)被非限制性地显示为只包含有坑层120的一部分。其他个别生长坑可以通过全部有坑III-氮化物层延伸。
相反，聚结结构122的相交生长坑被显示为包含有坑III-氮化物层120的整个深度，源自初始氮化镓层(该示意图中未显示)并在表面126处露头。生长坑和生长坑聚结的宽度可以根据有坑层的表面处的位置而有所不同。非限制性地，人们认为生长坑向当前半导体层中延伸的范围取决于位错本身的特性，例如对于位错而言，深度(D)对螺型、刃型、混合型结构而言可能有所不同，该范围还取决于应变和位错的伯格斯矢量，表面126处的个别坑开口的宽度部分取决于坑所引起的位错的特性，例如W可取决于位错类型的种类、应变等等。
此外，生长坑的宽度随着有坑III-氮化物层的生长厚度而增加。例如，个别生长坑124在与表面126的截断处具有宽度(W1)，但是如果有坑层的厚度减小，则生长坑的宽度将会减小。如图2所示，将有坑III-氮化物层生长的前期的生长坑124的宽度表示为W′，而将生长后期的生长坑宽度表示为W。很明显，W大于W′。认为但不限于，坑宽度的增加是由于成角度的有坑刻面000和平行于表面的生长刻面之间的表面能的差异所造成的，与生长坑附近的生长机制有关。通过这种方式，坑结构在横向范围和轴向范围两者中增强由露头位错所产生的表面位错。维持周围氮化镓晶体的高质量的同时，位错的表面轮廓和尺寸的这种扩大(位错增强)可以使诸如过生长之类的处理更加容易，从而跟随半导体层的表面得以改善，例如具有较少的位错。
通过两个或更多个生长坑结构的相交，进一步增加生长坑的横向范围。坑聚结(或成团)结构124表示了三个个别生长坑的相交，在表面126处产生W2的横向开口。三个生长坑结构的个别孔洞区域合并以形成显著增大的空洞区域，三个个别位错位于合并的空洞区域的底部。
优选地通过仔细选择的生长参数来产生有坑半导体层120中的生长坑和聚结的生长坑。在某些实施例中，发现层120的低温生长能够加强坑的形成。在该意义下，低温生长被定义为生长温度低于高质量III-氮化物的沉积常用的温度(例如对于氮化镓大约为1000-1150℃)。例如，用于形成氮化镓生长坑的低温生长大约小于950℃，或者大约小于900℃，又或者大约小于850℃。在其他实施例中，生长温度维持在高质量薄膜生长常用的温度(例如对于氮化镓，≈1000-1150℃)，生长反应器的压强被提高到高于高质量的III-氮化物沉积常用的压强。例如，对于氮化镓薄膜而言，生长压强大约高于100mbar，或者大约高于200mbar，又或者大约高于300mbar。在其他实施例中，改变III-氮化物薄膜的掺杂水平以增强生长坑的促进。例如，Son等人研究了Si掺杂和对孔洞形成的影响，发现坑密度随着Si掺杂而下降。用于促进生长坑状结构的形成的生长参数可以彼此不独立，参数的不同组合可以加强III-氮化物薄膜中的生长坑的形成。
成团的生长坑的设置和密度应使得，当密封坑的部分时，为了后续的外延成核以及为了支撑跟随的外延层，保持有足够的表面区域远离密封的生长坑(例如至少没有明显的位错或无序的表面)。一般而言，层120的表面的原始区域的至少大约25％或更多应保持原样且没有聚结的生长坑区域，优选地至少大约50％或更多，更优选地至少大约75％或更多。
在图1Bb所示的本发明的另一优选实施例中，掩蔽材料131的薄层被涂覆到有坑中间层120的表面上，涂覆方式优选使得生长坑和聚结的生长坑的侧刻面的部分(优选地，较无序的部分)被覆盖，而留下其余的部分(优选地，较不无序的部分)和没有坑的平面材料供后续的材料生长。优选的掩蔽材料包括充当III氮化物生长的抗表面活性剂(anti-surfactant)的物质，从而限制图1Bb的结构的掩蔽部分中的成核数量。抗表面活性剂材料在第二材料上的沉积通过降低粘着系数(即表面上吸附化学物种的可能性)来改变表面生长动力学。因此在GaN的情况下，抗表面活性剂基本能够阻止Ga吸附和结合到抗表面活性剂表面上，并且随后能够防止GaN的成核。在某些实施例中，抗表面活性剂材料包括介质材料；这种材料的示例包括二氧化硅、氮化硅及其混合物。
在本发明示意性的优选实施例中，使用氮化硅作为介质掩蔽材料131。可以使用本领域公知的多种方法在生长坑124和聚结的生长坑122的表面上形成氮化硅，例如PVD、MBE、溅射沉积和旋转涂布技术。但是，有利的是在用于进行生长的反应腔内执行介质掩蔽层的沉积，因为理想的是在单一反应器内执行整个生长过程，从而其中正在处理的衬底不会暴露到空气当中(如果执行非原位处理的话则会)。避免非原位处理的能力不仅简化了处理协议，还因设备简化而降低了操作成本。
可以通过CVD处理在本领域已知的条件下例如由气态硅烷(SiH4)和氨(NH3)来沉积间断的氮化硅层。用于制造III-氮化物材料的CVD反应器常常使用NH3作为V族元素前驱物，因此氮化硅的沉积只要求连同任意另外的辅助夹具向反应腔另外输入SiH4。氮化硅层131的生长厚度优选地保持在大约
Figure BPA00001372088800121
和
Figure BPA00001372088800122
之间的平均值，优选地低于大约优选
Figure BPA00001372088800123
以进一步确保中间层制品120的表面的基本平坦的部分上的掩蔽层覆盖的间断性。
在薄的间断的氮化硅层的沉积过程中实现随机沉积，因为材料被沉积在单一未聚结的生长坑、聚结的生长坑以及平坦的无坑材料上方。
提供氮化硅和二氧化硅(及其他)掩蔽材料，以基本降低成核并且促进坑结构上方的横向过生长，以便进一步促进III-氮化物材料的跟随层中位错的减少。
在有坑III-氮化物层的生长之后，例如在具有成团的坑结构122和个别坑结构124的层120的生长之后，坑结构接下来被密封(或者横跨、桥接等等)。密封生长步骤基本防止位于生长坑结构底部的位错在跟随的III-氮化物材料中传播或者引起其他缺陷。因此，本发明的实施例可以生长优质的跟随III-氮化物材料，即具有更少的位错密度的跟随III-氮化物材料。本发明的优选实施例通过III-氮化物材料的跟随层的过生长来密封位于坑结构底部的位错。过生长层可以从包括高质量的III-氮化物材料128的表面126的上方高质量无坑区域成核，然后能够在成团的生长坑结构及其关联位错的上方生长，从而密封有缺陷的材料并且防止位错的进一步传播。
图1C显示了跟随的III-氮化物材料层132的横向生长的初始阶段。至少直到生长坑已被层132过生长和桥接为止，条件可被选择为促进本领域已知的ELO。例如，参见Hiramatsu等人的期刊Physics：Condensed Matter 13 6961(2001)。可以改变后续条件以促进纵向生长。横向生长从有坑中间层128的表面126的高质量的上方平坦III-氮化物材料充分成核，从生长坑结构的刻面区域的成核则较不明显。因此，横向生长过程过生长刻面坑结构，并且由于跟随层继承了成核区域的晶体质量而产生高质量的III-氮化物材料。
在某些实施例中，跟随III-氮化物材料具有与III-氮化物有坑层的材料严格匹配的有关特性，从而很少的位错(如果有的话)会出现在层120和跟随层132之间的界面处。因此，跟随层132具有比初始层100和有坑层120更好的质量，即更少的位错。在许多实施例中，跟随层132的材料与有坑层120的材料基本相同，例如如果有坑层包括氮化镓，则跟随层可以包括氮化镓或者氮化镓的合金。
继续跟随层132的横向过生长，直到产生连续的材料层，如图1D所示。更详细地，位错104不继续到层132中，因为他们出现在已通过III-氮化物层132过生长和密封的聚结的生长坑中。优化聚结的生长坑的尺寸和间隔，以有助于高质量的ELO生长，即ELO生长前沿之间的间隔保持在防止在接合时形成位错(常常由于晶体中的倾斜和扭曲)的水平。图1C中显示了ELO生长，其中横向生长已产生跟随的III-氮化物层的材料的充分隔离的区域，有坑层的高质量的基本没有位错的半导体材料充当用于生长的种子部分。当继续横向生长时，跟随III-氮化物层的材料接合以形成连续的层。图1D显示了连续的跟随层与初始层100和有坑层118相比具有少得多的位错。尽管大部分或者基本全部的位错被密封，但一些位错，例如位错106能够传播到跟随层中。位错106通过初始层100延伸到层118中，因为缺陷106所产生的表面开口的初始横向范围不足以引起生长坑(如图1B和图1Bb所示)。因此，缺陷106能够在跟随层132中进一步传播，以产生露出的表面缺陷开口130。
位错108产生不截断其他生长坑结构的生长坑结构124。一般而言，孤立的生长坑上方的横向生长在接合时不产生进一步的位错，如图1D所示。但是，在某些情况下(如插图133所示)，在孤立的生长坑124上方的横向生长在跟随层中接合的过程中，可以产生在位错134处露头的进一步的位错108a。位错104产生聚结的坑结构，其在过生长时形成扩大的空洞区域136。与聚结的坑结构关联的位错104不能通过空洞区域传播，因此被终止在中间层内，不能在跟随的III-氮化物层中产生进一步的位错。
在某些实施例中，在接合时，跟随的III-氮化物层132的厚度增加，直到达到所需的厚度为止(未显示)。更详细地，如上文所述，通过横向过生长形成跟随层，以产生连续的薄膜。当跟随薄膜132接合时，可以促进更加三维的生长模式，以便更有效地产生层的材料的所需的厚度。
现在描述本发明另外的优选实施例。参考图3A-图3E描述的第一个另外的实施例类似于上述实施例，除了是在有坑中间层的生长之前执行刻蚀步骤以外。参考图5A-图5D描述的第二个另外的实施例包括重复本发明的实施例(例如图1A-图1D的实施例，图3A-图3E的实施例)，从而最终层的质量可以得到更大的提高。简单起见，仅简要描述这些另外的实施例与先前描述的实施例的相应步骤密切相关的步骤。此外，图3A-图3E和图4A-图4E的与图1A-图1D的相应元件非常相似的元件用相同的附图标记来表示。
现在介绍图3A-图3E所示的另外的优选实施例，特别是图3A，在适当的衬底102(例如蓝宝石)上形成初始III-氮化物层100(例如氮化镓)。由于初始层和衬底的材料之间的不同，初始层100包括多个位错104、106和108(图3A)。初始层的位错与表面118相交，导致取决于个别位错/位错的特性的不同程度的表面扰动。从上文所述的实施例可以看出，位错106在表面118处产生很少的扰动或者不产生扰动。
在该实施例的方法中，在有坑中间层的生长之前，初始III-氮化物层118的表面接受刻蚀处理。刻蚀处理的作用是在通过有坑层的生长增强之前将初始层的表面位错的横向范围增强到某一程度。这种刻蚀被认为通过增加由初始层100的表面118处露头的全部或者基本全部的位错所产生的表面扰动的范围来“缀饰”初始层的表面位错。表面扰动由于刻蚀而增大的范围明显增加了那些没有刻蚀时产生很小的表面扰动或者不产生表面扰动的位错(例如位错106)，实际上在后续的生长有坑层中引起生长坑的可能性，从而进一步增加了多个生长坑相交以形成坑聚结区域的可能性。以这种方式，表面118处露头的另外的位错(例如那些在不刻蚀的情况下具有很少扰乱表面的晶体结构的表面露头的位错)在有坑层120中引起生长坑特征，增加了生长坑聚结的可能性，从而被阻止传播到最终层中，因此最终层可以具有改善的质量。
现在参考图3B更详细描述这种选择性刻蚀。通过在位错处的或附近的初始表面118中形成穴来增大露头位错的表面扰动范围，从而进行“缀饰”(也被称为“位错可视化”)步骤。在这样的条件下刻蚀初始层110的表面：层110的材料(“初始”材料)主要或者专门在表面位错(或其他的无序区域)处或其附近被去除，而很少从表面的无缺陷部分去除，如果有的话。从而在层110的表面上的大多数或者全部位错的位置形成穴(或者凹进或凹陷)300、302和304。优选的是，位错刻蚀条件被选择为使得所产生的刻蚀穴的形状、大小和排列通常具有沿位错的主轴向下延伸的圆锥或圆柱的形状，通常从其在表面上的最宽的部分随着深度逐渐变窄。
刻蚀剂(例如刻蚀液)是本领域中已知的，其优先刻蚀无序区域处的表面，这些刻蚀剂的较不“强力”的形式可被用于该刻蚀步骤。例如，较不强力的形式与其通常的形式相比酸性较小、或碱性较小、或者氧化能力较小等等。在氮化镓的具体示例中，可以在生长反应器内原位执行位错选择性刻蚀，或者也可以从沉积反应器取出材料从而非原位地执行位错选择性刻蚀。等离子体、光辅助、湿法化学及气相刻蚀全都是能够使用的方法。可以使用多种刻蚀药水(chemistries)，例如常用的药水包括卤素(例如氟化氢、氯化氢、溴化氢和碘化氢)、KOH、NaOH、硫酸和磷酸。例如，使用气相刻蚀在例如高于800℃的高温下原位执行选择性位错刻蚀的实施例。例如，可以在已知的刻蚀条件下使用包括硅烷(SiH4)的气体。原位刻蚀处理降低了刻蚀步骤的成本和时间(例如避免了CVD反应器的装卸工作)。
应注意的是，表面118较不无序的部分通过刻蚀的可视化程度没有在较无序的部分所获得的明显。例如，参见Physica Status Solidi(B)228 395(2001)。图3B显示了在位错/位错104(这些位错依次源自与衬底102的交界面110)的露头处或其附近的较无序的表面区域112(图3A)处所形成的较明显的刻蚀穴300，在位错106的露头处或其附近的较不无序的表面区域116处所形成的较不明显的穴302。由于刻蚀步骤，即使是较不明显的位错现在也能在跟随的有坑层中引起生长坑，因此增加了坑聚结的可能性，而如果没有刻蚀的话，它们会引起通过有坑层传播到最终层中的位错。
当刻蚀步骤完成时，该实施例可以基本如前文所述继续。在这种情况下，从选择性刻蚀的初始III-氮化物层生长(例如包括氮化镓的)有坑层120，有坑层包括具有高质量材料的平坦表面和聚结的坑结构306。但是，图3C显示，位错106现在由于位错选择性刻蚀处理而产生生长坑结构，但是以前没有产生这种坑状特征(对比图3C与图1B或图1Bb)。缺陷106由于缺陷缀饰过程所产生的额外的生长坑因此增大了所产生的坑聚结区域的横向范围，因为全部位错的增大的横向范围产生单一聚结坑306。
或者，被刻蚀的初始表面上刚刚生长的中间层的表面可以进一步被刻蚀。在另一选择中，可以在未刻蚀的初始表面上生长中间层(如图1A-1D中的实施例)，但之后可以刻蚀中间层的表面。在又一种选择中，可以控制刻蚀步骤，以便充分增强位错，从而可以跳过中间层的生长。
最后，无论刻蚀和中间层生长的顺序如何，图3D-图3E显示在ELO条件下生长III-氮化物层，从而其在聚结的生长坑306的边界处的高质量的III-氮化物材料上优先成核，但在聚结生长坑本身的刻面区域上则很少成核(如果成核的话)(图3D)。III-氮化物生长308的岛形成在表面126上，首先在聚结的生长坑结构上方横向生长，例如在位于聚结的生长坑结构306的底部的过生长位错104、106和108上方横向生长。横向过生长继续(图3E)，直到岛接合以形成基本连续的薄膜。在该示例实施例中，初始III-氮化物层100中的全部位错引起生长坑，这些生长坑全部相交以产生单一聚结的生长坑结构。ELO过程因此能够横跨聚结的生长坑的整个范围，从而阻止下方位错的传播。
最后，当ELO过程完成时，改变生长模式以促进更加纵向的生长，直到该层达到所需的厚度为止(未显示)。所得到的最终层从而与初始层相比具有减少的表面位错密度。
现在参考图4A-图4E更详细地描述已参考图1Bb(即中间层上或刻蚀的(缀饰的)初始表面上的间断的介质掩蔽材料层的沉积)简要介绍过的实施例。
该实施例的方法开始是使用图4A的半导体结构，其包括与图1B或图3C的半导体结构类似的半导体结构并且是通过同样的方法形成的，但是还包括间断的掩蔽层。因此，为了简要起见，在此不再重复用于形成图1B或图3C的结构的方法，而是描述涉及间断的掩蔽层的形成的额外步骤以及后续的生长方法和结构。此外，图4A-图4E的与图1A-图1D(和图1Bb)和图3A-图3E的相应元件非常相似的元件用相同的附图标记来表示。
现在开始描述图4A，其包括形成在适当的衬底102(例如蓝宝石)上的初始III-氮化物层100(例如氮化镓)。初始层100包括多个位错104、104′和108，使用上文概述的本发明的实施例的方法，利用这些位错来产生在有坑中间层120中具有晶体刻面400的聚结的生长坑结构306和生长坑结构124。
在有坑中间层120的表面上涂覆掩蔽材料131的薄层，产生图4B的结构。在本发明的方法的某些实施例中，沉积掩蔽材料以便在有坑中间层120上形成间断的介质掩蔽材料层，其中有坑中间层的一些部分(包括坑306和124的晶体刻面400)覆盖有掩蔽材料，而有坑中间层120的其他部分没有这样被覆盖。另外，介质掩蔽材料131的间断层可包括在生长坑和聚结的生长坑的表面上随机分布的氮化硅，如图4B所示。
更详细地，掩蔽材料可包括充当III氮化物生长的抗表面活性剂的物质，从而限制图4B的结构的掩蔽部分中的成核数量。抗表面活性剂材料在第二材料上的沉积可通过降低粘着系数(即表面上吸附化学物种的可能性)来改变表面生长动力学。因此在GaN的情况下，抗表面活性剂可以基本阻止镓吸附和结合到抗表面活性剂表面上，并且随后可以防止GaN的成核。在某些实施例中，抗表面活性剂材料可包括介质材料；这种材料的示例可包括二氧化硅、氮化硅及其混合物。
作为非限制性示例，可以使用氮化硅作为介质掩蔽材料131。可以本领域已知的多种方法在生长坑124和聚结的生长坑结构306的表面上间断地形成氮化硅，例如PVD、MBE、溅射沉积和旋转涂布技术。但是，有利的是在用来进行生长的反应腔内执行介质掩蔽层的沉积，因为理想的是在单一反应器内执行整个生长过程，从而正在处理的衬底不会暴露到空气当中(如果执行非原位处理的话则会暴露)。避免非原位处理的能力不仅简化了处理协议，还因设备简化而降低了操作成本。
可以通过CVD处理在本领域已知的条件下例如由气态硅烷(SiH4)和氨(NH3)来沉积间断的介质掩蔽材料层。用于制造III-氮化物材料的CVD反应器常常使用NH3作为V族元素前驱物，因此氮化硅的沉积只要求连同任意另外的辅助夹具向反应腔另外输入SiH4。氮化硅层131的生长厚度优选地保持在大约
Figure BPA00001372088800161
和
Figure BPA00001372088800162
之间的平均值，优选地低于大约优选
Figure BPA00001372088800163
以进一步确保有坑中间层120上的掩蔽层覆盖的间断性。
在氮化硅131的薄的间断层的沉积过程中，可以选择多个沉积参数，以使介质掩蔽材料131随机分布在中间层120上，从而掩蔽材料131随机沉积在单一未聚结的生长坑124、聚结的生长坑306以及平坦的无坑材料126的上方。另外，介质掩蔽材料131的间断层可以覆盖坑结构124、306的一部分晶体刻面400，而留下坑结构124、306的晶体刻面400的其余部分被露出，以供后续的生长过程使用。
因此提供氮化硅和二氧化硅(及其他)掩蔽材料，以基本降低成核并且促进从一些或全部生长坑124和聚结的生长坑306内部的横向生长，从而允许封闭一些或全部的生长坑和聚结的生长侧面，并且进一步促进III-氮化物材料的跟随层中位错的减少。
更详细地，图4C的半导体结构显示了来自生长坑结构124和聚结的生长坑结构306的暴露部分的多个横向生长区域402的初始阶段。横向生长区域402可以以生长坑结构124和聚结的生长坑结构306的晶体刻面400的暴露部分为种子。因此横向生长区域402的初始阶段从晶体刻面400的基本没有介质掩蔽材料的暴露部分成核。用于实现横向生长的生长参数是本领域已知的，在上文中已经简述过。横向生长区域可包括一个或多个自由表面406，其随着横向生长区域402的继续生长而发展(即在生长方向中继续)。在本发明的某些实施例中，一个或多个自由表面可以改变多个露头位错的传播方向。
图4D的半导体结构显示了第三外延生长条件下中间层上的外延生长，该第三外延生长条件被选择为促进从一些或全部的生长坑和聚结的生长坑内部横向生长。例如，可以执行横向生长区域402的继续横向生长，直到横向生长区域402接合以形成接合的横向生长区域402′为止。从生长坑结构和聚结的生长坑结构的晶体刻面的暴露区域的横向生长可以产生多个功能穴404，其中所述多个功能穴中的每一个可包括一个或多个基本没有介质掩蔽材料的自由表面406。
多个功能穴404的一个或多个自由表面406可以改变多个露头表面位错的传播方向，从而多个露头位错可以交割多个功能穴。例如，图4D的露头位错104被显示为弯曲和交割功能穴406，露头位错108被显示为截断功能穴402′。
本发明的另外的实施例还可以包括在功能穴404的一个或多个自由表面406′上终止多个露头表面位错(例如位错104)。更详细地，在横向生长过程中，功能穴的一个或多个自由表面可以促使露头表面位错改变其传播方向。
自由表面可用于防止多个露头表面位错的进一步传播，从而半导体材料的跟随层比初始半导体表面具有更少的表面位错。
在本发明的方法的其他实施例中，露头表面位错可以改变传播方向并且截断第二露头表面位错。当露头表面位错具有某些物理特性时，即当两个截断的露头表面位错具有相等且相反的伯格斯矢量时，两个截断的露头表面位错可以互相湮灭。图4D通过露头位错104′显示了本发明的方法的这种实施例。从图4D中可以明显看出，露头表面位错104′改变由于本发明的方法(即包括聚结的生长坑形成、间断的掩蔽材料沉积和横向生长)的传播方向，并且互相截断，导致位错104′的湮灭以及III-氮化物材料中的位错密度的进一步降低。
在本发明的方法的其他实施例中，露头表面位错可能不截断并终止在功能穴的自由表面上，另外可能不截断具有相等且相反的伯格斯矢量的第二露头表面位错。在这种示例中，露头表面位错可以通过半导体结构传播，而不被终止。例如，图4D的露头位错108被显示为截断功能穴404′。但是，露头位错108截断功能穴404的介质掩蔽材料，因此可在跟随的半导体材料132(图4E)中被复制为露头位错108′。
图4E的半导体结构显示了跟随半导体层132的外延生长。由于上文概述的本发明的方法的实施例，基本连续的跟随半导体层132可以比初始半导体表面具有更少的表面位错。
如图4E所示，露头位错104可被终止在功能穴404的自由表面406′上，因此可以不在跟随半导体层132中传播。另外，由于本发明的方法，露头位错104′可以互相截断并湮灭，因此这种位错可以不传播到跟随半导体层132中，但是，露头位错108可以经功能穴404′传播并且传播到跟随半导体层132中并在其中通过。
本发明的实施例还包括通过所述方法形成的半导体结构。例如，III族氮化物半导体结构可包括(参见图4E)包括多个功能穴404的第一层408，其中每个功能穴可包括一个或多个自由表面406。所述一个或多个自由表面406可以基本上没有介质掩蔽材料131，同时所述多个功能穴还可以包括邻接介质掩蔽材料131的一个或多个边界面410，边界面410可包括功能穴的其上沉积掩蔽材料的表面。
半导体结构也可包括多个位错104，所述多个位错可以截断第一层408的每个功能穴404的一个或多个自由表面406′，多个位错可在第一层408中终止。半导体结构还可以包括覆在第一层408上方的连续的跟随层132，其具有比第一层更少的位错。在本发明的某些实施例中，所述多个功能穴404可包括第一层408内的顶端412，功能穴的顶端可在第一层的整个厚度上具有随机分布，即使得顶端在整个第一层中位于不同的厚度处。
另外的优选实施例将本发明的其他实施例(例如图1A-图1D的实施例，图3A-图3E的实施例，或者其他的实施例)重复一次或多次，现在参考图5A-图5D对其进行描述。可以接连提高每次重复所得到的每个跟随层的质量。
首先介绍图5A，该图显示了本发明的实施例执行一次可得到的结构。为了简要和方便起见，该结构被显示成与图1D中所示的通过图1A-图1D所示的步骤制造的结构相同。如图5A(和图1D)所示，位错106已传播到半导体层132中并在其中通过，导致III-氮化物表面138上的表面位错130。在另外的位错108中，其能够产生生长坑结构，但不能与其他生长坑结构相交，当生长坑结构上方接合时位错108作为位错108a传播，导致表面层138处的露头位错134。
接下来，将上文所描述的步骤应用到该结构。图5B、图5C和图5D的主要部分分别显示了当从图5A开始执行与导致图1B(还有图1Bb)、图1C和图1D的步骤相类似和对应的步骤的结果。或者，还可以在该重复过程中执行图1Bb所示的介质掩蔽步骤和图3B所示的刻蚀步骤中的一者或两者。
首先介绍图5B-图5D的主要部分，图5B显示了在上文所述的促进生长坑的形成和这种生长坑的截断以产生聚结的坑结构500的条件下的另一有坑III-氮化物层502的生长。聚结的生长坑结构500是由位错106和108(其之前已通过跟随层132传播到表面132)的表面露头处的表面扰动所引起的。
图5C显示了另一跟随层504，如上文所述，其起初生长在有坑III-氮化物层502的聚结的有坑区域上方，直到分离的生长前沿接合为止(图5D)，从而产生具有降低的位错密度的最终层。如必要，之后执行具有更加纵向的生长模式的生长，直到形成优选厚度的另一跟随层504。
如图所示，位错106和108现在在有坑层504中引起相交以形成聚结区域500的生长坑，通过ELO的另一跟随层504的后续生长密封该聚结区域。因此，这些另外的位错被终止在这一层，不传播到或通过另一跟随层504之中。因此，第二跟随层504将比第一跟随层132具有更好的质量，第一跟随层132则具有比初始层100更好的质量。具体而言，层504中的位错的密度小于层132中的位错密度，层132中的位错密度则小于层100中的位错密度。
最后，本发明包括通过本发明的方法(显然包括本发明的方法被执行一次或多次)制造的半导体结构。这种半导体结构可包括该实施例的单次重复的迹象，如图1D所示，典型地包括多个增强的相交位错结构，例如与一个或多个其他的生长坑相交的生长坑以及在结构内沿平面设置的生长坑。另一个这种半导体结构可以显示前一实施例的重复两次的迹象。如图5D所示，这种迹象可以典型地包括两个或更多个分隔开的平面，沿所述平面排列有形成多个聚结的坑结构的多个截断生长坑。优选地，截断位错结构的密度随着每个平面向最终表面下降。
上述实施例是示意性的而非限制性的。例如，本发明的方法可包括不同的重复次数以及本发明的基本步骤的不同排列，例如位错增强、位错相交和层过生长，这些都在上文所述的原理和本发明的目的之内。此外，在替代实施例中，可以通过有坑层生长或刻蚀等等以外的方式来执行位错增强。
示例
图6A-图6B显示了通过本发明的优选实施例制造的氮化镓结构。具体而言，使用(0001)蓝宝石衬底来生长原始的GaN层。(注意，可以在生长之前执行多个处理阶段，包括衬底清洗周期以去除不必要的污染物(例如含氢环境中的高温烘烤)、衬底的上表面的氮化，或者取决于生长材料和底部衬底两者的化学性质的进一步表面预处理)。氮化镓层100生长开始于大约500℃的温度下的时长为20分钟的成核层的沉积。随后为了成核层的热处理以及高质量氮化镓的生长，提高反应器的温度。在该示例中，反应器内的温度在20分钟期间提高到1100℃的温度，生长执行90分钟，以产生大约1.0-2.5μm的层厚度。然后为了有坑层120的生长，将反应器的温度降低到大约890℃，在该示例中，低温生长继续90分钟，直到产生大约150nm的有坑层厚度。
图6A提供了在完成(图1A和图1B示意性显示的)上述步骤之后通过GaN结构的原子力显微术(AFM)产生的图像。如前所述，表面包括高质量氮化镓600和坑状结构的暗六边形表面开口、示例坑状结构602和604。与坑结构604类似的坑结构是单一未成团生长坑，类似于通过图1B中的位错108所产生的生长坑。与坑结构602类似的坑结构是两个或更多个生长坑相交的聚结区域，类似于图1B中的结构122。(只标出了选定的成团结构；其他的成团结构在该图中是显见的)。与坑接头602类似的聚结坑结构与类似于坑结构604的个别坑结构相比，在III-氮化物层中的表面开口具有增大的横向范围。
图6A中显示的示例氮化镓表面600非常适合于进一步的生长过程，例如用于产生跟随的低位错氮化镓材料的生长坑和坑聚结区域的横向过生长。结构被放回生长反应器中，为ELO优化块生长(bulk growth)的初始阶段的温度和前驱物流动参数，产生二维生长模式。当III氮化物接合到连续薄膜中时，再次为其余的块GaN体材料(bulk GaN material)的生长来改变流动参数。
图6B显示了(图1C和图1D示意性地显示的)过程的横向过生长阶段完成时的III-氮化物样品的横断面透射电子显微镜(TEM)图像。该TEM图像的下方部分(水平虚线下方)对应于图1D的中间有坑层118并被同样标注。上方部分类似于通过横向过生长产生的III-氮化物材料的跟随层，即图1D的区域132，并且也被同样标注。
圆圈606内的区域显示了通过位错608产生的单一生长坑。当横向过生长和接合时，原始位错在III-氮化物材料的跟随层内传播成位错608a。这显示出，单一未成团生长坑可能无法成功防止位错传播。
圆圈610内的区域显示了通过由位错612所引起的多个生长坑的相交形成的聚结区域。在区域610内可以辨别出多个相交生长坑结构的轮廓；具体而言，生长坑614与其他生长坑相交。从虚线以上的上方部分可以看出，GaN具有横向过生长聚结614，原始位错512无一可见。认为位错612已被本发明的聚结和过生长过程终止。因此，横向过生长区域132中的位错的数量少于下方区域118中的位错的数量。观察到大约小于5x 107cm-2的氮化镓的最终的表面位错密度。
应理解的是，对于上文所给出的示例，所描述的物理参数，例如时间、温度等等仅为示意性的，不应被当成限制性的。例如，生长温度范围、生长时间等等是适合于诸如GaN的III-氮化物的。对于其他的III-氮化物材料，这些参数可以是不同的。
上文所描述的本发明的优选实施例不限制本发明的范围，因为这些实施例是本发明的几个优选方面的示例。任何等效的实施方式将在本发明的范围内。事实上，通过下面的描述，除了本文所显示和描述的以外的本发明的各种变化，例如所描述的元件的另外的有用的组合，对本领域技术人员而言也将是显而易见的。这样的修改也应落在所附的权利要求范围内。在下文中(以及在作为整体的本申请中)，仅为了清楚和方便起见而使用标题和图例(headings and legends)。
本文引用了多篇参考文献，其公开的全文为各种目的全部以引用的方式并入本文。此外，无论在上文中如何的描述所引用的参考文献的特征，这些文献无一被承认为与本发明所要求保护的主题相同的在先申请。

Claims (16)

1.一种制造具有减少的数量的表面位错的半导体结构的方法，包括：
增强半导体表面处出现的多个露头表面位错周围的表面扰动的范围；
沉积介质掩蔽材料层，以便以间断的方式覆盖至少多个露头表面位错周围的表面的扰动部分，表面的一些部分覆盖有掩蔽材料，而表面的其他部分没有被这样覆盖，以及
形成具有基本连续的横向范围和减少的数量的表面位错的跟随半导体层。
2.根据权利要求1所述的方法，其中增强进一步包括在第一外延生长条件下形成中间半导体层，所述第一外延生长条件被选择为促进与表面位错关联的生长坑的打开。
3.根据权利要求2所述的方法，其中增强进一步包括在形成中间半导体层之前，在被选择为促进与所述表面位错关联的刻蚀的第一刻蚀条件下刻蚀所述半导体表面。
4.根据权利要求2所述的方法，其中形成中间半导体层进一步包括在第二外延生长条件下生长，所述第二外延生长条件被选择为促进与表面位错关联的两个或更多个生长坑的相交成生长坑的聚结。
5.根据权利要求1所述的方法，其中增强进一步包括在被选择为促进横向范围的增加以及穴的形成的第一刻蚀条件下刻蚀所述半导体表面。
6.根据权利要求1所述的方法，其中在第三外延生长条件下形成跟随半导体层，所述第三外延生长条件被选择为促进多个露头表面位错周围的表面扰动。
7.根据权利要求1所述的方法，进一步包括将增强步骤、沉积步骤和形成步骤重复一次或多次。
8.根据权利要求1所述的方法，其中间断的介质掩蔽材料层具有
Figure FSB0000120477510000011
以下的厚度。
9.根据权利要求1所述的方法，其中在单一反应腔内执行增强步骤、沉积步骤和形成步骤，而没有非原位处理。
10.一种用于形成III-氮化物半导体结构的方法，所述半导体结构包括具有多个露头位错的初始III-氮化物表面，该方法包括将初始表面暴露在被选择为促进以下情形的一连串外延生长条件中：
在初始表面上生长的中间III-氮化物层中的生长坑的打开，所述生长坑与初始III-氮化物表面中的表面位错关联；
生长的中间层中的两个或更多个打开的生长坑的相交成为生长坑的聚结；以及
跟随III-氮化物层的横向生长以封闭一些或全部生长坑和生长坑的聚结，其中横向生长至少继续到跟随层具有基本连续的横向范围为止，其中跟随层的位错密度小于初始表面的位错密度，以及其中横向生长从生长坑和生长坑的聚结未被间断的介质掩蔽材料层覆盖的部分成核。
11.根据权利要求10所述的方法，其中用于促进生长坑的打开的生长条件与用于促进生长坑的相交的生长条件相同。
12.根据权利要求11所述的方法，其中用于促进生长坑的打开和相交的生长条件包括950℃以下的温度、100mbar以上的压强或两者兼具。
13.根据权利要求10所述的方法，其中所述一连串生长条件进一步包括促进介质掩蔽材料生长的条件，所述促进介质掩蔽材料生长的条件顺次在用于促进生长坑的打开和相交的条件之后，但顺次在用于促进横向生长的条件之前。
14.根据权利要求10所述的方法，进一步包括重复所述一连串生长条件，无需从生长腔中取出正在形成的III-氮化物层。
15.根据权利要求10所述的方法，其中只要多个生长坑具有5μm以下的横向范围，生长坑的打开和相交就继续。
16.根据权利要求10所述的方法，其中间断的介质掩蔽材料层包括随机分布在生长坑和生长坑的聚结的表面上的氮化硅。
CN200980145505.4A 2008-11-14 2009-11-13 用于提高包括半导体材料的结构的质量的方法 Active CN102301447B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11485508P 2008-11-14 2008-11-14
US61/114,855 2008-11-14
PCT/US2009/064330 WO2010056952A1 (en) 2008-11-14 2009-11-13 Methods for improving the quality of structures comprising semiconductor materials

Publications (2)

Publication Number Publication Date
CN102301447A CN102301447A (zh) 2011-12-28
CN102301447B true CN102301447B (zh) 2014-05-14

Family

ID=41560906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980145505.4A Active CN102301447B (zh) 2008-11-14 2009-11-13 用于提高包括半导体材料的结构的质量的方法

Country Status (6)

Country Link
US (1) US8247314B2 (zh)
EP (1) EP2364504B1 (zh)
JP (1) JP5571679B2 (zh)
KR (1) KR101629733B1 (zh)
CN (1) CN102301447B (zh)
WO (1) WO2010056952A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329565B2 (en) * 2008-11-14 2012-12-11 Soitec Methods for improving the quality of structures comprising semiconductor materials
EP2532022B1 (en) 2010-02-04 2015-05-27 LG Siltron Inc. Method for manufacturing gallium nitride wafer
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
KR20120079393A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
US8148252B1 (en) 2011-03-02 2012-04-03 S.O.I. Tec Silicon On Insulator Technologies Methods of forming III/V semiconductor materials, and semiconductor structures formed using such methods
US9136116B2 (en) * 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
JP6301259B2 (ja) * 2011-11-21 2018-03-28 サン‐ゴバン、クリストー、エ、デテクトゥールＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｒｉｓｔａｕｘ ＆ Ｄｅｔｅｃｔｅｕｒｓ 半導体基板および形成方法
CN102427102A (zh) * 2011-12-06 2012-04-25 西安中为光电科技有限公司 一种防止外延层生长二次位错的方法
JP5881393B2 (ja) * 2011-12-06 2016-03-09 国立大学法人山口大学 窒化物半導体発光素子およびその製造方法
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
KR102122366B1 (ko) * 2013-06-14 2020-06-12 삼성전자주식회사 질화물 반도체 박막 제조방법 및 이를 이용한 질화물 반도체 소자 제조방법
US8947154B1 (en) 2013-10-03 2015-02-03 Avogy, Inc. Method and system for operating gallium nitride electronics
JP5818853B2 (ja) * 2013-10-15 2015-11-18 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
KR102081223B1 (ko) * 2015-11-12 2020-02-25 가부시키가이샤 사무코 Ⅲ족 질화물 반도체 기판의 제조 방법
DE102016103346A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
FR3048547B1 (fr) 2016-03-04 2018-11-09 Saint-Gobain Lumilog Procede de fabrication d'un substrat semi-conducteur
US11427660B2 (en) 2016-08-17 2022-08-30 Formosa Plastics Corporation, Usa Organosilicon compounds as electron donors for olefin polymerization catalysts and methods of making and using same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534332B2 (en) * 2000-04-21 2003-03-18 The Regents Of The University Of California Method of growing GaN films with a low density of structural defects using an interlayer
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP4631214B2 (ja) * 2001-06-05 2011-02-16 ソニー株式会社 窒化物半導体膜の製造方法
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
US7459380B2 (en) * 2006-05-05 2008-12-02 Applied Materials, Inc. Dislocation-specific dielectric mask deposition and lateral epitaxial overgrowth to reduce dislocation density of nitride films
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
US8236593B2 (en) * 2007-05-14 2012-08-07 Soitec Methods for improving the quality of epitaxially-grown semiconductor materials
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
JP4945725B2 (ja) * 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si(111);Zang K.Y. et al;《JOURNAL OF APPLIED PHYSICS》;20070501;第101卷(第9期);093502(1-4) *
Zang K.Y. et al.Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si(111).《JOURNAL OF APPLIED PHYSICS》.2007,第101卷(第9期),093502(1-4).

Also Published As

Publication number Publication date
US8247314B2 (en) 2012-08-21
EP2364504B1 (en) 2019-08-28
EP2364504A1 (en) 2011-09-14
WO2010056952A1 (en) 2010-05-20
KR101629733B1 (ko) 2016-06-21
JP5571679B2 (ja) 2014-08-13
JP2012508686A (ja) 2012-04-12
KR20110086157A (ko) 2011-07-27
CN102301447A (zh) 2011-12-28
US20100124814A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
CN102301447B (zh) 用于提高包括半导体材料的结构的质量的方法
CN101730926B (zh) 改进的外延材料的制造方法
CN101743618B (zh) 外延方法和通过该方法生长的模板
CN101336314B (zh) 低位错密度GaN的生长工艺
JP5461773B2 (ja) ハイドライド気相成長法による平坦で低転位密度のｍ面窒化ガリウムの成長
US6864160B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
CN101138091B (zh) 用于生长平坦半极性氮化镓的技术
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
Honda et al. Growth of (11̄01) GaN on a 7-degree off-oriented (0 0 1) Si substrate by selective MOVPE
JP5531983B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US20110316000A1 (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
EP2302665A1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
US20070015345A1 (en) Lateral growth method for defect reduction of semipolar nitride films
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
Pakuła et al. Reduction of dislocation density in heteroepitaxial GaN: role of SiH4 treatment
JP2003277195A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
CN102308369A (zh) 用于形成半导体材料的外延方法和结构
Matsumoto et al. Reduction of dislocations in GaN on silicon substrate using In situ etching
CN103681795A (zh) Iii族氮化物半导体结构及其制造方法
JP2003124124A (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
Wang et al. Influence of annealing porous templates in an ammonia atmosphere on gallium nitride growth behaviors in hydride vapor phase epitaxy
JP2004153102A (ja) 半導体材料の積層構造とその製造方法
Li et al. Influence of inversion domains on formation of V-shaped pits in GaN films
Ann et al. Study of epitaxial eateral overgrowth of GaN for application in the fabrication of optoelectronic devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant