CN102301445A - 通过蚀刻来制造元件的方法 - Google Patents

通过蚀刻来制造元件的方法 Download PDF

Info

Publication number
CN102301445A
CN102301445A CN2008801327193A CN200880132719A CN102301445A CN 102301445 A CN102301445 A CN 102301445A CN 2008801327193 A CN2008801327193 A CN 2008801327193A CN 200880132719 A CN200880132719 A CN 200880132719A CN 102301445 A CN102301445 A CN 102301445A
Authority
CN
China
Prior art keywords
etching
etching mask
sub area
conducting wire
main region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801327193A
Other languages
English (en)
Other versions
CN102301445B (zh
Inventor
T·科斯凯莱宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Simatelake Investment Co Ltd
Original Assignee
Upmrfid Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Upmrfid Ltd filed Critical Upmrfid Ltd
Publication of CN102301445A publication Critical patent/CN102301445A/zh
Application granted granted Critical
Publication of CN102301445B publication Critical patent/CN102301445B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Details Of Aerials (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

提供一种通过蚀刻来制造元件(1)的方法，该元件包括基片(2)和由基片支持的导电线路结构(3)，该导电线路结构是通过局部蚀刻掉由基片支持的导电涂层(9)而形成的。蚀刻掩模(8)用来控制用蚀刻剂局部除去和保留导电涂层，它包括与在蚀刻期间要保留的导电线路结构相应的至少一个主区域(10)上的阻挡材料。蚀刻掩模还包括至少一个包含阻挡材料的副区域(11，12)，该副区域被布置成离主区域的边缘一定距离(D)。将蚀刻剂加到元件上，直到导电涂层的不受蚀刻掩模的主区域保护的区域以及导电涂层的受蚀刻掩模的副区域保护的区域已基本上被蚀刻剂除去。

Description

通过蚀刻来制造元件的方法
技术领域
本发明涉及通过蚀刻来制造元件的方法，该元件包括基片和由基片支持的导电线路结构，导电线路结构是通过用蚀刻剂局部蚀刻掉由基片支持的导电涂层而形成的，在这种方法中用蚀刻掩模来控制用蚀刻剂局部除去和保留导电涂层。
本发明还涉及用于通过蚀刻来制造元件的蚀刻掩模，该元件包括基片和由基片支持的导电线路结构，导电线路结构是通过用蚀刻剂局部蚀刻掉由基片支持的导电涂层而形成的，蚀刻掩模确定该元件的导电线路结构。
本发明还涉及包括基片和由基片支持的导电线路结构的元件。
背景技术
通常，在蚀刻印刷电路板或其他相应电子元件或产品中，蚀刻工艺的偏差可能导致在相继蚀刻成的同样的蚀刻电路之间电路的电特性有显著的偏差。特别是在蚀刻诸如天线结构之类的高频结构时就是这样。例如，在蚀刻射频标识(RFID)标签的天线中，蚀刻中的工艺偏差可以导致所蚀刻的通常由铜或铝制成的天线的频率特性的偏差。在天线中或在某些其他特别是高频导体中，特别是在弯曲或拐角区域中的边缘的形状和平滑度以及导体的厚度和宽度的平滑度可能对导体的频率或调谐特性具有大范围的影响。例如，在像要附着在百货公司出售的物品上的RFID标签那样的产品中不允许频率或调谐特性有大范围的偏差，这是因为必须以非常准确规定的频率才能读取存储在标签内的信息。因此，为了避免读取存储在RFID标签内的信息失败或性能降低，标签内天线的频率特性基本上不可以变化。
JP公布61251035揭示了一种在晶片蚀刻工艺中的装置。这种装置包括样本电极和被置于样本电极上面的要蚀刻的晶片。这种装置还包括与晶片分开的蚀刻剂消耗材料，布置在样本电极上面，要蚀刻的晶片的周边之外。蚀刻剂消耗材料的用途是通过蚀刻剂消耗材料的作用使蚀刻剂在晶片表面的馈给率更为稳定，以便提高要蚀刻的晶片的表面上的蚀刻率的均匀性，从而试图提高晶片蚀刻工艺的再现性。然而，这样一种装置不足以保证在蚀刻具有包含大量较小的重要细节的复杂图案的物件中有良好的再现性。
发明内容
本发明的一个目的是为蚀刻包括电路的元件提供一种新型的解决方案。
按照本发明的方法的特征在于：蚀刻掩模包括与在蚀刻期间要保留的导电线路结构相应的至少一个主区域上的阻挡材料，此外蚀刻掩模还包括至少一个包含阻挡材料的副区域，副区域被布置成离主区域的边缘一定距离；以及将蚀刻剂加到元件上，直到导电涂层的不受蚀刻掩模的主区域保护的区域以及导电涂层的受蚀刻掩模的副区域保护的区域已基本上被蚀刻剂除去。
按照本发明的蚀刻掩模的特征在于：蚀刻掩模包括与在蚀刻期间要保留的导电线路结构相应的至少一个主区域上的阻挡材料，此外蚀刻掩模还包括至少一个包含阻挡材料的副区域，副区域被布置成离主区域的边缘一定距离。
按照本发明的元件的特征为：导电线路结构是按照权利要求1至6中任一项制造的。
在制造包括基片和由基片支持的导电线路结构的元件的方法中，导电线路结构是通过用蚀刻剂局部蚀刻掉由基片支持的导电涂层而形成的。此外，蚀刻掩模被用来控制用蚀刻剂局部除去和保留导电涂层，蚀刻掩模包括与在蚀刻期间要保留的导电线路结构相应的至少一个主区域上的阻挡材料。蚀刻掩模还包括至少一个包含阻挡材料的副区域，副区域被布置成离主区域的边缘一定距离。此外，将蚀刻剂加到元件上，直到导电涂层的不受蚀刻掩模的主区域保护的区域以及导电涂层的受蚀刻掩模的副区域保护的区域已基本上被蚀刻剂除去。
通过使用包括至少一个包含阻挡材料的副区域的蚀刻掩模，而副区域被布置成离与在蚀刻期间要保留的导电线路结构相应的主区域一定距离，就可以紧挨着要保留的导电线路结构提供临时的支持和/或稳定区域，该临时的支持和/或稳定区域使蚀刻剂液体对要保留的导电线路结构的作用稳定。
按照一个实施例，蚀刻掩模包括包含阻挡材料的至少一个第一副区域和至少一个第二副区域，第一副区域和第二副区域至少部分围着主区域，离主区域的边缘一定距离，第二副区域相对于第一副区域基本上在沿基片表面方向的同一平面内在主区域的相对侧围着主区域。
通过使用至少部分或基本上完全围着蚀刻掩模的与在蚀刻期间要保留的导电线路结构相应的主区域的几个副区域，就可以控制蚀刻剂对在蚀刻期间要保留的导电线路结构的两侧的作用。
按照本发明的第二实施例，要制造的元件被布置成形成射频标识标签的一部分，而导电线路结构被布置成与射频标识标签的天线相应。
使用副区域来在导电线路结构的蚀刻期间提供支持和/或稳定区域在蚀刻要用于射频标识标签的天线中是非常有益的，这是因为特别是在高频应用中天线的边缘的平滑度可能对天线的频率或调谐特性具有大范围的影响。
附图说明
下面将参照附图通过优选实施例对本发明进行更详细说明，在这些附图中：
图1为包括导电线路结构的元件的示意俯视图；
图2为图1所示元件在元件制造期间某个阶段的示意俯视图；
图3为图2所示的未完工元件的截面的示意侧视图；
图4为在制造图1至3所示的元件中所用的第二蚀刻掩模的示意俯视图；
图5为在制造元件中可以使用的另一个蚀刻掩模的示意俯视图；以及
图6为可能的第二导电线路结构的示意俯视图。
具体实施方式
图1示意性地示出了元件1的俯视图。元件1包括基片2和导电线路结构3。元件1可以形成可用于许多不同类型的应用的射频标识标签的一部分。例如可以将RFID标签附着于百货公司所出售的不同类型的物品上，用以存储与RFID标签所附着到的物品有关的特定信息。在制造RFID标签中使用元件1时，导电线路结构2要被制造以起标签的天线的作用。此后，以虚线框示意性示出的集成电路4或芯片4被布置成与该天线相连接，以便存储与RFID标签所附着到的物品有关的特定信息。然后，将还包括集成电路4的元件1附着到压敏胶即粘结标签5或某种其他类型的附着件上，从而提供易于附着到例如百货公司要出售的物品上的完工RFID标签6。在图1中，粘结标签5示意性地以围着元件1的虚线框示出。除了图1所示的这些基本件之外，RFID标签还可能含有层叠或以其它方式附着到该结构上的其他层。
在RFID标签内，形成天线的导电线路结构提供了在标签与读取存储在标签内的信息的设备或发送要存储在标签内的信息的设备之间传送信息的装置。RFID标签可以是无源、半无源或有源的，这取决于标签怎样得到供电，还取决于有多少集成电路智能添加给标签。无源RFID标签没有任何它自己的单独电源，而由外部读取设备产生的询问电磁场供电。有源RFID标签可以具有电池电源，从而能自己发送信号。各种不同类型的RFID标签处于这两种极端的情况之间。
RFID标签的基本结构和工作原理对于本领域技术人员来说通常都是已知的，因此在本文中就不再对这些进行进一步的讨论。对于本解决方案，讨论特别集中在通过蚀刻产生RFID标签的高性能天线上，但显然这种解决方案也可以用于蚀刻其他导电线路结构。
与通过蚀刻来制造像RFID标签内的天线那样的电路有关的问题是蚀刻工艺的偏差将导致电路的电特性的偏差。特别是在弯曲区域和拐角处的边缘的形状和平滑度以及天线导体的厚度和宽度的平滑度可能对天线的频率或调谐特性具有大范围的影响。然而，天线的频率或调谐特性的大范围偏差是不允许的，这是因为读取存储在标签内的信息必须用非常准确规定的频率才能完成。因此，需要使电路的电特性只有小偏差的制造方法，以使这样的天线的性能达到最好。应注意的是，通常在RFID电路中特别是在无源标签中产生的电流和电压电平非常小，即使天线的电性能的较小的缺陷也会导致读取距离或准确度显著降低。
图2示意性地示出了图1所示的元件1处在作为元件1的导电线路结构的天线7的制造阶段的俯视图。图3示意性地示出了图2所示的元件1的截面的侧视图。图4示意性地示出了可在制造元件1中使用的蚀刻掩模8。
元件1包括基片2和天线7，该天线是元件1的导电线路结构。基片2通常用诸如PET之类的塑料材料制造。在蚀刻天线的开始阶段，在基片2上面有一层导电涂层，因此基片2支持着导电涂层。这个导电涂层通常是某种金属涂层，典型的是铜或铝涂层，它形成了天线的坯件或预型件，可以由该坯件通过蚀刻掉部分导电涂层制成天线7。在蚀刻天线7前导电涂层的轮廓线在图2中示为以标号9标记的虚线。
在开始蚀刻天线7时，将图4所示的蚀刻掩模8布置在包括导电涂层9的基片2上面。蚀刻掩模8包括蚀刻掩模8的主区域10上的蚀刻掩模材料或阻挡材料，主区域10的形状与在蚀刻后要保留的天线7的形状相应。蚀刻掩模8还包括围着主区域10的第一副区域11上的阻挡材料。第一副区域11具有线条形状，按照主区域10的外缘，离主区域10一定距离。蚀刻掩模8还包括在主区域10的内侧围着主区域10的第二副区域12上的阻挡材料。第二副区域12具有线条形状，按照主区域10的内缘的形状，离主区域10一定距离。
通常，将蚀刻掩模8布置在基片2上面，使得在第一阶段整个基片都被掩模材料或抗蚀材料涂敷。然后，用掩模图案对掩模材料曝光，再根据所使用的是正或负的光阻掩模材料，用蚀刻剂除去掩模材料的已曝光或未曝光的部分。在蚀刻天线中，通常使用的是负的光阻掩模材料。本领域技术人员通常还知道将蚀刻掩模8布置在基片2上面的其他类型的一些方式，诸如使用不同类型的抗蚀刻剂的保护材料例如涂料，但是以上所说明的基于光刻法的方法在蚀刻精细的图案或线路结构中是最常用的。
在将图4所示的蚀刻掩模8布置到包括有着导电涂层9的基片2的元件1上面后，将蚀刻剂加到元件1上。蚀刻剂除去导电涂层的不受蚀刻掩模8的在主区域10和副区域11和12内的阻挡材料保护的那些部分。因此，在某个蚀刻点，元件1包括与天线7相应的导电线路结构。类似地，在某个蚀刻点，元件1还包括围着天线7离天线7的外缘一定距离按照天线7的外缘的形状的线条13和离天线7的内缘一定距离按照天线7的内缘的形状的线条14。线条13和14是由于蚀刻掩模8的第一副区域11和第二副区域12的保护作用而造成的。因此，蚀刻剂从元件1上除去了导电涂层9的其他部分。
在实践中，蚀刻效应也至少在某种程度上侧向作用到阻挡材料下。在进一步继续蚀刻时，蚀刻剂将还继续除去在与蚀刻掩模8的主区域10和副区域11和12相应的阻挡材料下的导电涂层9，因此在某个进一步蚀刻阶段，在与蚀刻掩模8的副区域11和12相应的阻挡材料下的线条13和14基本上完全被蚀刻掉，在这个阶段就可以停止蚀刻工艺。
利用在蚀刻掩模8内的副区域11和12，可以紧挨着要制造的天线结构7形成临时线条13和14。这些临时线条13和14形成用于蚀刻天线7的临时的支持和/或稳定线条或结构。这些支持线条13和14的作用对于蚀刻天线7是非常正面的。支持线条13和14为蚀刻剂提供了一个临时和局部化的支持和/或稳定环境，使得对要蚀刻的天线7的蚀刻作用比在没有这样的支持线条的情况更为稳定。这样做的优点是，在要蚀刻的元件之间保持天线的结构一致，在弯曲区域或拐角处也提供了天线边缘的适当形状和平滑特性，还提供了天线导体的适当的平滑度和厚度和宽度，天线因此提供了稳定的天线频率和调谐特性。天线的电性能在一批蚀刻的各个天线之间以及在各批之间的偏差显著地得到消除。
由于这些临时支持线条狭窄，而蚀刻剂具有某些侧向蚀刻作用，这导致可以从元件1除去适当设计的临时支持线条13和14。金属层的厚度，即要蚀刻掉的导电涂层的厚度，限定了蚀刻剂可以起作用的侧向区域。采用临时支持线条13和14的适当选择的宽度结合足够长的蚀刻时间，即使是蚀刻掩模8的阻挡材料的保护层使这些线条免受被从顶面蚀刻，临时支持线条也将被蚀刻剂侧向蚀刻掉。
取决于导电涂层的制造材料、天线的形状或结构以及所使用的蚀刻工艺，临时支持线条13和14的宽度可以有所不同。例如，对于铝和特定天线结构，天线7的边缘与支持线条之间的距离D可以在50至70微米之间，而支持线条的宽度W可以在80至250微米之间。然而，取决于天线结构和所用的蚀刻工艺，所给出的这些值可以显著不同。导电涂层的厚度也取决于导电涂层的材料而有所不同，但是在所讨论的是铝或铜时，导电涂层的典型厚度在几微米至几十微米之间。
在图4中，蚀刻掩模8包括一个第一副区域11和一个第二副区域12，这两个区域基本上在天线7的与它们相应的侧包围了天线7的边缘的全长。然而，也可以是有几个第一副区域11和几个第二副区域12，布置成离蚀刻掩模8的主区域10的边缘一定距离。图5示意性地示出了这种蚀刻掩模，其中有几个第一副区域11和几个第二副区域12，只是布置在要蚀刻的天线结构的弯曲区域或拐角处，因为特别是在弯曲和拐角区域内的天线的边缘的形状和平滑度对天线结构的频率或调谐特性可能具有最大范围的影响，而直的部分对频率和调谐特性具有不太关键的影响。
此外，在紧挨着蚀刻掩模8的主区域设置的只有蚀刻掩模8的一个副区域的情况下，这种类型的实施方式也是可行的，这个副区域相对于要蚀刻的天线结构位于在考虑要蚀刻的天线的频率和调谐特性时最为关键之处。
图6示出了可以用所给出的解决方案实现的天线结构7的第二实施例。图6示出了在制造阶段的天线结构，其中仍可看到支持线条。天线7的形状或结构较为复杂，包括较多的拐角或弯曲区域。在这种天线结构的情况下，在必须获得良好的天线结构的频率和调谐特性时，使用这种解决方案是非常有益的。
图1至6所示出的只是一个蚀刻掩模8和只是一个完工或未完工的元件1。然而，蚀刻工艺通常用来同时制造几个元件1，在这种情况下，可以将元件1的几个预型件布置在一些提供处理的板上，逐板处理元件1的预型件。也可以将元件的这些预型件布置在一个输送带上，从而连续地处理从一个滚筒运行到另一个滚筒的输送带。
通常将用作蚀刻剂的液体喷涂到导电涂层和抗蚀刻掩模的表面上。蚀刻所用的时间例如可以是30秒左右，而在蚀刻工艺期间要蚀刻的对象通常通过蚀刻设备。蚀刻工艺的最后阶段通常是清洗经蚀刻的表面。在制造工艺中，也可以通过中断将蚀刻剂加到元件上中断蚀刻，并检验支持线条13和14是否已被蚀刻掉，即检验在一个或多个副区域11和12下是否存在导电涂层。在支持线条13和14仍存在的情况下，意味着在一个或多个副区域下仍有导电涂层，可以通过继续将蚀刻剂加到元件上继续进行蚀刻。这就意味着，可以根据支持线条或结构是否存在的情况控制用于蚀刻的处理时间，并且可以用支持线条作为蚀刻工艺的进度的指示。
本领域技术人员显而易见，随着技术的进步，本发明的构思可以用多种方式实现。本发明和它的实施方式并不局限于上面所说明的这些例子，而可以在权利要求书的范围内改变。

Claims (12)

1.一种通过蚀刻来制造元件(1)的方法，元件(1)包括基片(2)和由基片(2)支持的导电线路结构(3)，导电线路结构(3)是通过用蚀刻剂局部蚀刻掉由基片(2)支持的导电涂层(9)而形成的，在所述方法中用蚀刻掩模(8)来控制用蚀刻剂局部除去和保留导电涂层(9)，
所述方法的特征在于：
蚀刻掩模(8)包括与在蚀刻期间要保留的导电线路结构(3)相应的至少一个主区域(10)上的阻挡材料，此外蚀刻掩模(8)还包括至少一个包含阻挡材料的副区域(11，12)，副区域(11，12)被布置成离主区域(10)的边缘一定距离(D)；以及
将蚀刻剂加到元件(1)上，直到导电涂层(9)的不受蚀刻掩模(8)的主区域(10)保护的区域以及导电涂层(9)的受蚀刻掩模的副区域(11，12)保护的区域已基本上被蚀刻剂除去。
2.按照权利要求1所述的方法，其特征在于：导电涂层(9)的与蚀刻掩模(8)的包含阻挡材料的副区域(11，12)相应的区域为了导电线路结构(3)的蚀刻提供支持和/或稳定结构，使得在导电线路结构(3)的蚀刻完成以前蚀刻剂基本上除去与蚀刻掩模(8)的副区域(11，12)相应的导电涂层。
3.按照权利要求1或2所述的方法，其特征在于：导电涂层(9)的与蚀刻掩模(8)的包含阻挡材料的副区域(11，12)相应的区域是呈现为与相应于导电线路结构(3)的导体结构的主区域(10)平行延伸的线条(13，14)的区域。
4.按照以上权利要求中任一项所述的方法，其特征在于：
蚀刻掩模(8)包括与在蚀刻期间要保留的导电线路结构(3)相应的至少一个主区域(10)上的阻挡材料，此外，蚀刻掩模(8)还包括包含阻挡材料的至少一个第一副区域(11)和至少一个第二副区域(12)，第一副区域(11)和第二副区域(12)至少部分围着主区域(10)，离主区域(10)的边缘一定距离(D)，第二副区域(12)相对于第一副区域(11)基本上在沿基片(2)表面方向的同一平面内在主区域(10)的相对侧围着主区域(10)；以及
将蚀刻剂加到元件(1)上，直到导电涂层(9)的不受蚀刻掩模(8)的主区域(10)保护的区域以及导电涂层(9)的受蚀刻掩模(8)的第一副区域(11)和第二副区域(12)保护的区域已基本上被蚀刻剂除去。
5.按照以上权利要求中任一项所述的方法，其特征在于：
中断将蚀刻剂加到元件(1)上；
检验在一个或多个副区域(11，12)下是否存在导电涂层(9)；以及
在一个或多个副区域(11，12)下仍剩有导电涂层(9)的情况下，继续将蚀刻剂加到元件(1)上。
6.按照以上权利要求中任一项所述的方法，其特征在于：
元件(1)被布置成形成射频标识标签(6)的一部分；以及
导电线路结构(3)被布置成与射频标识标签(6)的天线(7)相应。
7.一种用于通过蚀刻来制造元件(1)的蚀刻掩模(8)，元件(1)包括基片(2)和由基片(2)支持的导电线路结构(3)，导电线路结构(3)是通过用蚀刻剂局部蚀刻掉由基片(2)支持的导电涂层(9)而形成的，蚀刻掩模(8)确定该元件(1)的导电线路结构(3)，
所述蚀刻掩模(8)的特征在于：
蚀刻掩模(8)包括与在蚀刻期间要保留的导电线路结构(3)相应的至少一个主区域(10)上的阻挡材料，此外蚀刻掩模(8)还包括至少一个包含阻挡材料的副区域(11，12)，副区域(11，12)被布置成离主区域(10)的边缘一定距离(D)。
8.按照权利要求7所述的蚀刻掩模，其特征在于：蚀刻掩模(8)的包含阻挡材料的副区域(11，12)被布置成为了导电线路结构(3)的蚀刻，从导电涂层(3)的相应部分提供支持和/或稳定结构，直到完成导电线路结构(3)的蚀刻。
9.按照权利要求7或8所述的蚀刻掩模，其特征在于：蚀刻掩模(8)的包含阻挡材料的副区域(11，12)是呈现为与相应于导电线路结构(3)的导体的主区域(10)平行延伸的线条(13，14)的区域。
10.按照权利要求7-9中任一项所述的蚀刻掩模，其特征在于：蚀刻掩模(8)包括与在蚀刻期间要保留的导电线路结构(3)相应的至少一个主区域(10)上的阻挡材料，蚀刻掩模(8)还包括包含阻挡材料的至少一个第一副区域(11)和至少一个第二副区域(12)，第一副区域(11)和第二副区域(12)至少部分围着主区域(10)，离主区域(10)的边缘一定距离(D)，第二副区域(12)相对于第一副区域(11)基本上在沿基片(2)表面方向的同一平面内在主区域(10)的相对侧围着主区域(10)。
11.一种元件(1)，包括基片(2)和由基片(2)支持的导电线路结构(3)，其特征在于：导电线路结构(3)是按照权利要求1至6中任一项所述的方法制造的。
12.按照权利要求11所述的元件，其特征在于：元件(1)被布置成形成射频标识标签(6)的一部分；以及导电线路结构(3)被布置成与射频标识标签(6)的天线(7)相应。
CN200880132719.3A 2008-12-15 2008-12-15 通过蚀刻来制造元件的方法 Expired - Fee Related CN102301445B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FI2008/050741 WO2010070186A1 (en) 2008-12-15 2008-12-15 Method for manufacturing a component by etching

Publications (2)

Publication Number Publication Date
CN102301445A true CN102301445A (zh) 2011-12-28
CN102301445B CN102301445B (zh) 2014-06-04

Family

ID=42268357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880132719.3A Expired - Fee Related CN102301445B (zh) 2008-12-15 2008-12-15 通过蚀刻来制造元件的方法

Country Status (4)

Country Link
US (1) US8448874B2 (zh)
KR (1) KR101555232B1 (zh)
CN (1) CN102301445B (zh)
WO (1) WO2010070186A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110764032A (zh) * 2019-11-14 2020-02-07 中国原子能科学研究院 用于光泵磁力仪的射频薄膜
CN110781995A (zh) * 2019-10-30 2020-02-11 浙江悦和科技有限公司 反应器皿的制造方法及反应器皿
CN116273760A (zh) * 2022-09-07 2023-06-23 中国飞机强度研究所 一种导电传感器涂布方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2980656B1 (en) 2010-06-11 2020-10-14 Ricoh Company, Ltd. Information storage device, removable device, developer container,and image forming apparatus
US8950681B2 (en) 2011-11-07 2015-02-10 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD691610S1 (en) 2011-11-07 2013-10-15 Blackberry Limited Device smart card
USD786222S1 (en) * 2016-05-26 2017-05-09 Avery Dennison Retail Information Services, Llc Antenna design
KR20180072034A (ko) 2016-12-20 2018-06-29 단국대학교 산학협력단 계단실과 본 건물의 사이를 활용한 감쇠시스템
USD840983S1 (en) * 2017-10-20 2019-02-19 Avery Dennison Retail Information Services, Llc RFID inlay
USD840380S1 (en) * 2017-12-06 2019-02-12 Avery Dennison Retail Information Services, Llc RFID inlay
US10970613B1 (en) 2019-09-18 2021-04-06 Sensormatic Electronics, LLC Systems and methods for providing tags adapted to be incorporated with or in items
US11443160B2 (en) 2019-09-18 2022-09-13 Sensormatic Electronics, LLC Systems and methods for laser tuning and attaching RFID tags to products
US11055588B2 (en) 2019-11-27 2021-07-06 Sensormatic Electronics, LLC Flexible water-resistant sensor tag
US11755874B2 (en) 2021-03-03 2023-09-12 Sensormatic Electronics, LLC Methods and systems for heat applied sensor tag
US11869324B2 (en) 2021-12-23 2024-01-09 Sensormatic Electronics, LLC Securing a security tag into an article

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459981A (ja) * 1990-06-27 1992-02-26 Hitachi Cable Ltd エッチング用マスクパターン及び配線パターンの製造方法
CN1734478A (zh) * 2004-08-13 2006-02-15 富士通株式会社 射频标识标签及其制造方法
US20070200782A1 (en) * 2006-02-24 2007-08-30 Kosuke Hayama Antenna and RFID tag
US20070200708A1 (en) * 2006-02-24 2007-08-30 Kosuke Hayama Loop antenna and RFID tag

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251035A (ja) 1985-04-29 1986-11-08 Mitsubishi Electric Corp 半導体製造装置
JPS63236319A (ja) 1987-03-24 1988-10-03 Nec Corp 半導体装置の製造方法
CA2338522C (en) * 1998-08-14 2009-04-07 3M Innovative Properties Company Radio frequency identification systems applications
ES2198938T3 (es) * 1998-08-14 2004-02-01 3M Innovative Properties Company Aplicacion para un sistema de identificacion de radiofrecuencia.
US7120987B2 (en) * 2003-08-05 2006-10-17 Avery Dennison Corporation Method of making RFID device
JP2005157022A (ja) 2003-11-27 2005-06-16 Elpida Memory Inc 補助パターン付きマスクの製造方法
JP4787572B2 (ja) * 2005-08-25 2011-10-05 株式会社日立製作所 無線ｉｃタグ、及び無線ｉｃタグの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0459981A (ja) * 1990-06-27 1992-02-26 Hitachi Cable Ltd エッチング用マスクパターン及び配線パターンの製造方法
CN1734478A (zh) * 2004-08-13 2006-02-15 富士通株式会社 射频标识标签及其制造方法
US20070200782A1 (en) * 2006-02-24 2007-08-30 Kosuke Hayama Antenna and RFID tag
US20070200708A1 (en) * 2006-02-24 2007-08-30 Kosuke Hayama Loop antenna and RFID tag

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110781995A (zh) * 2019-10-30 2020-02-11 浙江悦和科技有限公司 反应器皿的制造方法及反应器皿
CN110764032A (zh) * 2019-11-14 2020-02-07 中国原子能科学研究院 用于光泵磁力仪的射频薄膜
CN116273760A (zh) * 2022-09-07 2023-06-23 中国飞机强度研究所 一种导电传感器涂布方法
CN116273760B (zh) * 2022-09-07 2024-02-23 中国飞机强度研究所 一种导电传感器涂布方法

Also Published As

Publication number Publication date
US20110253794A1 (en) 2011-10-20
US8448874B2 (en) 2013-05-28
KR20120002520A (ko) 2012-01-05
WO2010070186A1 (en) 2010-06-24
KR101555232B1 (ko) 2015-09-23
CN102301445B (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN102301445B (zh) 通过蚀刻来制造元件的方法
CN108321513A (zh) 高频电子装置
JP4553906B2 (ja) しるしとｅａｓまたはｒｆｉｄセキュリティ回路とを有する一連の品物を形成する方法
US20030218072A1 (en) Method for the manufacture of a smart label, and a smart label
US20160091557A1 (en) Printed board with wiring pattern for detecting deterioration, and manufacturing method of the same
US8375563B2 (en) Method for making an assembly of chips by means of radiofrequency transmission-reception means mechanically connected by a ribbon
CN102938086A (zh) 一种耐高温抗酸碱柔性电子标签及其制造工艺
US20070241966A1 (en) Conductive antenna structure and method for making the same
WO2012014005A1 (en) Rfid tag and method for manufacturing such a rfid tag
KR20070111622A (ko) 알루미늄 금속판의 에칭방법
Ramade et al. Thin film HF RFID tag deposited on paper by thermal evaporation
JP4319726B2 (ja) 非接触型ｉｃカードの製造方法
KR101644493B1 (ko) 에칭에 의한 안테나 부품의 제조 방법, 안테나 부품 및 에칭에 의해 안테나 부품을 제조하기 위한 에칭 마스크
US20120204420A1 (en) Method for manufacturing wiring board
US9224086B2 (en) Method for contacting a chip
US10440779B2 (en) Process for the production of flexible resistances
KR20210153233A (ko) 알루미늄 금속판의 에칭방법
JP2011023548A (ja) グラビア版胴、並びに、これを用いたエッチングレジストの印刷方法及びプリント配線基板の製造方法
CN101393845A (zh) 基板辨识码的制作方法
CN102938088A (zh) 一种耐水洗柔性电子标签及其制造工艺
JP4893947B2 (ja) 半導体装置用テープキャリアの製造方法
TWI703906B (zh) 減少印刷電路板乾膜殘留的方法
JP4894246B2 (ja) Ｉｃタグ用基材シート
CN118231133A (zh) 一种超薄智能卡线圈排版及加工方法
US6555444B1 (en) Device and method for core buildup using a separator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SMARTRAC IP B.V.

Free format text: FORMER OWNER: UPM RFID OY

Effective date: 20130122

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130122

Address after: Amsterdam

Applicant after: Smartrac IP BV

Address before: Finland peel Cara

Applicant before: UPM RFID Ltd

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170503

Address after: Amsterdam

Patentee after: Simatelake Investment Co. Ltd.

Address before: Amsterdam

Patentee before: Smartrac IP BV

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140604

Termination date: 20171215