CN102289531A - 预测半导体可靠度的方法与装置以及半导体测试系统 - Google Patents
预测半导体可靠度的方法与装置以及半导体测试系统 Download PDFInfo
- Publication number
- CN102289531A CN102289531A CN2010105633712A CN201010563371A CN102289531A CN 102289531 A CN102289531 A CN 102289531A CN 2010105633712 A CN2010105633712 A CN 2010105633712A CN 201010563371 A CN201010563371 A CN 201010563371A CN 102289531 A CN102289531 A CN 102289531A
- Authority
- CN
- China
- Prior art keywords
- deterioration
- semiconductor
- slope value
- semiconductor device
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2648—Characterising semiconductor materials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/04—Ageing analysis or optimisation against ageing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/10—Noise analysis or noise optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供预测半导体可靠度的方法与装置以及半导体测试系统。在一实施例中,预测半导体可靠度的方法包括接收半导体装置的劣化参数输入,以及根据此劣化参数输入并利用劣化方程式决定在经过一小段时间后劣化的多个偏压依存斜率值。此多个斜率值包括经过时间后劣化的至少两个不同斜率值。此系统累加上述多个斜率值并且预估经过一长段时间后的此累加的斜率值以决定半导体装置的应力效应。本发明的预测比先前的系统更准确。
Description
技术领域
本披露涉及一种模拟系统,尤其涉及一种预测半导体可靠度的方法与装置以及半导体测试系统。
背景技术
半导体集成电路(IC)产业经历快速的成长。集成电路材料和设计中的技术进步导致不同代的集成电路,其中每一代具有比前一代更小且更复杂的电路。尽管如此,这些进步增加集成电路加工和制造的复杂度,并且对这些要实现的进步而言,也需要集成电路加工和制造的类似开发。在集成电路演化的过程中,当几何尺寸(工艺所能制造的最小元件或线)减小时通常功能密度(单位晶片面积内互连装置的数目)会增加。尺寸缩小化的工艺通常借由增加生产效率和降低相关成本提供优势。尺寸缩小化也导致相对高的功率消耗值,而高功率消耗可借由使用如互补金属氧化物半导体(CMOS)的低功率消耗装置解决。
据通常了解,如N型金属氧化物半导体或P型金属氧化物半导体晶体管的电路装置会随着使用时间而劣化。举一劣化的例子而言,装置随着使用时间可能增加漏电和/或减少迁移率。这样的问题会随着装置尺寸进一步缩小而加乘。为了决定装置的使用寿命,设计者通常会使用装置模型模拟器,例如为人所熟知的SPICE电脑模拟系统用以输入装置的各种参数。在跑完建议装置的模拟之后,设计者可以利用模拟输出的信息并且修改参数以改进装置需要改进的部分。
传统模拟系统假设可用年龄系数(age factor)反映劣化指数。电路装置的年龄大致上为应力时间的线性函数。装置的模拟年龄(ΔAge)在电路操作期间增加。年龄期限通常从年龄的直接积分计算。举例而言,传统年龄计算可为以下所示:
D=(Age)n,Age=Age(t),n=const
Dnew=(Agenew)n
其中D为装置的劣化,且此传统系统假设D对时间具有固定斜率(n)。因此,系统外推dt(tran_time)至T以预测装置的应力效应。有鉴于年龄为应力时间的线性函数,在指定的长应力时间后的估计年龄可由直接线性外推法获得。换句话说,现代的模拟系统利用年龄常数(常数n)和外推一数值以预测被模拟的装置上的应力效应。就此点而论,n被假设为固定的且与装置的偏压条件无关。因此,此类型的系统错误模拟电路装置老化的偏压依存情况。
所以,希望能有一种电路装置可靠度模拟系统设法处理上述讨论的一个或多个重要议题,借由改进过的系统预测装置可靠度。
发明内容
为了解决现有技术的问题,本披露提供预测半导体可靠度的系统。在一实施例中,预测半导体可靠度的方法包括接收半导体装置的劣化参数输入以及根据此劣化参数输入并利用劣化方程式决定在经过一小段时间后劣化的多个偏压依存斜率值。此多个斜率值包括经过时间后劣化的至少两个不同斜率值。此系统累加上述多个斜率值并且预估经过一长段时间后的此累加的斜率值以决定半导体装置的应力效应。
一种装置,此装置包括以电脑程序编码的一电脑可读取媒体,当此电脑程序运行时,执行的步骤包括:接收一劣化参数输入,此劣化参数输入有关一半导体装置的一阈值电压偏压;利用一劣化方程式,根据此劣化参数输入决定在经过一小段时间后劣化的多个偏压依存的斜率值,其中此多个斜率值包括经过时间后劣化的至少两个不同斜率值;累加此多个斜率值;以及预估经过一长段时间后的此累加的斜率值以决定此半导体装置的应力效应。
一种半导体测试系统,此半导体预测系统预测经过时间后的半导体可靠度,此半导体预测系统包括一个或多个子系统,此一个或多个子系统包括:接收一半导体装置的一劣化参数输入至一模拟计算装置,其中此劣化参数考虑一初始劣化参数以及随后的劣化参数;利用一劣化方程式以根据此劣化参数输入决定在经过一小段时间后劣化的多个偏压依存的斜率值,其中此多个斜率值包括经过时间后劣化的至少两个不同斜率值;累加此多个斜率值;以及预估经过一长段时间后的此累加的斜率值以决定此半导体装置的应力效应。
本发明的预测比先前的系统更准确。
附图说明
图1所示为根据本披露决定ΔD积分(短时间劣化的装置参数斜率)的方法的一实施例的流程图,用来模拟随着时间的半导体装置劣化;
图2所示为根据图1的方法使用劣化方程式的一对图形的一实施例;
图3所示为根据图1的方法表现区段(Δti)内分开的变迁时间(tran_time)的图形的一实施例;
图4所示为根据图1的方法累加ΔD的方法的一实施例的流程图;
图5所示为根据本披露决定D-projection(长时间应力效应的装置参数)的方法的一实施例的流程图,用来模拟随着时间的半导体装置劣化;
图6所示为根据图5的方法表现D-projection的一对图形的一实施例;
图7所示为根据图5的方法表现一估计的Deef的图形的一实施例;
图8所示为根据图5的方法表现推导劣化预测的一对图形;
图9所示为根据图5的方法表现Deef,ab和Deef,bc的一对图形的一实施例。
具体实施方式
本披露的各方面能借由下列详细叙述与相对应的图示更加了解。须强调的是,依照工业标准作法,各种不同的特征未按照比例绘制。事实上,各种不同特征的尺寸可任意增加或减少以便于讨论的明确。
须了解的是,下列披露提供很多不同的实施例或例子以实施发明的不同特征。组成成分和安排的特定例子在下列叙述以简化本披露。这些例子当然只是举例,并且不应被限制。
电路装置,例如场效应晶体管(FETs)、NMOS或PMOS晶体管以及类似装置,会随着使用时间而劣化。举一劣化的例子而言,装置随着使用可能增加漏电和/或减少迁移率。为了决定设计的装置的使用寿命,设计者通常会使用装置模型模拟器,例如SPICE电脑模拟系统。使用者输入装置的各种参数并且让模拟系统执行一系列与设计准则和提供的参数有关的计算。在跑完建议的装置的模拟之后,设计者可以利用模拟输出的信息并且修改参数以改进装置需要改进的部分。因此,须了解本披露的实施例可被执行为在电脑硬件中存储并处理的软件指令。举例而言,指令可存储于电脑可读取媒体。
传统模拟系统假设可用年龄系数(age factor)反映劣化指数。由于装置的年龄大致上为应力时间的线性函数,不同偏压下电路操作期间的年龄增加(ΔAge)可从年龄的直接积分获得。因为年龄为应力时间的线性函数,在指定的长应力时间后的估计年龄可由直接线性外推法获得。换句话说,现代的模拟系统利用年龄常数(例如固定斜率)和外推一数值以预测被模拟的装置上的应力效应。就此点而论,此斜率(例如n)被假设为固定的且与装置的偏压条件无关。因此,此类型的系统错误模拟电路装置老化的偏压依存情况。
因此本披露的系统和方法提供更整体的方法以预测装置可靠度。在本披露的实施例中,n与非固定且与装置偏压依存的一斜率(上升/运算)或许多斜率有关。使用本文提供的新装置劣化(D)积分和D预测演算法可能获得被模拟的装置的更概括性的老化行为,其中V(t)与偏压波形和tran_time有关。这尤其是当装置斜率n和装置的相关性为偏压依存的情况。换句话说,利用本文提供的此D预测演算法,装置的预测劣化比传统模拟模型更为精确。
在半导体装置中,不同应力情况提供装置的不同劣化。因此,本披露的实施例在电路操作期间避免年龄系数积分的假设,而是利用演算法(例如ΔDi=ΔDi(g,Vi,Δti),如下列更详细叙述)直接累加电性参数的劣化(D)。应用分段演算法以计算有效斜率(neff)并且可以因此避免劣化的传统线性外推法预测。就此点而论,本披露计算电路装置可靠度是借由提供系统(1)执行ΔD积分过程以及(2)利用ΔD积分过程中获得的数据以执行D-projection过程。
从这些系统计算而来的数据准备形成装置劣化对时间的劣化线的分段斜率以用来外推装置劣化/可靠度。ΔD积分过程决定劣化图表上许多点的斜率且D-projection过程决定哪些点最适合用来外推预测的装置劣化。应了解的是,此种类型的预测比先前的系统更准确。
图1所示为决定ΔD积分的方法100的一实施例的流程图,其中ΔD积分与短时间劣化期的多个装置参数劣化斜率有关。方法100的叙述也参照图2到图4。此数据用来模拟随着时间的半导体装置劣化。短时间劣化被普遍认为与范围在几秒钟甚至几毫秒的时间段的半导体装置劣化有关。在一实施例中,方法100使用方程式:
ΔDi=ΔDi(g,Vi,Δti)。
此方程式也可被表示为:
ΔDi=ΔDi(g,Vi,Δti,Di),
其中ΔD为一电性参数。例如,ΔDi可表示装置的电流变化百分比、装置的电压或装置的各种不同劣化参数;g为使用者定义的方程式,此方程式表示半导体装置的劣化;Vi以伏特(volt)为单位;以及Δti以秒为单位。劣化方程式可被表示为:
g=g(V,t),
其中V以伏特为单位以及t以秒为单位。装置的变迁时间(transition time)以下列方程式计算:
tran_time=∑Δti,
ΔD以下列方程式求得:
ΔD=∑ΔDi,
且劣化参数以下列计算:
(Da,ΔDa),(Db,ΔDb),..
其中,举例而言,Da的值大约为10mV以及Db的值大约为40mV。尽管如此,须考虑本披露可使用其他值。
图2所示为根据图1的方法使用劣化方程式的一对图形的一实施例。图表A表现输入半导体装置的线性电压对线性时间的图形。图形A允许我们获得ti、ti+Δti、tj、tj+Δtj,...这些信息代入劣化方程式运算以提供图表B,显现劣化D(log)对时间T(log)的图形。图形B提供多个斜率,例如,从Di、ti到Di+ΔDi、ti+Δti的曲线区段。这被表示在方法100的方块102。换句话说,方法100将装置变迁时间(tran_time)分割为多个小区段(Δti)。根据方法100的方块104,小区段Δti取得相对应的ΔDi(g,Vi,Δti,Di)。
Dstart为当t=0秒时Di的特殊个案。Dstart从前一次运算决定,其中第一次运算为Dstart=0。ΔD可以下列表示:
对Dstart=0
对Dstart>0
在方块106,方法100提供tran_time=SUM Δti且方法100根据图3的图形以及图4的图表400累加ΔDi至ΔD=SUM(ΔDi)。在本质上,方法100在方块108计算下一个ΔD并且在方块110决定(Da,ΔDa)、(Db,ΔDb)......。
本披露接下来的部分准备利用上述ΔD积分过程得到的数据执行D-projection过程。图5所示为根据本披露决定D-projection(长时间应力效应的装置参数)的方法的一实施例的流程图,用来模拟随着时间的半导体装置劣化。方法500在此处参照图6到图9讨论。简言之,方法500在方块502利用上述方法100的数据,执行ΔD积分过程以决定短时间(例如在秒的量级)劣化以及计算(neff,ab,Aeff,ab),(neff,bc,Aeff,bc)...。装置设计者必须利用此信息以预测装置经过长时间(例如在年的量级)的应力效应。此长时间的应力预测可借由D-projection完成,如同方法500在方块504所执行以及图6所示。在方块504,方法500同样执行利用下列方程式的计算:
Deff,ab=Deff,ab(neff,ab,Aeff,ab,t)...,
其中
方法500接着前进至方块506,在方块506中方法500如图8所示利用分段的演算法以扩展预测的范围以及决定从Deff、ab、Deff、bc...估计的D。
更具体而言,图6所示为根据图5的方法表现D-projection的一对图形C和D的一实施例。图形C阐述图形B,表现劣化D(log)对时间T(log)。此图形C提供多个斜率,很像图2的图形B所表现。例如在从Di、ti到Di+ΔDi、ti+Δti的曲线区段找到一斜率等等。D-projection在每个方法500的方块504中利用此图形C产生图表D中的数据,预测装置的长时间(例如年的量级)应力效应。利用此预测,图3图形的数据产生图7的图形,其中估计值
在一实施例中,Da和Db为使用者定义或模拟软件系统定义。举例而言,Da可大约为10mV以及Db可大约为40mV。ΔDa和ΔDb从方法100的ΔD积分决定。
Aeef和neef根据下列从(Da,ΔDa,Db,ΔDb,Δt)获得:
Aeef和neef的推导:
∴
除此之外,可使用下列方程式:
DRh,0≡Dih,ΔDRh,0≡ΔDih
以在此处提供的D-Projection过程中计算(neff,ab,Aeff,ab)、(neff,bc,Aeff,bc)...。
图8所示为根据图5的方法表现推导劣化预测的一对图形E和F,利用如在方法500的方块506中的分段演算法以扩展劣化的预测范围,其中
利用
以从Deff,ab,Deff,bc,...决定Destimate。图9所示为根据本披露表现Deef,ab和Deef,bc的一对图形的一实施例。
概括地说,此文披露的方法和装置提供一电路装置可靠度模拟系统。在这情况下,本披露提供超越先前技术装置的数个优点。须了解的是此文披露的不同实施例提供不同揭示,且不同实施例在不违背本披露的精神与范围下可做出各种不同的改变、代换和修改。
Claims (9)
1.一种预测半导体可靠度的方法,此方法包括:
接收一半导体装置的一劣化参数输入至一模拟计算装置;
利用一劣化方程式,根据此劣化参数输入决定在经过一小段时间后劣化的多个偏压依存的斜率值,其中此多个斜率值包括经过时间后劣化的至少两个不同斜率值;
累加此多个斜率值;以及
预估经过一长段时间后的此累加的斜率值以决定此半导体装置的应力效应。
2.如权利要求1所述的预测半导体可靠度的方法,其中此小段时间在秒的范围内,其中此长段时间在年的范围内。
3.如权利要求1所述的预测半导体可靠度的方法,其中此劣化参数与此半导体装置的一电流变化百分比有关。
4.如权利要求1所述的预测半导体可靠度的方法,其中此劣化参数与此半导体装置的一阈值电压有关。
6.如权利要求1所述的预测半导体可靠度的方法,其中此劣化参数输入与一场效应晶体管装置有关。
7.一种装置,此装置包括以电脑程序编码的一电脑可读取媒体,当此电脑程序运行时,执行的步骤包括:
接收一劣化参数输入,此劣化参数输入有关一半导体装置的一阈值电压偏压;
利用一劣化方程式,根据此劣化参数输入决定在经过一小段时间后劣化的多个偏压依存的斜率值,其中此多个斜率值包括经过时间后劣化的至少两个不同斜率值;
累加此多个斜率值;以及
预估经过一长段时间后的此累加的斜率值以决定此半导体装置的应力效应。
8.如权利要求7所述的装置,其中此劣化参数更进一步与此半导体装置的一变迁时间有关。
9.一种半导体测试系统,此半导体预测系统预测经过时间后的半导体可靠度,此半导体预测系统包括一个或多个子系统,此一个或多个子系统包括:
接收一半导体装置的一劣化参数输入至一模拟计算装置,其中此劣化参数考虑一初始劣化参数以及随后的劣化参数;
利用一劣化方程式以根据此劣化参数输入决定在经过一小段时间后劣化的多个偏压依存的斜率值,其中此多个斜率值包括经过时间后劣化的至少两个不同斜率值;
累加此多个斜率值;以及
预估经过一长段时间后的此累加的斜率值以决定此半导体装置的应力效应。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/818,655 US9141735B2 (en) | 2010-06-18 | 2010-06-18 | Circuit device reliability simulation system |
US12/818,655 | 2010-06-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102289531A true CN102289531A (zh) | 2011-12-21 |
CN102289531B CN102289531B (zh) | 2013-05-29 |
Family
ID=45329418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105633712A Active CN102289531B (zh) | 2010-06-18 | 2010-11-25 | 预测半导体可靠度的方法与装置以及半导体测试系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9141735B2 (zh) |
CN (1) | CN102289531B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706144B (zh) * | 2019-01-02 | 2020-10-01 | 世界先進積體電路股份有限公司 | 可靠度判斷方法以及儲存裝置 |
US10996262B2 (en) | 2019-04-30 | 2021-05-04 | Vanguard International Semiconductor Corporation | Reliability determination method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9141735B2 (en) * | 2010-06-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit device reliability simulation system |
US20130253868A1 (en) | 2012-03-23 | 2013-09-26 | International Business Machines Corporation | Estimating delay deterioration due to device degradation in integrated circuits |
US8756559B2 (en) | 2012-10-31 | 2014-06-17 | Freescale Semiconductor, Inc. | Systems and methods for determining aging damage for semiconductor devices |
US8713490B1 (en) * | 2013-02-25 | 2014-04-29 | International Business Machines Corporation | Managing aging of silicon in an integrated circuit device |
US9310424B2 (en) | 2013-02-25 | 2016-04-12 | International Business Machines Corporation | Monitoring aging of silicon in an integrated circuit device |
US9712054B2 (en) | 2014-06-13 | 2017-07-18 | Nxp Usa, Inc. | Voltage and current limits for electronic device based on temperature range |
CN109947398B (zh) * | 2019-03-25 | 2020-12-25 | 武汉轻工大学 | 三重积分求解方法、装置、终端设备及可读存储介质 |
KR20210066628A (ko) | 2019-11-28 | 2021-06-07 | 삼성전자주식회사 | 집적 회로의 에이징을 추정하기 위한 방법 및 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070233447A1 (en) * | 2006-03-30 | 2007-10-04 | Nec Electronics Corporation | Circuit simulation method and circuit simulation apparatus |
CN101435852A (zh) * | 2008-12-12 | 2009-05-20 | 北京工业大学 | 一种电学法测量结型半导体发光器件光效退化参数的方法 |
CN101464919A (zh) * | 2008-12-30 | 2009-06-24 | 上海集成电路研发中心有限公司 | 应用于mosfet电学仿真的bsim3 hci可靠性模型 |
CN101587162A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 检测半导体器件热载流子效应的方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3380054B2 (ja) * | 1994-08-19 | 2003-02-24 | 三菱電機株式会社 | P−mosトランジスタのホットキャリア劣化のシミュレーション方法 |
US5822218A (en) * | 1996-08-27 | 1998-10-13 | Clemson University | Systems, methods and computer program products for prediction of defect-related failures in integrated circuits |
US6278964B1 (en) * | 1998-05-29 | 2001-08-21 | Matsushita Electric Industrial Co., Ltd. | Hot carrier effect simulation for integrated circuits |
US6524872B1 (en) * | 1999-05-24 | 2003-02-25 | Agere Systems Inc. | Using fast hot-carrier aging method for measuring plasma charging damage |
US6795802B2 (en) * | 2000-03-17 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for calculating temporal deterioration margin amount of LSI, and LSI inspection method |
JP3405713B2 (ja) * | 2000-06-27 | 2003-05-12 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
US7292968B2 (en) * | 2000-09-29 | 2007-11-06 | Cadence Design Systems, Inc. | Hot carrier circuit reliability simulation |
US7567891B1 (en) * | 2000-09-29 | 2009-07-28 | Cadence Design Systems, Inc. | Hot-carrier device degradation modeling and extraction methodologies |
JP3820172B2 (ja) * | 2002-03-26 | 2006-09-13 | 松下電器産業株式会社 | 半導体装置の寿命推定方法および信頼性シミュレーション方法 |
US6731179B2 (en) * | 2002-04-09 | 2004-05-04 | International Business Machines Corporation | System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI) |
US7292955B2 (en) * | 2002-04-24 | 2007-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Method and apparatus for examining semiconductor apparatus and method for designing semiconductor apparatus |
US7268575B1 (en) * | 2006-04-06 | 2007-09-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of NBTI prediction |
JP2008053692A (ja) * | 2006-07-28 | 2008-03-06 | Matsushita Electric Ind Co Ltd | トランジスタのbt劣化のシミュレーションモデルおよびシミュレーションモデル化方法 |
TW200809748A (en) * | 2006-08-09 | 2008-02-16 | Ind Tech Res Inst | Method for simulating circuit reliability and system thereof |
JP5044635B2 (ja) * | 2007-02-19 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 回路動作の最悪条件決定システム、方法およびプログラム |
KR101356425B1 (ko) * | 2007-09-20 | 2014-01-28 | 삼성전자주식회사 | 모스 트랜지스터의 열화도 추정 방법 및 회로 특성 열화도추정 방법 |
US8099269B2 (en) * | 2007-10-09 | 2012-01-17 | Globalfoundries Inc. | Two-step simulation methodology for aging simulations |
JP2010108360A (ja) * | 2008-10-31 | 2010-05-13 | Elpida Memory Inc | シミュレーション方法、情報処理装置およびプログラム |
JP4966331B2 (ja) * | 2009-03-25 | 2012-07-04 | 株式会社東芝 | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 |
US8397199B2 (en) * | 2010-04-19 | 2013-03-12 | Apple Inc. | Versatile method and tool for simulation of aged transistors |
US9141735B2 (en) * | 2010-06-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit device reliability simulation system |
-
2010
- 2010-06-18 US US12/818,655 patent/US9141735B2/en not_active Expired - Fee Related
- 2010-11-25 CN CN2010105633712A patent/CN102289531B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070233447A1 (en) * | 2006-03-30 | 2007-10-04 | Nec Electronics Corporation | Circuit simulation method and circuit simulation apparatus |
CN101587162A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 检测半导体器件热载流子效应的方法 |
CN101435852A (zh) * | 2008-12-12 | 2009-05-20 | 北京工业大学 | 一种电学法测量结型半导体发光器件光效退化参数的方法 |
CN101464919A (zh) * | 2008-12-30 | 2009-06-24 | 上海集成电路研发中心有限公司 | 应用于mosfet电学仿真的bsim3 hci可靠性模型 |
Non-Patent Citations (2)
Title |
---|
杨谟华 等: "MOSFET热载流子退化/寿命模型参数提取", 《半导体学报》 * |
阎春宁: "系统的劣化模型和可靠度预计", 《上海大学学报(自然科学版)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI706144B (zh) * | 2019-01-02 | 2020-10-01 | 世界先進積體電路股份有限公司 | 可靠度判斷方法以及儲存裝置 |
US10996262B2 (en) | 2019-04-30 | 2021-05-04 | Vanguard International Semiconductor Corporation | Reliability determination method |
Also Published As
Publication number | Publication date |
---|---|
US9141735B2 (en) | 2015-09-22 |
US20110313735A1 (en) | 2011-12-22 |
CN102289531B (zh) | 2013-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102289531B (zh) | 预测半导体可靠度的方法与装置以及半导体测试系统 | |
US8966420B2 (en) | Estimating delay deterioration due to device degradation in integrated circuits | |
US8775994B2 (en) | Using entire area of chip in TDDB checking | |
CN108829718B (zh) | 一种数据处理的方法和装置 | |
JP3405713B2 (ja) | 半導体装置の寿命推定方法および信頼性シミュレーション方法 | |
US20090271235A1 (en) | Apparatus and method for generating survival curve used to calculate failure probability | |
JP4800299B2 (ja) | コスト情報管理システム、コスト情報管理方法およびコスト情報管理プログラム | |
KR20160147435A (ko) | 집적 회로의 수율 예측 방법 및 집적 회로의 설계 최적화 방법 | |
CN111177986A (zh) | 用于生成老化模型并使用其制造半导体芯片的方法 | |
US20120266120A1 (en) | Glitch power reduction | |
Ye et al. | On-chip droop-induced circuit delay prediction based on support-vector machines | |
JP3604742B2 (ja) | 回路検証用シミュレーション装置 | |
US8612911B2 (en) | Estimating power consumption of an electronic circuit | |
Zhang et al. | Aging-aware gate-level modeling for circuit reliability analysis | |
JP4966331B2 (ja) | 半導体回路劣化シミュレーション方法およびコンピュータプログラム媒体 | |
US20100095260A1 (en) | Reducing Path Delay Sensitivity to Temperature Variation in Timing-Critical Paths | |
Afacan et al. | A deterministic aging simulator and an analog circuit sizing tool robust to aging phenomena | |
JP2010108360A (ja) | シミュレーション方法、情報処理装置およびプログラム | |
Masuda et al. | Critical path isolation for time-to-failure extension and lower voltage operation | |
US8386991B2 (en) | Support apparatus, method, and recording medium | |
JP2005268694A (ja) | 半導体集積回路およびその作製方法 | |
CN109389331B (zh) | 一种气窜风险评价方法及系统 | |
JP2005190262A (ja) | 半導体集積回路の設計方法 | |
JP2007080062A (ja) | 回路シミュレーション方法および回路シミュレーション装置 | |
Duggirala et al. | On the theory of stochastic processors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |