CN102270506A - 一种闪存的编程/擦除方法 - Google Patents
一种闪存的编程/擦除方法 Download PDFInfo
- Publication number
- CN102270506A CN102270506A CN2011101764733A CN201110176473A CN102270506A CN 102270506 A CN102270506 A CN 102270506A CN 2011101764733 A CN2011101764733 A CN 2011101764733A CN 201110176473 A CN201110176473 A CN 201110176473A CN 102270506 A CN102270506 A CN 102270506A
- Authority
- CN
- China
- Prior art keywords
- program
- erase
- data
- error rate
- bit error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开一种闪存的编程/擦除方法，包括：数据输入；对该数据进行编程/擦除；对编程/擦除结果进行验证；计算误比特率，该误比特率为未成功编程/擦除的数据占所有编程/擦除数据的比例；根据该误比特率调整编程/擦除脉宽并重复进行编程/擦除操作；通过本发明，可以使闪存达到快速验证的目的，提高闪存编程/擦除的效率。
Description
技术领域
本发明涉及一种闪存，特别是涉及一种闪存的编程/擦除方法。
背景技术
闪存(flash)是一种用于存储数据的存储装置，其具有即使停止电源供应也保持数据未受到擦除的特性(非易失性)。由于此原因，所以闪存已被用作诸如移动电话、PDA以及MP3播放器之类的电子产品的数据存储装置，并且具有应用越来越广泛的趋势。
一般来说，Flash分为NOR型Flash及NAND型Flash。它们的共同之处在于：数据通过编程操作存储(写入数据)，且通过擦除操作擦除。图1为现有技术中一种对闪存的编程方法的步骤流程图。参照图1，现有技术对闪存编程的方法：数据输入步骤(110)、编程操作步骤(120)、编程验证步骤(130)、编程操作再执行步骤(140)以及编程验证再执行步骤(150)。
然而，上述现有技术的闪存方法一般都是采用固定的脉宽作为每次编程/擦除尝试的时间，这就增加了编程/擦除验证的次数和时间，从而最终增加了编程/擦除的总时间，严重影响编程速度。因此，目前需要本领域技术人员迫切解决的问题就是：如何能够提出一种改进型的编程/擦除操作方法，可以减少编程/擦除的次数和时间，进而提高现有的Flash编程/擦除速度
发明内容
为克服上述现有技术闪存编程方法存在编程/擦除验证次数和时间多而导致编程速度慢的问题，本发明的主要目的在于提供一种闪存的编程/擦除方法，其通过计算编程/擦除的误比特率，并根据误比特率调整编程/擦除时间以达到快速验证的目的，提高闪存的编程/擦除速度。
为达上述及其它目的，本发明一种闪存的编程/擦除方法，至少包括如下步骤：
步骤一：数据输入，将接收的数据存储于该闪存的页缓冲区，并进行初始参数设定；
步骤二：对该数据进行编程/擦除；
步骤三：对编程/擦除结果进行验证；
步骤四：计算误比特率，该误比特率为未成功编程/擦除的数据占所有编程/擦除数据的比例；
步骤五：根据该误比特率调整编程/擦除脉宽；以及
步骤六：进入步骤二重复进行编程/擦除操作，直到该误比特率达到规定的比例。
进一步地，在步骤五之后还包括如下步骤：根据该误比特率和编程/擦除脉宽调整栅极电压。
进一步地，该误比特率的计算是通过M个误比特计算电路实现的，每个误比特计算电路至少包括1个异或门以及N个D触发器，读出放大器将目的存储器的数据读出，每行数据与预先编程写入的数据经过该异或门进行异或比较，该异或门的输出接至该N个D触发器的第一个D触发器的时钟端，该第一个D触发器的输出端接至第二个D触发器的时钟端，以此类推，同时，每个D触发器的数据端接“1”。
进一步地，该根据误比特率调整编程/擦除脉宽的步骤通过一脉冲间隔调制单元实现，当误比特率高的时候，根据事先测得的数据大幅度增加编程/擦除时间；当该误比特率小时，编程/擦除时间则较小。
进一步地，该初始参数包括该栅极电压的初始值与该编程/擦除电压的初始值
与现有技术相比，本发明一种闪存的编程/擦除方法通过计算编程/擦除过程中的误比特率，并根据误比特率调整编程/擦除的脉宽，以达到快速验证的目的，提高了闪存编程/擦除的效率。
附图说明
图1为现有技术中一种对闪存的编程方法的步骤流程图；
图2为本发明一种闪存的编程/擦除方法较佳实施例的步骤流程图。
图3为本发明较佳实施例中误比特计算电路的电路示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种闪存的编程/擦除方法较佳实施例的步骤流程图。如图2所示，本发明一种闪存的编程/擦除方法，包括如下步骤：
步骤201：数据输入步骤，更具体地讲，所接收的数据(即所需写入的数据)可以被存储于闪存的页缓冲区中，以便后续编程/擦除步骤所获取，并给存储器输入一些初始参数如栅极电压Vth的初始值和编程/擦除时间初始值；
步骤202：编程/擦除操作步骤，即根据闪存特点，在编程或写入数据前先将目的单元存储器信息擦除，然后再依次将存储于页缓冲区中的数据编程写入目的存储器单元，如何基于页执行编程操作在本领域中已公知，此处省略其详细描述；
步骤203：编程/擦除验证步骤。本发明较佳实施例以编程验证步骤为例，在编程验证步骤中，验证数据是否通过编程操作正常写入至目的存储器单元中，一般可以通过比较存储器单元的阈值电压与一基准电压来进行验证。具体地说，编程验证操作比较经编程的存储器单元的阈值电压与一预设的基准电压(例如，1V)，如果经编程的存储器单元的阈值电压高于该基准电压，则确定已成功执行编程操作；相反，如果经编程的存储器单元的阈值电压低于该基准电压，则确定未成功执行编程操作。如果整个存储器单元的编程操作正常执行(或已成功)，则编程操作结束，擦除验证步骤则类似，此处编程/擦除验证方法均为已知技术，在此不予赘述；
步骤204：计算误比特率，即计算未成功编程/擦除的数据(以比特为单位)占所有编程/擦除数据的比例。在本发明较佳实施例中，误比特率的计算是通过M个误比特计算电路来实现的。以下将参照图2具体说明如何计算误比特率。每个误比特计算电路均包含一异或门及N个D触发器，首先通过读出放大器将目的存储器的数据SAout(0)......SAout(m)读出，将每行数据(以第一行SAout(0)为例)和预先编程写入的数据PO通过该异或门进行异或比较，当相异时异或门输出为“1”而形成一个上升沿，该异或门输出接至第一个D触发器的时钟端，第一个D触发器数据端接“1”，则该上升沿将导致第一D个触发器的输出反相即开始二进制计数；同时该第一个D触发器的输出端接至第二个D触发器的时钟端；由此类推，第K个D触发器的输出端接至第(K+1)个D触发器的时钟端。根据编程/擦除的目的地址，可以建立多个这样的误比特计算电路，凭借这些误比特计算电路就完成了错误比特的计数。
步骤205：根据误比特率调整编程/擦除的脉宽，并重新进入步骤202重复进行编程/擦除操作，直至误比特率达到规定的比例。本步骤基于存储器编程/擦除时注入的电子数量和执行编程/擦除编程/擦除的时间正相关这一基本原理，由一个脉冲间隔调制单元来实现。当误比特率很高时，根据事先测得的数据大幅度增加编程/擦除时间，这样下一次编程/擦除时注入存储器的电子数量会大幅度增加，而验证时是依赖这些存储在存储器内的电子所形成的电压/电流来判定先前编程写入的数据的是逻辑“0”还是“1”，“1”或“0”对应的电子数量增加意味着“0”或“1”的电子数量减少，两个逻辑状态的电子数量差会随着编程时间增加而增加，电子数量差增加则导致验证时更容易区分出来两种逻辑状态，亦即增加编程/擦除时间会使编程/擦除成功率增加；当误比特率较小时，所增加的编程/擦除时间也较小，这样可以保证编程/擦除时间的精度。
当然，为了更好地实现本发明，在步骤205之后，还可增加如下步骤：
步骤206：根据误比特率和编程/擦除时间(即编程/擦除脉宽)调整栅极电压Vth，在编程/擦除时间已经达到一定标准后误比特率仍不能有效降低时，改变栅极电压Vth的数值，重新确定编程/擦除时间初值，并返回步骤202执行编程/擦除验证操作。
如有需要，可以多次重复上述步骤，当栅极电压Vth达到某标准后，误比特率仍不能有效下降，还可以从步骤201重新开始编程/擦除验证操作，直至达到规定尝试次数。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (5)
1.一种闪存的编程/擦除方法，至少包括如下步骤：
步骤一：数据输入，将接收的数据存储于该闪存的页缓冲区，并进行初始参数设定；
步骤二：对该数据进行编程/擦除；
步骤三：对编程/擦除结果进行验证；
步骤四：计算误比特率，该误比特率为未成功编程/擦除的数据占所有编程/擦除数据的比例；
步骤五：根据该误比特率调整编程/擦除脉宽；以及
步骤六：进入步骤二重复进行编程/擦除操作，直到该误比特率达到规定的比例。
2.如权利要求1所述的闪存的编程/擦除方法，其特征在于：在步骤五之后还包括如下步骤：根据该误比特率和编程/擦除脉宽调整栅极电压。
3.如权利要求2所述的闪存的编程/擦除方法，其特征在于：该误比特率的计算是通过M个误比特计算电路实现的，每个误比特计算电路至少包括1个异或门以及N个D触发器，读出放大器将目的存储器的数据读出，每行数据与预先编程写入的数据经过该异或门进行异或比较，该异或门的输出接至该N个D触发器的第一个D触发器的时钟端，该第一个D触发器的输出端接至第二个D触发器的时钟端，后续每个D触发器的输出端均接下一个D触发器的时钟端，同时，每个D触发器的数据端接“1”。
4.如权利要求3所述的闪存的编程/擦除方法，其特征在于：该根据误比特率调整编程/擦除脉宽的步骤通过一脉冲间隔调制单元实现，当该误比特率高的时候，根据事先测得的数据大幅度增加编程/擦除时间；当该误比特率小时，编程/擦除时间则较小。
5.如权利要求4所述的闪存的编程/擦除方法，其特征在于：该初始参数包括该栅极电压的初始值与该编程/擦除电压的初始值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176473.3A CN102270506B (zh) | 2011-06-28 | 2011-06-28 | 一种闪存的编程/擦除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110176473.3A CN102270506B (zh) | 2011-06-28 | 2011-06-28 | 一种闪存的编程/擦除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102270506A true CN102270506A (zh) | 2011-12-07 |
| CN102270506B CN102270506B (zh) | 2016-12-28 |
Family
ID=45052761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110176473.3A Active CN102270506B (zh) | 2011-06-28 | 2011-06-28 | 一种闪存的编程/擦除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102270506B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817266A (zh) * | 2017-11-20 | 2019-05-28 | 三星电子株式会社 | 非易失性存储设备及其擦除方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061506A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 플래쉬 메모리 소자의 소거 방법 |
| US20020036921A1 (en) * | 2000-09-28 | 2002-03-28 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device capable of suppressing writing and erasure failure rate |
| CN101436434A (zh) * | 2007-08-16 | 2009-05-20 | 三星电子株式会社 | 提供快速编程及读操作的非易失性存储设备、系统和方法 |
| US20090168543A1 (en) * | 2007-12-28 | 2009-07-02 | Hynix Semiconductor Inc. | Method of operating a non-volatile memory device |
| CN101826368A (zh) * | 2009-04-08 | 2010-09-08 | 深圳市朗科科技股份有限公司 | 数据扫描方法和扫描装置 |
| US20100332729A1 (en) * | 2009-06-30 | 2010-12-30 | Sandisk Il Ltd. | Memory operations using location-based parameters |
| CN102035539A (zh) * | 2009-09-25 | 2011-04-27 | 三星电子株式会社 | 多倍数据率计数器、包括其的数据转换器和图像传感器 |
| KR20110065759A (ko) * | 2009-12-10 | 2011-06-16 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
-
2011
- 2011-06-28 CN CN201110176473.3A patent/CN102270506B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061506A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 플래쉬 메모리 소자의 소거 방법 |
| US20020036921A1 (en) * | 2000-09-28 | 2002-03-28 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device capable of suppressing writing and erasure failure rate |
| CN101436434A (zh) * | 2007-08-16 | 2009-05-20 | 三星电子株式会社 | 提供快速编程及读操作的非易失性存储设备、系统和方法 |
| US20090168543A1 (en) * | 2007-12-28 | 2009-07-02 | Hynix Semiconductor Inc. | Method of operating a non-volatile memory device |
| CN101826368A (zh) * | 2009-04-08 | 2010-09-08 | 深圳市朗科科技股份有限公司 | 数据扫描方法和扫描装置 |
| US20100332729A1 (en) * | 2009-06-30 | 2010-12-30 | Sandisk Il Ltd. | Memory operations using location-based parameters |
| CN102035539A (zh) * | 2009-09-25 | 2011-04-27 | 三星电子株式会社 | 多倍数据率计数器、包括其的数据转换器和图像传感器 |
| KR20110065759A (ko) * | 2009-12-10 | 2011-06-16 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 동작 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817266A (zh) * | 2017-11-20 | 2019-05-28 | 三星电子株式会社 | 非易失性存储设备及其擦除方法 |
| CN109817266B (zh) * | 2017-11-20 | 2024-05-24 | 三星电子株式会社 | 非易失性存储设备及其擦除方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102270506B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7660159B2 (en) | Method and device for programming control information | |
| CN102005248B (zh) | 非易失性存储器件及其驱动方法和具有其的存储器系统 | |
| CN102568594B (zh) | 一种非易失存储器的过擦除处理方法和处理系统 | |
| CN103730158B (zh) | 非易失性半导体存储器、擦洗方法以及编程方法 | |
| US7072221B2 (en) | Flash memory device and method for driving the same | |
| CN101923899B (zh) | 一种非易失存储器的擦除方法及装置 | |
| CN101923900B (zh) | 一种非易失存储器的擦除方法及装置 | |
| US20060268619A1 (en) | Nonvolatile memory using a two-step cell verification process | |
| EP0573003B1 (en) | Non-volatile semiconductor memory device | |
| CN102800362B (zh) | 非易失存储器的过擦除处理方法和处理系统 | |
| CN105761753A (zh) | 数据加扰解扰器、存储装置及加扰解扰方法 | |
| KR20180028292A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR20160075064A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| CN101800077B (zh) | 一种对闪存进行数据编程的方法和装置 | |
| KR20170052066A (ko) | 메모리 시스템 및 이의 동작 방법 | |
| KR20170011324A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR20170011644A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| KR20180052814A (ko) | 반도체 메모리 장치 및 그것의 동작 방법 | |
| CN103811072A (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| KR20170111657A (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| CN102800365A (zh) | 非易失存储器的测试校验方法和系统 | |
| CN105989883B (zh) | 存储器编程方法、存储器存储装置与存储器控制电路单元 | |
| CN104376872A (zh) | 一种对快闪存储器擦除中断的处理方法 | |
| CN111813339B (zh) | 闪存Nand Flash的数据写入方法、装置、电子设备及存储介质 | |
| CN103811070A (zh) | 一种高可靠性NAND Flash的读取方法及其系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140423 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140423 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |