CN102265391A - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN102265391A CN102265391A CN2009801519499A CN200980151949A CN102265391A CN 102265391 A CN102265391 A CN 102265391A CN 2009801519499 A CN2009801519499 A CN 2009801519499A CN 200980151949 A CN200980151949 A CN 200980151949A CN 102265391 A CN102265391 A CN 102265391A
- Authority
- CN
- China
- Prior art keywords
- layer
- forms
- ground floor
- silicon
- diffusion barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000005245 sintering Methods 0.000 claims abstract description 11
- 235000012431 wafers Nutrition 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000013312 flour Nutrition 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000004377 microelectronic Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000005693 optoelectronics Effects 0.000 abstract description 3
- 239000011863 silicon-based powder Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000008901 benefit Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
本发明涉及一种结构，该结构包括通过烧结硅粉形成的第一层和由单晶硅制成的第二层，并且该结构在第一层和第二层之间包括或者不包括扩散势垒层或绝缘层。本发明可以用于光伏工业和各种领域，例如，电子学、微电子学、光学和光电子学领域。
Description
技术领域
本发明主要涉及半导体材料领域，并且更具体地，涉及可用于各种领域(如电子学、微电子学、光学、光电子学以及光伏工业)中的半导体结构。
背景技术
在相同发明人的名称为“Matériau semiconducteur obtenu par frittage”的法国专利申请号03/04676中，具体描述了一种通过烧结硅粉制备硅晶片的方法。这种晶片尤其能够形成光伏电池。
在相同发明人的名称为“Fabrication et purification d′un solidesemiconducteur”的法国专利申请号08/55149中，具体描述了一种对通过烧结硅粉形成的硅晶片提纯的方法。这种经提纯的晶片尤其能够形成光伏电池。
在某些方面，可以将本发明看作对上述专利申请中所描述的方法或者结构的变型或改进。本发明还有很多目的。具体地，本发明提供了旨在克服现有技术的所有或部分缺点的变型和/或改进。
发明内容
因此，本发明的实施例提供了一种结构，该结构包括通过烧结硅粉形成的第一层以及由单晶硅制成的第二层。
在本发明的实施例中，该结构包括在第一层和第二层之间形成扩散势垒的层。
在本发明的实施例中，该结构包括在第一层和第二层之间形成绝缘体的层。
在本发明的实施例中，形成扩散势垒的层和/或形成绝缘体的层是二氧化硅、四氮化三硅和/或碳化硅层。
在本发明的实施例中，第一层具有大于50微米的厚度和/或第二层具有范围在1微米至50微米之间的厚度。
在本发明的实施例中，形成扩散势垒的层具有小于10纳米的厚度，和/或形成绝缘体的层具有大于10纳米的厚度。
在本发明的实施例中，第一层的多孔沟槽包含掺杂剂或导电物质。
在本发明的实施例中，如果出现孔，该孔就贯通第一层和形成绝缘体的层。
本发明还提供了一种制备半导体结构的方法，其包括以下步骤：
a)形成支撑晶片的硅粉烧结步骤；以及
b)将单晶硅层转移到支撑晶片上的步骤。
根据本发明的实施例，该方法还包括：c)在步骤a)的最后，将形成扩散势垒的层或绝缘层放置在支撑晶片上的步骤，在步骤b)产生的单晶硅层的转移发生在由支撑层和形成扩散势垒的层或绝缘层形成的组件上。
附图说明
在下面的具体实施例的非限制性描述中，将结合附图对本发明的前述和其他目的、特征和优点进行讨论：
图1示出了根据本发明的材料；
图2A、2B、2C和2D示出了根据本发明的方法；
图3示出了根据本发明的材料；
图4示出了根据本发明的材料。
具体实施方式
为了清楚，在不同的附图中，给相同的元件分派相同的附图标记，并且此外，如正常情况一样，在所考虑的领域中，并不按照比例绘制各个附图。
在图1中，结构1包括支撑层2和位于支撑2上的上层4。
支撑2由硅晶片形成，该硅晶片通过烧结硅粉获得。该烧结硅晶片通过压缩和热处理硅粉获得。对于形成这种晶片的细节，可参考背景技术中提及的发明人的专利申请。支撑2优选地由相对小的硅粒形成并且是多孔的。支撑2的厚度可以在宽值范围内变化。优选地，支撑2的厚度大于50微米，例如，范围在200和500微米之间。应该注意，由于烧结硅晶片的成本低，支撑2的厚度可以相当大，例如，从1毫米至几毫米，这提供了结实的板而基本上不会增加成本。在光伏工业其具有显著的优点，因为晶片出于成本原因而非常的薄，导致在制备光伏电池时极易破裂。
层4是单晶硅层。层4的厚度可以变化。在光伏应用中，层4的厚度范围一般从30微米至50微米，并且对于其他应用(如微电子学)一般在大约1微米。层4旨在作为结构1的有源层。可以通过分离之后接合而获得层4，将结合图2A至2D对分离之后接合进行描述。
在图2A中，附图标记10表示厚的单晶硅晶片。晶片10具有例如大约1毫米的厚度，并且旨在提供结构1的层4。缺陷区14位于晶片10的上表面12附近。可以通过例如化学蚀刻获得缺陷区14，上述蚀刻使表面12多孔，同时保持晶片10的单晶结构。
接着，如图2B中所示，形成单晶硅外延层16。层16旨在形成结构1的有源层4，并且其厚度取决于设想的应用。
在图2C中，通过分离将外延层16从晶片10去除。为了获得这个效果，将诸如塑料或玻璃制成的叶片(blade)18接合至层16，并且在叶片18上垂直或者不垂直于表面12地施加力A。因为缺陷区14的出现，层16与晶片10分离。可以使用通过诸如超声波或者受压水喷射流分离的其他技术来分离层16。
在图2D中，将由层16和叶片18形成的组件放置在支撑2上，并可以在叶片18上施加压力B以帮助接合，该接合可以通过分子键合实现。例如可以通过剥脱或者抛光制备支撑2的上表面和层16的下表面，以促进接合。如果需要，可以执行与压缩有关或者无关的热处理，以使接合具有更好的机械紧固。然后，可以去除叶片18，并且由支撑2和层16形成的组件形成图1的结构1。
因此，结构1由烧结硅晶片2和有源单晶硅层4形成。接着，可以在有源层4的内部或者顶部上形成不同的掺杂和/或连接元件以形成期望的设备，例如一个或多个集成电路、一个或多个电子器件、一个或多个光伏电池等。
由烧结硅制成的有源层的支撑的因素可以具有显著的优点。
因此，支撑和有源层均由硅制成，它们具有相似的物理-化学性质。结果，可以执行制备期望设备的各个步骤，而不用考虑由于诸如支撑的不良耐温性、支撑和有源层之间的膨胀差距等出现问题。
此外，烧结硅晶片表面自然地具有可变化的粗糙度，并且如果需要，能够在以后使有源层容易分离。一旦形成期望的设备，该粗糙度就能够例如使有源层分离并将它转移到另一支撑上，由于另一个支撑的物理-化学性质，该另一支撑不能够形成期望的设备。
还应该注意，在烧结硅粉以制备支撑2时，可以将掺杂剂混合到粉末以使晶片掺杂。举例来说，高密度硼掺杂使支撑2导电，其将能够给结构1提供背电极。
此外，在背景技术所提及的发明人的专利申请中，对硅粉烧结的控制给烧结晶片提供了精细的敞开的多孔，其具有暴露于外部的连通的多孔沟槽。多孔沟槽可以用来将元件导入支撑晶片。例如，如果还没有对晶片掺杂，那么可以将掺杂剂深入地导入晶片结构内。还可以通过例如铝粉浆给多孔沟槽填充导电物质。该导电物质分布于层2的下表面上并熔化。然后，多孔沟槽可以用来在有源区的底部和外部之间产生连接，而无需在有源层的上表面上提供连接。如果期望的设备是光伏电池，那么这点是特别有益的，因为这能扩大有源层暴露于太阳的上表面并提高电池效率。
除了烧结硅支撑的优点之外，还应该注意支撑晶片可以具有任意形状并且可以根据需要或大或小。实际上，可以在制备晶片时通过例如将待烧结的粉末放置在适当的模具中而直接地获取晶片所需要的形状和大小。此外，烧结硅晶片未必是在背景技术所提及的发明人的专利申请中出现的平面。硅晶片的表面可以是弧形，并且可以具有诸如适于应用于现有建筑物屋顶的瓦片形状。当需要形成光伏电池时，这点是有利的。
图3示出了根据本发明的另一结构。
在图3中，结构30包括形成支撑的下层32、上层34和中间层36。下层32由烧结硅晶片形成，如同图1的支撑2一样，并且下层的厚度具有相同的量级。中间层36是形成扩散势垒的薄层。层36可以是例如二氧化硅层SiO2、四氮化三硅层Si3N4、或者碳化硅层SiC。层36的厚度很小，一般小于10纳米。上层34是单晶硅层，其可以通过图2A至2D的方法转移在层36上。层34旨在作为有源层。对于微电子应用，层34的典型厚度范围大约从1微米至几微米，对于光伏应用，从30微米至50微米。
因为层36起到扩散势垒的作用并且可以阻止包含在下层32中的杂质通过，所以薄层36的出现是有利的。这就能够使用掺杂硅粉来形成支撑晶片32。
结构30还具有图1的结构1的优点(大晶片、不平坦的晶片的可能性、与硅支撑有关的优点等)。还可以使用支撑晶片的多孔沟槽来引入掺杂剂或者导电物质，所述掺杂剂或者导电物质提供与有源层的下部的电接触。实际上，虽然层36是由在传统上被认为绝缘的材料(二氧化硅、四氮化三硅、碳化硅)形成，但是层36是非常薄的，并且诸如电荷通过缺陷隧道注入或注入等的传导机制使层36能够让电流通过。还应该注意，薄层36的出现能够提高有源层的分子键合。
图4示出了根据本发明的再一结构。
在图4中，结构40包括形成支撑42的下部、上部44和中间部46。下层42由烧结硅晶片形成。上层44是单晶硅层。中间层46是厚的绝缘层。绝缘层46可以由二氧化硅SiO2、四氮化三硅Si3N4、碳化硅SiC等形成。
下层42的厚度可以是与图3的下层32相同的量级，即，大于50微米，但是因为由于其制造成本不高，也可以是几毫米。上层44的厚度依赖于结构40的目的。因此，对于光伏应用，范围大约从30微米至50微米的厚度对于层44是适合的。绝缘层46的厚度不是关键性的，一般其范围大约从100纳米至几微米。应该注意，对于起到绝缘体作用的层46而言，层46的厚度大于10纳米是足够的。
绝缘层46提供了非常有效的阻止杂质的势垒。因此，可以利用诸如冶金级硅粉等高掺杂的硅粉来形成支撑42，而不用考虑有源层会被支撑层的杂质污染。
应该注意，支撑42与有源层44电绝缘，对于可以使用SOI(绝缘体上硅)型结构的所有应用，可以将结构40用作“SOI”结构。但是，结构40比传统的SOI型结构便宜很多，在传统的SOI型结构中，有源层位于单晶硅衬底上。
支撑42与有源层44电绝缘，可以在设备的前表面上，即有源层的上表面随意地设置电接触。但是，应该注意，如在结构30的情况下，也可以在后表面设置电接触。在这种情况下，可以沿着图4中的虚线设置一系列的孔48。孔48可以利用诸如激光束从结构的背部形成，并且在贯通绝缘层46之后停止。然后，对孔48金属化，以提供电接触。孔48的直径范围可以从1微米至数十微米。
已经描述了本发明的具体实施例。对于所属领域的技术人员而言，各种变型和修改是容易想到的。
特别地，所描述结构的不同层的厚度仅仅作为例子给出，可以进行适当地修改。
类似地，几乎没有涉及晶片的大小或形状。举例来说，为了形成光伏电池，可以使用边长15厘米的正方形晶片。
此外，附图中所示的在支撑和有源层之间的层36和46可以完全地包围支撑层，如果必须要在结构的背部设置电接触，所属领域的技术人员就提供必要的布置。
此外，图4的孔48也可以出现在图1的支撑层2或者图3的支撑晶片32内。如果需要从结构的后表面进入有源层，以及如果在没有留下敞开的多孔的情况下形成支撑晶片，换句话说，如果多孔沟槽没有连通以及没有暴露于外部，这些孔就更加必需。
当然，本发明可以应用于光伏领域、可以应用SOI型结构的所有领域以及光学、光电子学、电子学、微电子学等。例如，本发明可以用来在3D集成中形成分立的电子器件、电子芯片、微处理器、电子芯片支撑物等。
Claims (10)
1.一种结构(1，30，40)，其包括通过烧结硅粉形成的第一层(2，32，42)和由单晶硅制成的第二层(4，34，44)。
2.根据权利要求1所述的结构，包括在第一层和第二层之间形成扩散势垒的层(36)。
3.根据权利要求1所述的结构，包括在第一层和第二层之间形成绝缘体的层(46)。
4.根据权利要求2或3所述的结构，其中，形成扩散势垒的层和/或形成绝缘体的层是二氧化硅、四氮化三硅和/或碳化硅层。
5.根据权利要求1至4任一项所述的结构，其中，第一层具有大于50微米的厚度，和/或第二层具有范围在1微米至50微米之间的厚度。
6.根据权利要求2至5任一项所述的结构，其中，形成扩散势垒的层(36)具有小于10纳米的厚度，和/或形成绝缘体的层(46)具有大于10纳米的厚度。
7.根据权利要求1至6任一项所述的结构，其中，第一层的多孔沟槽包含掺杂剂或导电物质。
8.根据权利要求1至7任一项所述的结构，其中，如果出现孔(48)，该孔就贯通第一层和形成绝缘体的层。
9.一种形成半导体结构的方法，其包括以下步骤：
a)形成支撑晶片(2，32，42)的硅粉烧结步骤；以及
b)将单晶硅层转移到支撑晶片上的步骤。
10.根据权利要求9所述的方法，还包括：
c)在步骤a)的最后，将形成扩散势垒的层(36)或绝缘层(46)放置在支撑晶片上的步骤，在步骤b)产生的单晶硅层的转移发生在由支撑层和形成扩散势垒的层或绝缘层形成的组件上。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0858904 | 2008-12-22 | ||
| FR0858904A FR2940520B1 (fr) | 2008-12-22 | 2008-12-22 | Structure semiconductrice |
| PCT/FR2009/052620 WO2010072956A1 (fr) | 2008-12-22 | 2009-12-18 | Structure semiconductrice |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102265391A true CN102265391A (zh) | 2011-11-30 |
| CN102265391B CN102265391B (zh) | 2014-10-08 |
Family
ID=40470040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980151949.9A Expired - Fee Related CN102265391B (zh) | 2008-12-22 | 2009-12-18 | 半导体结构 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2368265B1 (zh) |
| CN (1) | CN102265391B (zh) |
| FR (1) | FR2940520B1 (zh) |
| WO (1) | WO2010072956A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2966287B1 (fr) | 2010-10-15 | 2012-12-28 | Inst Polytechnique Grenoble | Élaboration de silicium polycristallin par frittage naturel pour applications photovoltaïques |
| FR3037719B1 (fr) | 2015-06-17 | 2018-07-27 | S'tile | Structure electronique sur support ceramique |
| FR3043493B1 (fr) | 2015-11-10 | 2018-03-23 | S'tile | Structure electronique sur support en ceramique |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4450126B2 (ja) * | 2000-01-21 | 2010-04-14 | 日新電機株式会社 | シリコン系結晶薄膜の形成方法 |
| FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
| US20070128742A1 (en) * | 2002-05-22 | 2007-06-07 | Jung-Il Lee | Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby |
| JP4869061B2 (ja) * | 2003-04-14 | 2012-02-01 | セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク | 焼結された半導体材料 |
| FR2934186B1 (fr) * | 2008-07-28 | 2013-04-05 | Tile S | Fabrication et purification d'un solide semiconducteur |
-
2008
- 2008-12-22 FR FR0858904A patent/FR2940520B1/fr not_active Expired - Fee Related
-
2009
- 2009-12-18 CN CN200980151949.9A patent/CN102265391B/zh not_active Expired - Fee Related
- 2009-12-18 EP EP09805753.2A patent/EP2368265B1/fr not_active Not-in-force
- 2009-12-18 WO PCT/FR2009/052620 patent/WO2010072956A1/fr active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN102265391B (zh) | 2014-10-08 |
| EP2368265A1 (fr) | 2011-09-28 |
| FR2940520A1 (fr) | 2010-06-25 |
| WO2010072956A1 (fr) | 2010-07-01 |
| EP2368265B1 (fr) | 2013-08-21 |
| FR2940520B1 (fr) | 2011-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| US20080280416A1 (en) | Techniques for Layer Transfer Processing | |
| KR101362688B1 (ko) | 광전 변환 장치 및 그 제조 방법 | |
| CN101140933B (zh) | 半导体器件以及制造半导体器件的方法 | |
| KR19980064201A (ko) | 반도체 부재의 제조방법 | |
| CN100514560C (zh) | 制造片形结构的方法、该方法的应用、和制备的片形结构 | |
| CN1836323A (zh) | 混合晶向衬底上的高性能cmos soi器件 | |
| CN103038863A (zh) | 制备用于结合的表面的氧等离子体转化方法 | |
| AU745315B2 (en) | Method for manufacturing semiconductor article | |
| US11328927B2 (en) | System for integration of elemental and compound semiconductors on a ceramic substrate | |
| KR20050044643A (ko) | 접합 웨이퍼 및 접합 웨이퍼의 제조방법 | |
| CN106057934A (zh) | 背接触太阳能电池装置 | |
| CN102103979B (zh) | 一种制作利用硅通孔构成的三维硅基无源电路的方法 | |
| CN104507854A (zh) | 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 | |
| CN101325154A (zh) | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 | |
| JP2009539255A (ja) | 薄膜光起電構造および製造 | |
| CN104507853A (zh) | 形成基板两侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备 | |
| CN102265391B (zh) | 半导体结构 | |
| CN102742004B (zh) | 键合半导体结构及其形成方法 | |
| CN100379030C (zh) | 具有电容器的单片集成soi电路 | |
| CN101467245A (zh) | 薄膜光伏结构及其制造 | |
| CN1992173B (zh) | 用于注入键合衬底以便导电的方法和结构 | |
| US20080197443A1 (en) | Semiconductor Substrate Comprising a Pn-Junction and Method For Producing Said Substrate | |
| CN115966462A (zh) | 一种复合工程衬底及其制备方法 | |
| CN115050690A (zh) | 一种绝缘体上硅及其制备方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141008 Termination date: 20181218 |