CN102263085B - 封装结构以及封装工艺 - Google Patents

Abstract

本发明公开了一种封装结构以及封装工艺，采用柱状凸块来连接上层的第二芯片与下层的第一芯片的直通硅穿孔，因此可通过调整柱状凸块的高度来控制第一芯片与第二芯片之间的间距。换言之，此柱状凸块可以补偿第一芯片与周围的封装胶体之间的高度差，因此可以确保柱状凸块与凸出的直通硅穿孔有效接合，改善工艺良率。同时，通过柱状凸块可维持第二芯片与封装胶体之间的间距，使底胶可被顺利填入第一芯片与第二芯片之间。

Description

封装结构以及封装工艺

技术领域

本发明涉及一种封装结构与封装工艺，且特别涉及一种堆叠式的封装结构与封装工艺。

背景技术

在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式半导体元件封装等多半导体元件封装技术。

堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。

已知的一种堆叠式半导体元件封装是先将芯片载板配置于线路基板上。之后进行封胶工艺，并且在芯片载板上制作直通硅穿孔(Through Silicon Via，TSV)，以电性连接后续堆叠的上层芯片至线路基板。

现有制作直通硅穿孔的工艺是先对芯片载板及其上方的封装胶体进行研磨，以露出直通硅穿孔的顶面。然后，再对芯片载板进行选择性蚀刻，使直通硅穿孔的一端凸出于芯片载板。然而，在对芯片载板进行蚀刻的同时，亦相对使得芯片载板的高度低于周围的封装胶体。举例而言，假设在进行蚀刻工艺前，封装胶体与芯片载板的厚度一致，则在蚀刻工艺后，芯片载板与周围的封装胶体之间将产生3～5μm，甚至大于5μm的高度差。如此一来，当上层芯片与芯片载板接合时，便有可能因为上层芯片上的凸块高度无法弥补此高度差，使得凸块无法与凸出的直通硅穿孔有效接合而导致电性测试失败，或者发生上层芯片与封装胶体之间之间隙过小而无法顺利填入底胶等问题。

发明内容

本发明提供一种封装结构以及封装工艺，其可在堆叠式半导体元件封装中确保上层芯片与芯片载板的直通硅穿孔有效接合，提高工艺良率。

本发明提供一种封装结构以及封装工艺，其可在堆叠式半导体元件封装中有效维持上层芯片与封装胶体之间的间隙，使后续的填胶动作得以顺利进行。

为具体描述本发明的内容，在此提出一种封装结构，包括线路基板、第一芯片、多个第一凸块、第一封胶、第二芯片以及多个柱状凸块。线路基板具有相对的顶面与底面。第一芯片配置于线路基板的顶面上。第一芯片具有相对的顶面以及底面，第一芯片的底面面向线路基板，且第一芯片具有多个直通硅穿孔(Through Silicon Via，TSV)。每一直通硅穿孔的一端凸出第一芯片的顶面。所述多个第一凸块配置于第一芯片与线路基板之间，并且电性连接直通硅穿孔与线路基板。第一封胶全面覆盖线路基板的顶面，并且具有开口，暴露出第一芯片的顶面以及每一直通硅穿孔的该端。第二芯片配置于第一芯片上方，且第二芯片具有底面，面向第一芯片。所述多个柱状凸块配置于第二芯片的底面，以电性连接第二芯片与对应的该多个直通硅穿孔。

在实施例中，所述封装结构还包括第一底胶，配置于第一芯片与线路基板之间，并且包覆第一凸块。

在实施例中，所述封装结构还包括第二封胶，其配置于第一封胶上，并且覆盖第二芯片。

在实施例中，所述封装结构还包括第二底胶，配置于第二芯片与第一芯片之间，并且包覆柱状凸块以及每一直通硅穿孔的该端。

在实施例中，第一封胶的顶面高于第一芯片的顶面。

在实施例中，第一封胶的该顶面高于每一直通硅穿孔露出的该端。

本发明更提出一种封装工艺。首先，提供线路基板，此线路基板具有顶面。接着，接合多个第一芯片于线路基板的顶面，其中每一第一芯片的底面面向线路基板，每一第一芯片还具有多个导电孔道(Conductive Via)以及位于第一芯片的底面上的多个第一凸块，且每一第一凸块电性连接所对应的导电孔道与线路基板。然后，形成第一封胶，使其覆盖线路基板的顶面以及第一芯片。接着，移除每一第一芯片上方的第一封胶以及缩减第一芯片的厚度，以暴露出每一第一芯片的顶面以及每一导电孔道的一端，其中每一导电孔道的该端凸出所对应的第一芯片的顶面而成为直通硅穿孔。之后，分别接合第二芯片于每一第一芯片上。每一第二芯片的底面面向所对应的第一芯片，且每一第二芯片具有多个柱状凸块，其配置于所对应的第二芯片的底面，并且电性连接对应的第二芯片与直通硅穿孔。

在实施例中，所述封装工艺还包括在接合第一芯片于线路基板的顶面之后，形成第一底胶于第一芯片与线路基板之间，第一底胶包覆第一凸块。

在实施例中，所述封装工艺还包括在接合第二芯片与第一芯片之后，形成第二封胶于第一封胶上。第二封胶覆盖第二芯片。

在实施例中，所述封装工艺还包括在分别接合每一第二芯片于所对应的该第一芯片上之后，形成第二底胶于每一第二芯片与所对应的第一芯片之间。第二底胶包覆柱状凸块以及每一直通硅穿孔露出的该端。

在此更提出另一种封装结构，包括线路基板、封装单元以及第一底胶。线路基板具有相对的顶面与底面。封装单元配置于线路基板的顶面上。封装单元包括第一芯片、第一封胶、多个第一凸块、第二芯片以及多个柱状凸块。第一芯片具有相对的顶面以及底面，且第一芯片的底面面向线路基板。第一芯片具有多个直通硅穿孔(Through Silicon Via，TSV)，每一直通硅穿孔的一端凸出第一芯片的顶面。第一封胶包覆第一芯片，第一封胶的底面与第一芯片的该底面齐平，且第一封胶具有开口暴露出第一芯片的顶面以及每一直通硅穿孔的该端。第一凸块配置于第一芯片与线路基板之间，并且电性连接直通硅穿孔与线路基板。第二芯片配置于第一芯片上方，第二芯片具有底面，且第二芯片的底面面向第一芯片。柱状凸块配置于第二芯片的底面，以电性连接第二芯片与对应的直通硅穿孔。

在实施例中，所述封装结构还包括第一底胶，配置于封装单元与线路基板之间，并且包覆第一凸块。

在实施例中，所述封装结构还包括第二封胶，配置于第一封胶上，并且覆盖第二芯片。

在实施例中，所述封装结构还包括第二底胶，配置于第二芯片与第一芯片之间，并且包覆柱状凸块以及每一直通硅穿孔的该端。

在实施例中，第一封胶的顶面高于第一芯片的该顶面。

在实施例中，第一封胶的顶面高于每一直通硅穿孔露出的该端。

本发明更提出一种封装工艺。首先，提供载具，并且在载具上涂布黏着层。接着，配置多个第一芯片于黏着层上，每一第一芯片的底面面向载具。每一第一芯片还具有多个导电孔道以及位于第一芯片的底面上的多个第一凸块。第一凸块埋入黏着层。然后，形成第一封胶于黏着层上，使第一封胶覆盖黏着层以及第一芯片。接着，移除每一第一芯片上方的第一封胶以及缩减第一芯片的厚度，以暴露出每一第一芯片的顶面以及每一导电孔道的一端，使得每一导电孔道的该端凸出所对应的第一芯片的顶面而成为直通硅穿孔。接着，接合第二芯片于每一第一芯片上。每一第二芯片的底面面向所对应的第一芯片，且每一第二芯片具有多个柱状凸块。柱状凸块配置于所对应的第二芯片的底面，并且电性连接对应的第二芯片与直通硅穿孔。然后，移除载具与黏着层，以形成封装单元阵列，并且裁切封装单元阵列，以得到多个封装单元。接着，将所述多个封装单元中的一个接合至线路基板的顶面。封装单元通过所对应的第一凸块电性连接至线路基板。之后，裁切线路基板。

在实施例中，所述封装工艺还包括在将封装单元中的一个接合至线路基板的顶面之后，形成第一底胶于封装单元与线路基板之间。第一底胶包覆第一凸块。

在实施例中，所述封装工艺还包括在接合第二芯片与第一芯片之后，形成第二封胶于第一封胶上，其中第二封胶覆盖第二芯片。

在实施例中，所述封装工艺还包括在接合每一第二芯片于所对应的第一芯片上之后，形成第二底胶于每一第二芯片与所对应的第一芯片之间。第二底胶包覆柱状凸块以及每一直通硅穿孔露出的该端。

基于上述，本发明采用柱状凸块来连接上层的第二芯片与下层的第一芯片的直通硅穿孔，因此可通过调整柱状凸块的高度来控制第一芯片与第二芯片之间的间距。换言之，本发明的柱状凸块可以补偿第一芯片与周围的第一封胶之间的高度差，因此可以确保柱状凸块与凸出的直通硅穿孔有效接合，改善工艺良率。同时，本发明亦可通过柱状凸块来维持第二芯片与第一封胶之间的间距，使第二底胶可被顺利填入第一芯片与第二芯片之间。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示依据本发明的实施例的一种封装结构。

图2A-2K绘示图1的封装结构的一种制作方法。

图3A与3B绘示依据本发明的另一实施例的局部封装工艺。

图4A与4B绘示依据本发明的另一实施例的局部封装工艺。

图5绘示依据本发明的另一实施例的一种封装结构。

图6A-6J绘示图5的封装结构的一种制作方法。

图7A与7B绘示依据本发明的另一实施例的局部封装工艺。

图8A与8B绘示依据本发明的另一实施例的局部封装工艺。

附图标记说明

100、500：封装结构

102、502：载具

104、504：黏着层

110、510：线路基板

110a、510a：线路基板的顶面

110b、510b：线路基板的底面

511：封装单元阵列

512：封装单元：

120、520：第一芯片

120a、520a：第一芯片的顶面

120b、520b：第一芯片的底面

122、522：直通硅穿孔

122’、522’：导电孔道

122a、522a：直通硅穿孔的一端

128、528：焊料

130、530：第一凸块

140、540：第一底胶

150、550：第一封胶

150a、550a：第一封胶的顶面

550b：第一封胶的底面

152、552：第一封胶的开口

160b、560b：第二芯片的底面

160、560：第二芯片

170、570：柱状凸块

180、580：第二底胶

190、590：第二封胶

192、592：焊球

702、704、802、804：热压头

H1、H3：第一封胶与直通硅穿孔之间的高度差

H2、H4：柱状凸块的高度

具体实施方式

本发明的封装结构通过柱状凸块来连接上层的第二芯片与下层的第一芯片，以调整第一芯片与第二芯片之间的间距，补偿第一芯片与周围的封装胶体之间因为形成直通硅穿孔而产生的高度差。此概念可适用于各种堆叠式半导体元件封装，下文分别通过多个实施例来列举说明本发明的技术方案可适用的几种封装结构及其制作方法。

图1绘示依据本发明的实施例的一种封装结构。如图1所示，本实施例的封装结构100包括线路基板110、第一芯片120、多个第一凸块130、第一底胶140、第一封胶150、第二芯片160、多个柱状凸块170以及第二底胶180。线路基板110具有相对的顶面110a与底面110b。第一芯片120配置于线路基板110的顶面110a上。此外，第一芯片120的底面120b面向线路基板110，且第一芯片120具有多个直通硅穿孔122。每一直通硅穿孔122的一端122a凸出第一芯片120的顶面120a。

请再参考图1，第一凸块130配置于第一芯片120与线路基板110之间，以电性连接直通硅穿孔122与线路基板110。第一底胶140配置于第一芯片120与线路基板110之间，以包覆第一凸块130。此外，第一封胶150全面覆盖线路基板110的顶面110a，并且具有一开口152暴露出第一芯片120的顶面120a以及每一直通硅穿孔122的该端122a。在此，制作直通硅穿孔122时，需先研磨第一芯片120及其上方的第一封胶150，露出每一直通硅穿孔122的顶面。然后，再对第一芯片120进行选择性蚀刻，使每一直通硅穿孔122的该端122a凸出于第一芯片120。因此，第一封胶150的顶面150a可能高于第一芯片120的顶面120a。同时，第一封胶150的顶面150a也可能高于每一直通硅穿孔122露出的该端122a。

第二芯片160配置于第一芯片120上方，且第二芯片160的底面160b面向第一芯片120。柱状凸块170配置于第二芯片160的底面160b，以电性连接第二芯片160与对应的直通硅穿孔122。柱状凸块170与对应的直通硅穿孔122之间例如通过焊料128相互接合。第二底胶180配置于第二芯片160与第一芯片120之间，并且包覆柱状凸块170以及每一直通硅穿孔122的该端122a。此外，封装结构100还可包括第二封胶190，其配置于第一封胶150上，并且覆盖第二芯片160以及第二底胶180。线路基板110的底面110b可具有多个焊球192。

在本实施例的封装结构100中，第一封胶150的顶面150a与每一直通硅穿孔122露出的该端122a之间例如具有高度差H1，而柱状凸块170的高度H2可大于此高度差H1，以补偿此高度差H1，并确保柱状凸块170可与直通硅穿孔122有效接合。柱状凸块的材料例如是铜或是其他适合的导电材料。

另外，在本实施例中，第二芯片160的尺寸大于第一芯片120。由于柱状凸块170的高度H2大于第一封胶150的顶面150a与每一直通硅穿孔122露出的该端122a之间的高度差H1，因此第二芯片160不会触碰第一封胶150的顶面150a，使得第二底胶180可被顺利填入第一芯片120与第二芯片160之间以及第二芯片160与第一封胶150之间。当然，在其他实施例中，第二芯片160的尺寸也可能小于第一芯片120。本发明并不限定第一芯片120与第二芯片160的相对大小。

图2A-2K绘示前述实施例的封装结构100的一种制作方法，其中为了方便说明，图2A-2K仅绘示局部区域中一个单元的封装流程。实际上，本发明的封装工艺是晶片级封装工艺，是同时对载具上的多个阵列排列的单元进行封装步骤，以形成多个如图1所示的封装结构100。

首先，如图2A所示，将线路基板110配置于一载具102上，其中线路基板110的底面110b通过黏着层104与载具102接合。载具102例如是一晶片或其它适用的基材。接着，如图2B所示，在线路基板110的顶面110a上涂布第一底胶140。此第一底胶140例如是热固化胶。并且，如图2C所示，热压头702抓取第一芯片120，并将第一芯片120以倒装片方式接合到线路基板110上。第一芯片120的底面120b面向线路基板110。第一芯片120还具有多个导电孔道122’以及位于其底面120b上的多个第一凸块130。

之后，如图2D所示，每一第一凸块130电性连接所对应的导电孔道122’与线路基板110。此外，第一底胶140会包覆第一凸块130。并且，形成第一封胶150，使其覆盖线路基板110的顶面110a、第一芯片120以及第一底胶140。接着，如图2E所示，通过化学机械抛光或其他适用的工艺来移除第一芯片120上方的第一封胶150以及缩减第一芯片120的厚度，以暴露出第一芯片120的顶面120a以及每一导电孔道122’的一端122a，使得每一导电孔道122’的该端122a凸出第一芯片120的顶面120a而成为直通硅穿孔122。

然后，如图2F所示，对每一直通硅穿孔122的该端122a进行表面处理，并可在每一直通硅穿孔122的该端122a形成焊料128或是镍金层，以增进后续的柱状凸块170与直通硅穿孔122的接合性(bondibility)。之后，如图2G所示，在第一芯片120的顶面120a上形成第二底胶180。此第二底胶180例如是一热固化胶。

接着，如图2H所示，热压头704抓取第二芯片160，并将第二芯片160以倒装片方式接合到第一芯片120上。第二芯片160的底面160b面向第一芯片120。此外，第二芯片160的底面160b形成有多个柱状凸块170。之后，如图2I所示，所述多个柱状凸块170与对应的直通硅穿孔122经由焊料128接合，以电性连接第二芯片160与第一芯片120。第二底胶180包覆柱状凸块170以及每一直通硅穿孔122露出的该端122a。另外，本实施例在完成图2H的步骤之后，还可以如图2I所示，形成第二封胶190于第一封胶150上。第二封胶190覆盖第二芯片160以及第二底胶180。

在其他实施例中，也可以选择不形成第二封胶190。

在前述步骤之后，可再如图2J所示，分离线路基板110与载具102。并且，如图2K所示，在线路基板110的底面110b上形成多个焊球192，并且对阵列型态的整个封装结构进行单体化切割，以得到多个如图1所示的封装结构100。此时，所得到的封装结构100中，线路基板110、第一封胶150以及第二封胶190的侧面会相互切齐。

前述图2A-2K所示的封装工艺是先形成第一底胶140，之后再进行倒装片接合的方式来接合第一芯片120与线路基板110。此外，先形成第二底胶180，之后再进行倒装片接合的方式来接合第一芯片120与第二芯片160。

然而，本发明并不限于此。

图3A与3B绘示依据本发明的另一实施例的局部封装工艺。承续图2A所绘示的工艺步骤，图3A选择先将第一芯片120以倒装片方式接合至线路基板110。之后，再如图3B所示，在第一芯片120与线路基板110之间填入第一底胶140，使第一底胶140包覆第一凸块130。在完成图3B所示的步骤之后，可继续进行图2D的步骤。

图4A与4B绘示依据本发明的另一实施例的局部封装工艺。承续图2F所绘示的工艺步骤，图4A选择先将第二芯片160以倒装片方式接合至第一芯片120。之后，再如图4B所示，在第一芯片120与第二芯片160之间填入第二底胶180，使第二底胶180包覆柱状凸块170以及每一直通硅穿孔122露出的该端122a。在完成图4B所示的步骤之后，可继续进行图2I的步骤。

图5绘示依据本发明的另一实施例的一种封装结构。如图5所示，封装结构500，包括线路基板510、封装单元512以及第一底胶540。线路基板510具有相对的顶面510a与底面510b。封装单元512配置于线路基板510的顶面510a上。封装单元512包括第一芯片520、第一封胶550、多个第一凸块530、第二芯片560、多个柱状凸块570以及第二底胶580。第一芯片520具有相对的顶面520a以及底面520b，且第一芯片520的底面520b面向线路基板510。

第一芯片520具有多个直通硅穿孔522。每一直通硅穿孔522的一端522a凸出第一芯片520的顶面520a。第一封胶550包覆第一芯片520。第一封胶550的底面550b与第一芯片520的底面520b齐平，且第一封胶550具有开口552暴露出第一芯片520的顶面520a以及每一直通硅穿孔522的该端522a。第一凸块530配置于第一芯片520与线路基板510之间，并且电性连接直通硅穿孔522与线路基板510。

在此，因为制作直通硅穿孔522需先研磨第一芯片520及其上方的第一封胶550，露出每一直通硅穿孔522的顶面。然后，再对第一芯片520进行选择性蚀刻，使每一直通硅穿孔522的该端522a凸出于第一芯片520。因此，第一封胶550的顶面550a可能高于第一芯片520的顶面520a。同时，第一封胶550的顶面550a也可能高于每一直通硅穿孔522露出的该端522a。

第二芯片560配置于第一芯片520上方。第二芯片560的底面560b面向第一芯片520。柱状凸块570配置于第二芯片560的底面560b，以电性连接第二芯片560与对应的直通硅穿孔522。柱状凸块570与对应的直通硅穿孔522之间例如通过焊料528相互接合。此外，第二底胶580配置于第二芯片560与第一芯片520之间，并且包覆柱状凸块570以及每一直通硅穿孔522的该端522a。第一底胶540配置于封装单元512与线路基板510之间，并且包覆第一凸块530。此外，封装结构500还可包括第二封胶590，其配置于第一封胶550上，并且覆盖第二芯片560以及第二底胶580。线路基板510的底面510b可具有多个焊球592。

在本实施例的封装结构500中，第一封胶550的顶面550a与每一直通硅穿孔522露出的该端522a之间例如具有高度差H3，而柱状凸块570的高度H4可大于此高度差H3，以补偿此高度差H3，并确保柱状凸块570可与直通硅穿孔522有效接合。

另外，在本实施例中，第二芯片560的尺寸大于第一芯片520。由于柱状凸块570的高度H4大于第一封胶550的顶面550a与每一直通硅穿孔522露出的该端522a之间的高度差H3，因此第二芯片560不会触碰第一封胶550的顶面550a，使得第二底胶580可被顺利填入第一芯片520与第二芯片560之间以及第二芯片560与第一封胶550之间。当然，在其他实施例中，第二芯片560的尺寸也可能小于第一芯片520。本发明并不限定第一芯片520与第二芯片560的相对大小。

图6A-6J绘示前述实施例的封装结构500的一种制作方法，其中为了方便说明，图6A-6J仅绘示局部区域中一个单元的封装流程。实际上，本发明的封装工艺是晶片级封装工艺，是同时对载具上的多个阵列排列的单元进行封装步骤，以形成多个如图5所示的封装结构500。

首先，如图6A所示，提供一载具502，并且在载具502上涂布黏着层504。接着，配置第一芯片520于黏着层504上。第一芯片520的底面520b面向载具502。第一芯片520具有多个导电孔道522’以及位于第一芯片520的底面520b上的多个第一凸块530，其中第一凸块530埋入黏着层504。

然后，如图6B所示，形成第一封胶550于黏着层504上，使第一封胶550覆盖黏着层504以及第一芯片520。接着，如图6C所示，移除第一芯片520上方的第一封胶550以及缩减第一芯片520的厚度，以暴露出第一芯片520的顶面520a以及每一导电孔道522’的一端522a，使得每一导电孔道522’的该端522a凸出所对应的第一芯片520的顶面520a而成为直通硅穿孔522。

然后，如图6D所示，对每一直通硅穿孔522的该端522a进行表面处理，并可在每一直通硅穿孔522的该端522a形成焊料528，以增进后续的柱状凸块570与直通硅穿孔522的接合性(bondibility)。之后，如图6E所示，在第一芯片520的顶面520a上形成第二底胶580。此第二底胶580例如是热固化胶。

接着，如图6F所示，热压头802抓取第二芯片560，并将第二芯片560以倒装片方式接合到第一芯片520上。第二芯片560的底面560b面向第一芯片520。此外，第二芯片560的底面560b形成有多个柱状凸块570。之后，如图6G所示，所述多个柱状凸块570与对应的直通硅穿孔522经由焊料528接合，以电性连接第二芯片560与第一芯片520。第二底胶580包覆柱状凸块570以及每一直通硅穿孔522露出的该端522a。另外，本实施例在完成图6F的步骤之后，还可以如图6G所示，形成第二封胶590于第一封胶550上。第二封胶590覆盖第二芯片560以及第二底胶580。

在其他实施例中，也可以选择不形成第二封胶590。

在前述步骤之后，可再如图6H所示，移除载具502与黏着层504，以形成封装单元阵列511。此时，原先埋入黏着层504的第一凸块530会暴露出来。之后，裁切封装单元阵列511，以得到多个封装单元512(请参见图6I)。

接着，如图6I与6J所示，在线路基板510的顶面510a上涂布第一底胶540。此第一底胶540例如是热固化胶。并且，热压头804抓取封装单元512，并将封装单元512以倒装片方式接合到线路基板510上。

之后，如图6J所示，第一芯片520的底面520b面向线路基板510。封装单元512通过第一芯片520的底面520b上的第一凸块530电性连接至线路基板510，而第一底胶540包覆第一凸块530。此外，在线路基板510的底面510b上形成多个焊球592，并且对阵列型态的整个封装结构进行单体化切割，以得到多个如图5所示的封装结构500。

前述图6A-6J所示的封装工艺是先于第一芯片520与第二芯片560之间填入第二底胶580，再以倒装片接合的方式来接合第一芯片520与第二芯片560。此外，先于封装单元512与线路基板510之间填入第一底胶540，再以倒装片接合的方式来接合封装单元512与线路基板510。

然而，本发明并不限于此。

图7A与7B绘示依据本发明的另一实施例的局部封装工艺。承续图6D所绘示的工艺步骤，图7A选择先将第二芯片560以倒装片方式接合至第一芯片520。之后，再如图7B所示，在第一芯片520与第二芯片560之间填入第二底胶580，使第二底胶580包覆柱状凸块570以及每一直通硅穿孔522露出的该端522a。在完成图7B所示的步骤之后，可继续进行图6G的步骤。

图8A与8B绘示依据本发明的另一实施例的局部封装工艺。承续图6H所绘示的工艺步骤，图8A选择先将封装单元512以倒装片方式接合至线路基板510。之后，再如图8B所示，在封装单元512与线路基板510之间填入第一底胶540，使第一底胶540包覆第一凸块530。在完成图8B所示的步骤之后，可在线路基板510的底面510b上形成多个焊球592，并且对阵列型态的整个封装结构进行单体化切割，以得到多个如图5所示的封装结构500。

综上所述，本发明并不限定填胶与倒装片接合步骤的顺序，也不限定上层的第二芯片与下层的第一芯片之间的大小关系。由于采用柱状凸块来连接上层的第二芯片与下层的第一芯片的直通硅穿孔，因此可通过调整柱状凸块的高度来控制第一芯片与第二芯片之间的间距，以补偿第一芯片与周围的第一封胶之间的高度差。如此一来，可在堆叠式半导体元件封装中确保第二芯片与第一芯片的直通硅穿孔有效接合，提高工艺良率。此外，本发明亦可通过柱状凸块来维持上层的第二芯片与第一封胶之间的间距，使后续的填胶动作得以顺利进行。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定为准。

Claims (20)

1.一种封装结构，包括：

线路基板，具有相对的顶面与底面；

第一芯片，配置于该线路基板的该顶面上，该第一芯片具有相对的顶面以及底面，该第一芯片的该底面面向该线路基板，且该第一芯片具有多个直通硅穿孔，每一直通硅穿孔的一端凸出该第一芯片的该顶面；

多个第一凸块，配置于该第一芯片与该线路基板之间，并且电性连接该多个直通硅穿孔与该线路基板；

第一封胶，全面覆盖该线路基板的该顶面，并且具有开口，暴露出该第一芯片的该顶面以及每一直通硅穿孔的该端；

第二芯片，配置于该第一芯片上方，该第二芯片具有底面，该第二芯片的该底面面向该第一芯片；以及

多个柱状凸块，配置于该第二芯片的该底面，以电性连接该第二芯片与对应的该多个直通硅穿孔。

2.如权利要求1所述的封装结构，还包括第一底胶，配置于该第一芯片与该线路基板之间，并且包覆该多个第一凸块。

3.如权利要求1所述的封装结构，还包括第二封胶，配置于该第一封胶上，并且覆盖该第二芯片。

4.如权利要求1所述的封装结构，还包括第二底胶，配置于该第二芯片与该第一芯片之间，并且包覆该多个柱状凸块以及每一直通硅穿孔的该端。

5.如权利要求1所述的封装结构，其中该第一封胶的顶面高于该第一芯片的该顶面。

6.如权利要求1所述的封装结构，其中该第一封胶的该顶面高于每一直通硅穿孔露出的该端。

7.一种封装工艺，包括：

提供线路基板，该线路基板具有顶面；

接合多个第一芯片于该线路基板的该顶面，每一第一芯片的底面面向该线路基板，每一第一芯片还具有多个导电孔道以及位于该第一芯片的该底面上的多个第一凸块，每一第一凸块电性连接所对应的该导电孔道与该线路基板；

形成第一封胶，使其覆盖该线路基板的该顶面以及该多个第一芯片；

移除每一第一芯片上方的该第一封胶以及缩减该第一芯片的厚度，以暴露出每一第一芯片的顶面以及每一导电孔道的一端，每一导电孔道的该端凸出所对应的该第一芯片的该顶面而成为直通硅穿孔；以及

分别接合第二芯片于每一第一芯片上，每一第二芯片的底面面向所对应的该第一芯片，且每一第二芯片具有多个柱状凸块，该多个柱状凸块配置于所对应的第二芯片的该底面，并且电性连接对应的多个该第二芯片与多个该直通硅穿孔。

8.如权利要求7所述的封装工艺，还包括：

在接合该多个第一芯片于该线路基板的该顶面之后，形成第一底胶于该多个第一芯片与该线路基板之间，该第一底胶包覆该多个第一凸块。

9.如权利要求7所述的封装工艺，还包括：在接合该多个第二芯片与该多个第一芯片之后，形成第二封胶于该第一封胶上，该第二封胶覆盖该多个第二芯片。

10.如权利要求7所述的封装工艺，还包括：

在分别接合每一第二芯片于所对应的该第一芯片上之后，形成第二底胶于每一第二芯片与所对应的该第一芯片之间，该第二底胶包覆该多个柱状凸块以及每一直通硅穿孔露出的该端。

11.一种封装结构，包括：

线路基板，具有相对的顶面与底面；

封装单元，配置于该线路基板的该顶面上，该封装单元包括：

第一芯片，具有相对的顶面以及底面，该第一芯片的该底面面向该线路基板，且该第一芯片具有多个直通硅穿孔，每一直通硅穿孔的一端凸出该第一芯片的该顶面；

第一封胶，包覆该第一芯片，该第一封胶的底面与该第一芯片的该底面齐平，且该第一封胶具有开口，暴露出该第一芯片的该顶面以及每一直通硅穿孔的该端；

多个第一凸块，配置于该第一芯片与该线路基板之间，并且电性连接该多个直通硅穿孔与该线路基板；

第二芯片，配置于该第一芯片上方，该第二芯片具有底面，该第二芯片的该底面面向该第一芯片；以及

多个柱状凸块，配置于该第二芯片的该底面，以电性连接该第二芯片与对应的该多个直通硅穿孔。

12.如权利要求11所述的封装结构，还包括第一底胶，配置于该封装单元与该线路基板之间，并且包覆该多个第一凸块。

13.如权利要求11所述的封装结构，还包括第二封胶，配置于该第一封胶上，并且覆盖该第二芯片。

14.如权利要求11所述的封装结构，还包括第二底胶，配置于该第二芯片与该第一芯片之间，并且包覆该多个柱状凸块以及每一直通硅穿孔的该端。

15.如权利要求11所述的封装结构，其中该第一封胶的顶面高于该第一芯片的该顶面。

16.如权利要求11所述的封装结构，其中该第一封胶的该顶面高于每一直通硅穿孔露出的该端。

17.一种封装工艺，包括：

提供载具，该载具上涂布黏着层；

配置多个第一芯片于该黏着层上，每一第一芯片的底面面向该载具，每一第一芯片还具有多个导电孔道以及位于该第一芯片的该底面上的多个第一凸块，该多个第一凸块埋入该黏着层；

形成第一封胶于该黏着层上，该第一封胶覆盖该黏着层以及该多个第一芯片；

移除每一第一芯片上方的该第一封胶以及缩减该第一芯片的厚度，以暴露出每一第一芯片的顶面以及每一导电孔道的一端，每一导电孔道的该端凸出所对应的该第一芯片的该顶面而成为直通硅穿孔；

接合第二芯片于每一第一芯片上，每一第二芯片的底面面向所对应的该第一芯片，且每一第二芯片具有多个柱状凸块，该多个柱状凸块配置于所对应的该第二芯片的该底面，并且电性连接对应的多个该第二芯片与多个该直通硅穿孔；

移除该载具与该黏着层，以形成封装单元阵列，并且裁切该封装单元阵列，以得到多个封装单元；

将该多个封装单元中的一个接合至线路基板的顶面，该封装单元通过所对应的该多个第一凸块电性连接至该线路基板；以及

裁切该线路基板。

18.如权利要求17所述的封装工艺，还包括：

在将该多个封装单元中的一个接合至该线路基板的该顶面之后，形成第一底胶于该封装单元与该线路基板之间，该第一底胶包覆该多个第一凸块。

19.如权利要求17所述的封装工艺，还包括：在接合该多个第二芯片与该多个第一芯片之后，形成第二封胶于该第一封胶上，该第二封胶覆盖该多个第二芯片。

20.如权利要求17所述的封装工艺，还包括：

在接合每一第二芯片于所对应的该第一芯片上之后，形成第二底胶于每一第二芯片与所对应的该第一芯片之间，该第二底胶包覆该多个柱状凸块以及每一直通硅穿孔露出的该端。

Images