CN102253643B - 一种高精度时间测量电路及测量方法 - Google Patents
一种高精度时间测量电路及测量方法 Download PDFInfo
- Publication number
- CN102253643B CN102253643B CN2011101702597A CN201110170259A CN102253643B CN 102253643 B CN102253643 B CN 102253643B CN 2011101702597 A CN2011101702597 A CN 2011101702597A CN 201110170259 A CN201110170259 A CN 201110170259A CN 102253643 B CN102253643 B CN 102253643B
- Authority
- CN
- China
- Prior art keywords
- circuit
- latch
- time
- phase inverter
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005259 measurement Methods 0.000 claims abstract description 25
- 230000000630 rising effect Effects 0.000 claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 241001269238 Data Species 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
本发明公开了一种高精度时间测量电路及测量方法，包括环形振荡器和与其连接的粗计数器，其特征是：所述环形振荡器和所述粗计数器都连接锁存与编码电路，所述环形振荡器和所述锁存与编码电路都连接校准电路。本电路测量精度高，时间测量的分辨率为一级反相器的延时(在0.35um工艺、25℃、3.3V供电电压下约为50皮秒)，该电路采用纯数字电路方式实现，容易在不同工艺上实现，结构简单，可以广泛应用于激光测距，超声波热计量、超声波流量测量等领域。
Description
技术领域
本发明涉及电子测量领域，具体的讲，涉及一种高精度时间测量电路及测量方法。
背景技术
时间测量是一种将时间间隔转换为数字信号的技术，传统的时间测量多采用脉冲计数的方式进行，即利用一个高速的时钟在被测的时间间隔内计数，依据计数值和脉冲周期计算出时间，这种方式只适用于对计量精度要求不高的场合，精度很难突破ns级别。近年来由于CMOS电路工艺的不断发展，出现了利用信号通过逻辑门的传播延时进行时间测量的新技术，该技术可以将时间测量分辨率提高到一个单位逻辑门的最小延时(在0.35um工艺、25℃、3.3V供电电压下约为50皮秒)。但CMOS工艺下逻辑电路延时容易受电压、温度等外部因素的影响，必须采用一定的校正或补偿措施才能保证测量的精度。由于半导体制造工艺的限制，需要采取复杂的补偿技术才能保证逻辑电路在各种工艺角和应用环境下有稳定的延时，且补偿电路需要针对特定的工艺进行设计，增加了设计难度，不利于电路结构的移植和产品升级，例如授权公告号为CN100539428C的发明专利中提及到的“一种高性能时间数字转换器电路架构”，该电路架构由采用了补偿控制源方式，这种设计方式对实现工艺有很强的依赖性，需要全定制的设计流程，设计复杂度很高。
发明内容
本发明要解决的技术问题是提供一种高精度时间测量电路及测量方法，该电路采用纯数字电路方式实现，容易在不同工艺上实现，结构简单。
本发明采用如下技术方案实现发明目的：
一种高精度时间测量电路，包括环形振荡器和与其连接的粗计数器，其特征是：所述环形振荡器和所述粗计数器都连接锁存与编码电路，所述环形振荡器和所述锁存与编码电路都连接校准电路；所述校准电路用于输入时间测量的起始、结束信号和参考时钟信号；所述环形振荡器用于产生测量时间内反相器延时个数，所述粗计数器用于记录测量时间内脉冲上升沿数值和脉冲下降沿数值，所述锁存和编码电路用于锁存所述粗计数器的上升沿计数值、下降沿计数值和当前环形振荡器的反相器状态，并对这三组锁存数据进行编码，输出值为测量时间内反相器延时的个数。
作为对本技术方案的进一步限定，所述环形振荡电路包括一个与非门和一组反相器，所述每个反相器的输出连接下一个反相器的输入，所述与非门的一个输入端连接所述校准电路，另一个输入端连接最后一级反相器的输出，所述与非门的输出连接所述第一级反相器的输入。
作为对本技术方案的进一步限定，所述粗计数器包括上升沿高速计数器和下降沿高速计数器。
作为对本技术方案的进一步限定，所述上升沿高速计数器包括一组上升沿D触发器和一组与门。
作为对本技术方案的进一步限定，所述下降沿高速计数器包括一组下降沿D触发器和一组与门。
作为对本技术方案的进一步限定，所述锁存与编码电路包括下降沿计数值锁存器、上升沿计数值锁存器、环振状态锁存器和编码电路，所述下降沿计数值锁存器、上升沿计数值锁存器和环振状态锁存器都连接到所述编码电路。
本技术方案还提供了一种高精度时间测量方法，其特征是：包括以下步骤：
（7.1）校准电路接收外部起始信号，环形振荡器开始动作；
（7.2）粗计数器分别记录当前环形振荡器的上升沿个数和下降沿个数；
（7.3）经过被测时间Tt后，校准电路接收外部结束信号，锁存与编码电路分别锁存当前的上升沿计数值Nr、下降沿计数值Nf和当前环形振荡器的状态；
（7.4）编码电路对锁存与编码电路中锁存的三组数据进行编码，输出被测时间Tt内环形振荡器的反相器延时的个数Nt。
（7.5）启动校准电路，测量一个标准信号周期内反相器延时的个数，记录为Ns,则被测时间Tt计算公式为：Tt＝Ts×（Nt/Ns）
作为对本技术方案的进一步限定，所述步骤（7.4）包括如下步骤：
（7.4.1）从锁存的上升沿计数值Nr和下降沿计数值Nf中选出正确的一组数据进行计算，标记为K，K的选择方式具体如下：将所有可能的2n种环振状态按时间先后顺序排列，以环振状态的最低位由1变0的时刻为中心位置，由此往前数(n+1)/2个状态，往后数(n-1)/2个状态，这n个状态定义为一个区间，若锁存的环振状态落在此区间之内，K选择Nr，否则选择Nf；
（7.4.2）编码电路根据锁存的环振状态和选定的K值计算出被测时间间隔Nt内反相器延时的个数，计算公式为：Nt ＝2nK+F，其中F由锁存环振状态以及K的选择得到，F的编码方式具体如下：
第一步，将锁存环振状态进行变换，从左侧开始隔位取反，具体方式为：最高位不变，次高位取反，以此类推，变换后的n位二进制数标记为L。
第二步，计算L中1的个数，标记为NUM_ONES；L的最高位标记为Lmsb。
第三步，若Lmsb为0，则F=n-NUM_ONES；若Lmsb=1且K的取值为Nr，则F=n+NUM_ONES；若Lmsb=1且K的取值为Nf，F=NUM_ONES-n。
与现有技术相比，本发明的优点和积极效果是：本电路测量精度高，时间测量的分辨率为一级反相器的延时(在0.35um工艺、25℃、3.3V供电电压下约为50皮秒)，该电路采用纯数字电路方式实现，容易在不同工艺上实现，结构简单，可以广泛应用于激光测距，超声波热计量、超声波流量测量等领域。
附图说明
图1为本发明优选实施例的结构方框图。
图2为本发明优选实施例的环形振荡器电路原理图。
图3为本发明优选实施例的粗计数器电路原理图。
图4为本发明优选实施例的上升沿高速计数器的电路原理图。
图5为本发明优选实施例的下降沿高速计数器的电路原理图。
图6为本发明优选实施例的锁存和编码电路原理图。
图7为本发明优选实施例的校准电路工作波形图。
具体实施方式
下面结合附图和优选实施例对本发明作更进一步的详细描述。
参见图1－图7，本发明包括校准电路、环形振荡器、锁存和编码电路和粗计数器，所述环形振荡器连接粗计数器，所述环形振荡器和所述粗计数器都连接锁存与编码电路，所述环形振荡器和所述锁存与编码电路都连接校准电路。
所述校准电路用于输入时间测量的起始、结束信号和参考时钟信号；所述环形振荡器用于产生测量时间内反相器延时个数；所述粗计数器用于记录测量时间内脉冲上升沿数值和脉冲下降沿数值；所述锁存和编码电路用于锁存所述粗计数器的上升沿计数值、下降沿计数值和当前环形振荡器的反相器状态，并对这三组锁存数据进行编码，输出值为测量时间内反相器延时的个数。
在非校准状态下，校准电路根据外部起始信号和外部结束信号产生时间测量的起始信号和结束信号，在校准状态下，根据参考时钟产生时间测量的起始信号和结束信号，校准电路是根据图7所示的波形设计，现有技术实现此波形的电路都可作为校准电路，在此不再赘述。
所述环形振荡电路包括一个与非门和一组反相器，所述每个反相器的输出连接下一个反相器的输入，所述与非门的一个输入端连接所述校准电路，另一个输入端连接最后一级反相器的输出，所述与非门的输出连接所述第一级反相器的输入。所述环形振荡电路包括1个与非门和n-1个反相器，其中n为奇数，与非门和每个反相器的传播延时均为t，在使能信号有效的情况下，相当于一个由n个反相器构成的环形振荡器，环形振荡器输出时钟周期为2nt。
所述粗计数器包括上升沿高速计数器和下降沿高速计数器，计数时钟为环形振荡器的输出时钟，它输出两个数值：上升沿计数器的计数值和下降沿计数器的计数值。
如图4所示，以6位计数器为例，所述上升沿高速计数器包括6个上升沿D触发器和部分组合逻辑，其连接方式保证了时钟上升沿到来时，计数值的各个位同时变化，最大程度减少了毛刺。
如图5所示，以6位计数器为例，所述下降沿高速计数器包括6个下降沿D触发器和部分组合逻辑，其连接方式保证了时钟下降沿到来时，计数值的各个位同时变化，最大程度减少了毛刺。
所述锁存与编码电路包括下降沿计数值锁存器、上升沿计数值锁存器、环振状态锁存器和编码电路，所述下降沿计数值锁存器、上升沿计数值锁存器和环振状态锁存器都连接到所述编码电路。在时间测量的结束时刻，时间测量的结束信号将当前环形振荡器中的每个反相器的状态锁存到环振状态锁存器中，同时将当前粗计数器的上升沿计数值和下降沿计数值分别锁存到上升沿计数值锁存器和下降沿计数值锁存器中，这两组锁存值分别标记为Nr和Nf，编码电路对这三组锁存数据进行编码，输出值为时间起始信号到结束信号这段时间内反相器延时的个数。锁存器的锁存时钟与被锁存的数据之间为异步关系，因此Nr和Nf两组锁存值有较高的出错几率，本发明所述的电路结构保证了这两组锁存值最多只有一组出现错误，编码电路设计了特殊的编码方式，从Nr和Nf中选出正确的一组数据进行计算，标记为K，K的选择方式具体如下：将所有可能的2n种环振状态按时间先后顺序排列，以环振状态的最低位由1变0的时刻(即环振时钟下降沿)为中心位置，由此往前数(n+1)/2个状态，往后数(n-1)/2个状态，这n个状态定义为一个区间，若锁存的环振状态落在此区间之内，K选择Nr，否则选择Nf。编码电路根据锁存的环振状态和选定的K值计算出被测时间间隔内反相器延时的个数，Nt的计算公式为：Nt＝2nK+F。其中F由锁存环振状态以及K的选择得到，F的编码方式如下：
第一步，将锁存环振状态进行变换，从左侧开始隔位取反，具体方式为：最高位不变，次高位取反，以此类推，变换后的n位二进制数标记为L。
第二步，计算L中1的个数，标记为NUM_ONES；L的最高位标记为Lmsb。
第三步，若Lmsb为0，则F=n-NUM_ONES；若Lmsb=1且K的取值为Nr，则F=n+NUM_ONES；若Lmsb=1且K的取值为Nf，F=NUM_ONES-n。
以n=15为例，一个可行的编码表如下表所示：
| 锁存环振状态 | K | L | NUM_ONES | F |
| 0010_1010_1010_101 | Nf | 0111_1111_1111_111 | 14 | 1 |
| 0110_1010_1010_101 | Nf | 0011_1111_1111_111 | 13 | 2 |
| 0100_1010_1010_101 | Nf | 0001_1111_1111_111 | 12 | 3 |
| 0101_1010_1010_101 | Nf | 0000_1111_1111_111 | 11 | 4 |
| 0101_0010_1010_101 | Nf | 0000_0111_1111_111 | 10 | 5 |
| 0101_0110_1010_101 | Nf | 0000_0011_1111_111 | 9 | 6 |
| 0101_0100_1010_101 | Nr | 0000_0001_1111_111 | 8 | 7 |
| 0101_0101_1010_101 | Nr | 0000_0000_1111_111 | 7 | 8 |
| 0101_0101_0010_101 | Nr | 0000_0000_0111_111 | 6 | 9 |
| 0101_0101_0110_101 | Nr | 0000_0000_0011_111 | 5 | 10 |
| 0101_0101_0100_101 | Nr | 0000_0000_0001_111 | 4 | 11 |
| 0101_0101_0101_101 | Nr | 0000_0000_0000_111 | 3 | 12 |
| 0101_0101_0101_001 | Nr | 0000_0000_0000_011 | 2 | 13 |
| 0101_0101_0101_011 | Nr | 0000_0000_0000_001 | 1 | 14 |
| 0101_0101_0101_010 | Nr | 0000_0000_0000_000 | 0 | 15 |
| 1101_0101_0101_010 | Nr | 1000_0000_0000_000 | 1 | 16 |
| 1001_0101_0101_010 | Nr | 1100_0000_0000_000 | 2 | 17 |
| 1011_0101_0101_010 | Nr | 1110_0000_0000_000 | 3 | 18 |
| 1010_0101_0101_010 | Nr | 1111_0000_0000_000 | 4 | 19 |
| 1010_1101_0101_010 | Nr | 1111_1000_0000_000 | 5 | 20 |
| 1010_1001_0101_010 | Nr | 1111_1100_0000_000 | 6 | 21 |
| 1010_1011_0101_010 | Nf | 1111_1110_0000_000 | 7 | -8 |
| 1010_1010_0101_010 | Nf | 1111_1111_0000_000 | 8 | -7 |
| 1010_1010_1101_010 | Nf | 1111_1111_1000_000 | 9 | -6 |
| 1010_1010_1001_010 | Nf | 1111_1111_1100_000 | 10 | -5 |
| 1010_1010_1011_010 | Nf | 1111_1111_1110_000 | 11 | -4 |
| 1010_1010_1010_010 | Nf | 1111_1111_1111_000 | 12 | -3 |
| 1010_1010_1010_110 | Nf | 1111_1111_1111_100 | 13 | -2 |
| 1010_1010_1010_100 | Nf | 1111_1111_1111_110 | 14 | -1 |
| 1010_1010_1010_101 | Nf | 1111_1111_1111_111 | 15 | 0 |
本技术方案还提供了一种高精度时间测量方法，其特征是：包括以下步骤：
（7.1）校准电路接收外部起始信号，环形振荡器开始动作；
（7.2）粗计数器分别记录当前环形振荡器的上升沿个数和下降沿个数；
（7.3）经过被测时间Tt后，校准电路接收外部结束信号，锁存与编码电路分别锁存当前的上升沿计数值Nr、下降沿计数值Nf和当前环形振荡器的状态；
（7.4）编码电路对锁存与编码电路中锁存的三组数据进行编码，输出被测时间Tt内环形振荡器的反相器延时的个数Nt。
（7.5）启动校准电路，测量一个标准信号周期内反相器延时的个数，记录为Ns,则被测时间Tt计算公式为：Tt＝Ts×（Nt/Ns）
所述步骤（7.4）包括如下步骤：
（7.4.1）从锁存的上升沿计数值Nr和下降沿计数值Nf中选出正确的一组数据进行计算，标记为K，K的选择方式具体如下：将所有可能的2n种环振状态按时间先后顺序排列，以环振状态的最低位由1变0的时刻 (即环振时钟下降沿)为中心位置，由此往前数(n+1)/2个状态，往后数(n-1)/2个状态，这n个状态定义为一个区间，若锁存的环振状态落在此区间之内，K选择Nr，否则选择Nf；
（7.4.2）编码电路根据锁存的环振状态和选定的K值计算出被测时间间隔Nt内反相器延时的个数，计算公式为：Nt ＝2nK+F，其中F由锁存环振状态以及K的选择得到，F的编码方式具体如下：
第一步，将锁存环振状态进行变换，从左侧开始隔位取反，具体方式为：最高位不变，次高位取反，以此类推，变换后的n位二进制数标记为L。
第二步，计算L中1的个数，标记为NUM_ONES；L的最高位标记为Lmsb。
第三步，若Lmsb为0，则F=n-NUM_ONES；若Lmsb=1且K的取值为Nr，则F=n+NUM_ONES；若Lmsb=1且K的取值为Nf，F=NUM_ONES-n。
当然，上述说明并非对本发明的限制，本发明也不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也属于本发明的保护范围。
Claims (8)
1.一种高精度时间测量电路，包括环形振荡器和与其连接的粗计数器，其特征是：所述环形振荡器和所述粗计数器都连接锁存与编码电路，所述环形振荡器和所述锁存与编码电路都连接校准电路；所述校准电路用于输入时间测量的起始、结束信号和参考时钟信号；所述环形振荡器用于产生测量时间内反相器延时个数，所述粗计数器用于记录测量时间内脉冲上升沿数值和脉冲下降沿数值，所述锁存和编码电路用于锁存所述粗计数器的上升沿计数值、下降沿计数值和当前环形振荡器的反相器状态，并对这三组锁存数据进行编码，输出值为测量时间内反相器延时的个数。
2.根据权利要求1所述高精度时间测量电路，其特征是：所述环形振荡电路包括一个与非门和一组反相器，所述每个反相器的输出连接下一个反相器的输入，所述与非门的一个输入端连接所述校准电路，另一个输入端连接最后一级反相器的输出，所述与非门的输出连接所述第一级反相器的输入；所述校准电路在非校准状态下，校准电路根据外部起始信号和外部结束信号产生时间测量的起始信号和结束信号，在校准状态下，根据参考时钟产生时间测量的起始信号和结束信号。
3.根据权利要求1所述高精度时间测量电路，其特征是：所述粗计数器包括上升沿高速计数器和下降沿高速计数器。
4.根据权利要求3所述高精度时间测量电路，其特征是：所述上升沿高速计数器包括一组上升沿D触发器和一组与门。
5.根据权利要求3所述高精度时间测量电路，其特征是：所述下降沿高速计数器包括一组下降沿D触发器和一组与门。
6.根据权利要求1所述高精度时间测量电路，其特征是：所述锁存与编码电路包括下降沿计数值锁存器、上升沿计数值锁存器、环振状态锁存器和编码电路，所述下降沿计数值锁存器、上升沿计数值锁存器和环振状态锁存器都连接到所述编码电路。
7.根据权利要求1所述一种高精度时间测量电路的测量方法，其特征是：包括以下步骤：
（7.1）校准电路接收外部起始信号，环形振荡器开始动作；
（7.2）粗计数器分别记录当前环形振荡器的上升沿个数和下降沿个数；
（7.3）经过被测时间Tt后，校准电路接收外部结束信号，锁存与编码电路分别锁存当前的上升沿计数值Nr、下降沿计数值Nf和当前环形振荡器的状态；
（7.4）编码电路对锁存与编码电路中锁存的三组数据进行编码，输出被测时间Tt内环形振荡器的反相器延时的个数Nt；
（7.5）启动校准电路，测量一个标准信号周期内反相器延时的个数，记录为Ns,则被测时间Tt计算公式为：Tt＝Ts×（Nt/Ns）。
8.根据权利要求7所述高精度时间测量电路的测量方法，其特征是：所述步骤（7.4）包括如下步骤：
（7.4.1）从锁存的上升沿计数值Nr和下降沿计数值Nf中选出正确的一组数据进行计算，标记为K，K的选择方式具体如下：将所有可能的2n种环振状态按时间先后顺序排列，以环振状态的最低位由1变0的时刻为中心位置，由此往前数（n+1）/2个状态，往后数（n-1）/2个状态，这n个状态定义为一个区间，若锁存的环振状态落在此区间之间之内，K选择Nr，否则选择Nf ；
（7.4.2）编码电路根据锁存的环振状态和选定的K值计算出被测时间间隔Nt内反相器延时的个数，计算公式为：Nt ＝2nK+F，其中F由锁存环振状态以及K的选择得到，F的编码方式具体如下：
第一步，将锁存环振状态进行变换，从左侧开始隔位取反，具体方式为：最高位不变，次高位取反，以此类推，变换后的n位二进制数标记为L；
第二步，计算L中1的个数，标记为NUM_ONES；L的最高位标记为Lmsb；
第三步，若Lmsb为0，则F=n-NUM_ONES；若Lmsb=1且K的取值为Nr，则F=n+NUM_ONES；若Lmsb=1且K的取值为Nf，F=NUM_ONES-n。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101702597A CN102253643B (zh) | 2011-06-23 | 2011-06-23 | 一种高精度时间测量电路及测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101702597A CN102253643B (zh) | 2011-06-23 | 2011-06-23 | 一种高精度时间测量电路及测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102253643A CN102253643A (zh) | 2011-11-23 |
| CN102253643B true CN102253643B (zh) | 2013-03-20 |
Family
ID=44980953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101702597A Active CN102253643B (zh) | 2011-06-23 | 2011-06-23 | 一种高精度时间测量电路及测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102253643B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103197530B (zh) * | 2013-03-26 | 2015-11-25 | 北京振兴计量测试研究所 | 一种提高测时分辨率的装置 |
| CN104300959B (zh) * | 2013-07-16 | 2017-03-15 | 陕西北斗恒通信息科技有限公司 | 一种脉宽调制信号接收电路 |
| CN104880939A (zh) * | 2014-02-28 | 2015-09-02 | 上海中核维思仪器仪表有限公司 | 基于cpld的门电路延迟计数高精确度测量超声波传播时间测量方法 |
| CN104980147B (zh) * | 2014-04-08 | 2018-07-17 | 刘伯安 | 一种连续时差测量的方法及装置 |
| CN104111601B (zh) * | 2014-07-30 | 2016-08-24 | 中国科学院测量与地球物理研究所 | 一种基于延时环缩减法的时间数字转换器及其时间间隔测量方法 |
| CN105528014B (zh) * | 2014-09-30 | 2018-07-13 | 京微雅格（北京）科技有限公司 | 一种基于fpga的可控硅触发脉冲的控制方法 |
| CN106291148A (zh) * | 2015-05-20 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 测试电路及其测试方法 |
| CN105654992B (zh) * | 2016-01-15 | 2018-10-26 | 上海华虹宏力半导体制造有限公司 | Sram的ip地址建立时间的测量电路和方法 |
| EP3707566B1 (en) | 2017-12-14 | 2022-07-27 | Huawei International Pte. Ltd. | Time-to-digital converter |
| CN109143832B (zh) * | 2018-07-26 | 2020-01-17 | 天津大学 | 一种高精度多通道的时间数字转换器 |
| CN116635724A (zh) * | 2020-11-18 | 2023-08-22 | 华为技术有限公司 | 电压监测电路和芯片 |
| CN112650044B (zh) * | 2020-12-24 | 2021-09-10 | 中国科学院精密测量科学与技术创新研究院 | 基于延时环冗余状态信息的高精度时间测量装置及方法 |
| CN112284429B (zh) * | 2020-12-31 | 2021-03-26 | 深圳煜炜光学科技有限公司 | 一种激光雷达码盘均匀度校正的方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2874569Y (zh) * | 2006-01-23 | 2007-02-28 | 江苏环能工程有限公司 | 一种基于cpld技术的超声液体流量检测仪用时间测量电路 |
| CN101043215A (zh) * | 2007-03-12 | 2007-09-26 | 启攀微电子（上海）有限公司 | 一种高性能时间数字转换器电路架构 |
| CN202166844U (zh) * | 2011-06-23 | 2012-03-14 | 山东力创科技有限公司 | 一种高精度时间测量电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005233975A (ja) * | 2005-03-28 | 2005-09-02 | Fujitsu Ltd | 遅延測定装置 |
-
2011
- 2011-06-23 CN CN2011101702597A patent/CN102253643B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2874569Y (zh) * | 2006-01-23 | 2007-02-28 | 江苏环能工程有限公司 | 一种基于cpld技术的超声液体流量检测仪用时间测量电路 |
| CN101043215A (zh) * | 2007-03-12 | 2007-09-26 | 启攀微电子（上海）有限公司 | 一种高性能时间数字转换器电路架构 |
| CN202166844U (zh) * | 2011-06-23 | 2012-03-14 | 山东力创科技有限公司 | 一种高精度时间测量电路 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2005－233975A 2005.09.02 |
| 栾日超.高精度时间间隔测量芯片的研制.《中国优秀硕士学位论文全文数据库》.2009,(第5期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102253643A (zh) | 2011-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102253643B (zh) | 一种高精度时间测量电路及测量方法 | |
| CN202166844U (zh) | 一种高精度时间测量电路 | |
| CN107643674B (zh) | 一种基于FPGA进位链的Vernier型TDC电路 | |
| CN102736511B (zh) | 时间测量系统及时间测量方法 | |
| CN105656456B (zh) | 一种高速高精度数字脉冲发生电路及脉冲发生方法 | |
| CN102346236B (zh) | 一种时间参数测量系统 | |
| CN103092059B (zh) | 基于反熔丝fpga的时间数字转换器及其温度漂移修正方法 | |
| CN107819456B (zh) | 一种基于fpga进位链的高精度延时产生器 | |
| CN103208994A (zh) | 一种两段式时间数字转换电路 | |
| CN102158208B (zh) | 基于振荡环电路的全程可调数字脉宽调制器 | |
| EP1971032A2 (en) | Circuit structure of high performance time-to-digital converter | |
| CN108061848B (zh) | 基于fpga的加法进位链延时的测量方法及系统 | |
| CN104460304A (zh) | 一种具有自动校正功的高分辨率时间间隔测量装置 | |
| CN104333365A (zh) | 一种三段式时间数字转换电路 | |
| CN103516367A (zh) | 一种时间数字转换器 | |
| Morrison et al. | Multistage linear feedback shift register counters with reduced decoding logic in 130-nm CMOS for large-scale array applications | |
| CN104132738B (zh) | 一种温度传感器及温度检测方法 | |
| CN107994896A (zh) | 一种多通道高速脉冲计数系统及计数方法 | |
| CN104620532A (zh) | 时钟生成装置以及时钟数据恢复装置 | |
| CN105763196A (zh) | 一种延迟内插型时间数字转换器 | |
| CN101271142A (zh) | 互补金属氧化物半导体单片集成的峰值检测电路 | |
| CN101789783B (zh) | 数字延迟锁相环 | |
| CN109905128B (zh) | 一种自适应的高速sar-adc转换时间完全利用电路及方法 | |
| CN104133409A (zh) | 一种对称性可调的三角波合成装置 | |
| CN110958019A (zh) | 一种基于dll的三级tdc |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: 271199 No. 9 Fenghuang Road, hi tech Zone, Shandong, Laiwu Patentee after: SHANDONG LICHUANG TECHNOLOGY CO.,LTD. Address before: 271100 No. 9 Fenghuang Road, hi tech Zone, Shandong, Laiwu Patentee before: SHANDONG LICHUANG SCIENCE AND TECHNOLOGY Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 271199 No. 009, Fenghuang Road, Laiwu high tech Zone, Jinan City, Shandong Province Patentee after: Lichuang Technology Co.,Ltd. Address before: 271199 No. 9, Fenghuang Road, high tech Zone, Laiwu City, Shandong Province Patentee before: SHANDONG LICHUANG TECHNOLOGY CO.,LTD. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A high-precision time measurement circuit and method Effective date of registration: 20221111 Granted publication date: 20130320 Pledgee: Agricultural Bank of China Limited Laiwu Branch Pledgor: Lichuang Technology Co.,Ltd. Registration number: Y2022980021666 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20130320 Pledgee: Agricultural Bank of China Limited Laiwu Branch Pledgor: Lichuang Technology Co.,Ltd. Registration number: Y2022980021666 |