CN102246415B - 用于确定信号的频率或周期的方法 - Google Patents

用于确定信号的频率或周期的方法 Download PDF

Info

Publication number
CN102246415B
CN102246415B CN200980150092.9A CN200980150092A CN102246415B CN 102246415 B CN102246415 B CN 102246415B CN 200980150092 A CN200980150092 A CN 200980150092A CN 102246415 B CN102246415 B CN 102246415B
Authority
CN
China
Prior art keywords
delay line
signal
line tap
time
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980150092.9A
Other languages
English (en)
Other versions
CN102246415A (zh
Inventor
A·哈钦森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN102246415A publication Critical patent/CN102246415A/zh
Application granted granted Critical
Publication of CN102246415B publication Critical patent/CN102246415B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

公开了用于为信号时序边沿确定时间戳以便在例如用于确定信号的频率的倒数计数器中使用的方法，包括以下步骤：将信号输入抽头延迟线，在每个延迟线抽头的输出产生多个延迟线抽头信号。在一个实施例中，在检测信号时序边沿并确定对应于在信号时序边沿或下一个时钟时序边沿的计时器时钟循环计数的初始时间值后，监视延迟线抽头信号以确定要对该初始值进行的分数校正时间值调整，以计及信号时序边沿与下一个时钟时序边沿之间的延迟来确定时间戳。在另一个实施例中，在检测信号时序边沿后，对应于在延迟线抽头信号时序边沿的计时器时钟循环计数的多个延迟线计时器时钟循环计数的平均值用于确定时间戳。

Description

用于确定信号的频率或周期的方法
背景技术
本发明一般涉及用于确定信号的频率或周期的方法，并且更具体地涉及用于为信号的时序边沿确定时间戳的方法。
重复(或周期性)信号的频率(f)能够根据在特定时间间隔(t)期间出现的该信号的循环数量(M)来定义。有几种用于确定信号的频率的已知方法，信号的频率也称为频率计数。两个基本类型的频率计数是直接计数和倒数计数。
直接计数器对已知时间间隔(例如，1秒)的信号循环的数量(M)进行计数。如果时间间隔等于一秒(t＝1s)，则频率表示为每秒的循环数量或循环数量赫兹(Hz)。
另一方面，不对信号循环的数量进行计数以确定频率(f)，倒数计数器确定信号的周期(T)，这能通过测量完成单个信号循环的时间间隔(t)来确定(T＝t)。一旦信号的周期已确定，则该信号的频率能够通过倒置周期(f＝1/T)以计算每秒信号循环的数量或信号循环数量Hz来确定。备选的是，不是测量完成单个信号循环的时间间隔，而是通过测量完成已知数量的信号循环(M)的时间间隔(tM)，并将该时间间隔除以信号循环的数量(T＝tM/M)，能够确定周期。同样地，该信号的频率能够通过计算周期的倒数来确定(f＝1/T＝M/tM)。相应地，为确定时间间隔，倒数计数要求确定信号循环的开始和下一信号循环或某一其它已知信号循环(例如，每10个信号循环)的开始，并将时间戳与那些事件的每个相关联。
这些信号循环开始时间的时间戳能够根据计时器时钟信号(例如，计时器时钟循环100)的时钟循环数量的计数、或相当于计时器时钟循环计数的时间(即，具有100ns的计时器时钟周期的计时器时钟信号的计时器时钟循环100相当于10ms的时间(100个计时器时钟循环乘以100ns/计时器时钟循环))来提供。如果时间戳根据计时器时钟循环的数量来提供，则在信号循环期间出现的计时器时钟循环的数量能够乘以计时器时钟周期以确定时间间隔。如果时间戳提供为相当于计时器时钟循环计数的时间，则时间间隔能够通过从第二时间戳减去第一时间戳来确定。给定对计时器时钟循环计数的此依赖性时，常规倒数计数器的准确度依赖于计时器时钟的速度。例如，如果计时器时钟正在10MHz操作(即，计时器时钟循环每100ns出现)，则倒数计数器的分辨率是100ns。计时器时钟速度与结果分辨率之间的此相关通过在t＝0开始的以下说明性示例来解释。
假设在计时器时钟循环计数等于001时，在t＝95ns检测到信号循环的第一信号时序边沿(例如，开始信号循环的特定上升边沿或下降边沿)。由于计时器时钟循环计数在第一计时器时钟周期期间从t＝0ns到100ns等于001(即，直至第二计时器时钟循环在100ns出现)，而无论在此第一计时器时钟周期内何时检测到第一信号时序边沿，因此，计时器时钟循环计数将等于001。现在假设在计时器时钟循环计数等于005时在时间＝405ns检测到第二信号时序边沿。同样地，由于计时器时钟循环计数在第五计时器时钟周期期间从t＝400n到500ns等于005，而无论在此第五计时器时钟周期期间何时检测到信号的第二信号时序边沿，因此，计时器计数器将等于005。相应地，在此示例中，倒数计数器已经用计时器计数或相当于计时器计数的时间(即，001的计时器计数相当于100ns的时间，并且005的计时器计数相当于500ns的时间)来为第一和第二信号时序边沿加上时间戳。
为了确定信号的此单个循环的时间间隔(或周期(T))，从第二时间戳(500ns或计时器时钟循环005)减去第一时间戳(100ns或计时器时钟循环001)以提供400ns的时间间隔。单个信号循环的此时间间隔相当于2.5MHz的频率。然而，如此示例中所示，信号循环的实际时间间隔(从95ns到405ns)只是310ns而不是400ns，这表示确定的时间间隔(400ns＝2.50MHz)与实际时间间隔(310ns＝3.23MHZ)之间90ns的误差。
此误差能够通过使用更快的计时器时钟来降低，该时钟将降低计时器时钟周期和提高分辨率。例如，如果计时器时钟当时正在20MHz而不是10MHz操作(即，每个计时器时钟循环具有50ns而不是100ns的周期)，则在计时器时钟循环计数等于相当于100ns的时间的002(第二计时器时钟循环)时在t＝95ns检测到第一信号时序边沿，而在计时器时钟循环计数等于相当于450ns的时间的009时在时间＝405ns检测到第二信号时序边沿。这将提供350ns的确定时间间隔(7个计时器时钟循环乘以计时器时钟周期(即，50ns))，从而将降低确定的时间间隔(350ns＝2.86MHz)与实际时间间隔(310ns＝3.23MHZ)之间的误差。
虽然增大计时器时钟的速度提高了倒数计数器的分辨率，但这也增大了功耗和从而导致的系统热生成。在要求电池电力或不能有效地消散另外热量的系统中，计时器时钟速度的此类增大可能不是一种选择。此外，计时器时钟的大量增大要求补充的电子器件具有在这些更高速度操作的容量，这能够增加系统的成本。
给定增大计时器时钟的速度以提高倒数计数器的分辨率的缺点的情况下，其它系统已寻求通过使用延迟线来提高系统分辨率而不必增大计时器时钟的速度。然而，在这些系统中，延迟线附连到一般以比正在测量的信号更大得多的速度操作的计时器时钟。相应地，虽然这些延迟线系统稍微消除了增大计时器时钟速度而将要求的功耗，但在计时器时钟速度操作的装置的数量中要求的增大仍导致功耗、热生成和成本的增大。
将有利的是，显著提高倒数计数器的分辨率而不必显著增大计时器时钟速度或功耗。
发明内容
公开了用于为信号时序边沿确定时间戳以便在例如用于确定信号的频率的倒数计数器中使用的方法，包括以下步骤：将信号输入抽头延迟线(tapped delay line)，在每个延迟线抽头的输出产生多个延迟线抽头信号。在一个实施例中，在检测信号时序边沿并确定对应于在信号时序边沿或下一个时钟时序边沿的计时器时钟循环计数的初始时间值后，监视延迟线抽头信号以确定要对初始值进行的分数校正时间值调整，以计及信号时序边沿与下一个时钟时序边沿之间的延迟来确定时间戳。在另一个实施例中，在检测信号时序边沿后，对应于在延迟线抽头信号时序边沿的计时器时钟循环计数的多个延迟线计时器时钟循环计数的平均值用于确定时间戳。
附图说明
图1是本发明的一个实施例中使用延迟线锁存器(latch)的五级倒数计数器的框图。
图2是本发明的另一实施例中使用延迟线锁存器的四级倒数计数器的框图。
图3是示范时序图。
图4是本发明的另一实施例中的使用多个计时器计数器捕捉寄存器的四级倒数计数器的框图。
具体实施方式
本文公开了用于确定异步信号200的频率(f)或周期(TS)的方法。在本发明的这些实施例的每个中，倒数计数器用于提供更高分辨率以便为信号时序边沿确定更准确的时间戳(TS)。
图1和2示出能够用于使用带有多级抽头延迟线10的延迟线锁存器20来实践本发明的倒数计数器1、2的框图，串联的每个延迟线抽头(即，第一延迟线抽头11、第二延迟线抽头12、第三延迟线抽头13、第四延迟线抽头14及第五延迟线抽头15)按照小于计时器时钟周期(TC)的延迟线抽头时延(例如，相等的时延用于每个或不同的时延用于每个)将信号200延迟。如将展示的，倒数计数器1、2能根据用于抽头延迟线10的延迟线抽头的数量(N)和状态(S)，将用于确定信号200的频率(f)或周期(TS)的分辨率在计时器时钟信号300提供的分辨率上提高某个倍数(R)。
例如，为了将带有分辨率为100ns的10MHz的计时器时钟速度的常规倒数计数器的分辨率提高期望的分辨率提高倍数5(F＝5)(即，相当于具有分辨率为20ns的50MHz的计时器时钟速度的常规倒数计数器)，能够提供具有如图1所示串联的五个延迟线抽头(N＝F)或如图2所示串联的至少四个延迟线抽头(N＝F-1)的抽头延迟线10。用于每个延迟的延迟线抽头时延(tD)能够等于计时器时钟信号300的周期(TC)除以期望的分辨率提高倍数(tD＝TC/F)以提供沿多级抽头延迟线10的延迟线抽头时延，这些时延是计时器时钟周期(TC)的整数因数。在期望的分辨率提高倍数5的情况下使用10MHz计时器时钟信号的示例(TC＝100ns)，每个的延迟线抽头时延(tD)将为20ns。备选的是，用于每个延迟的延迟线抽头时延(tD)无需相等或者是计时器时钟周期(TC)的整数因数，而是能够是计时器时钟周期(TC)的某些其它已知细分。技术人员将理解，带有不同数量的级和状态及不同延迟线抽头时延的实施例能够与本发明一起使用，并且在本发明的范围和精神内。
再次参照图1，倒数计数器1具有五级抽头延迟线10(N＝5)，而在图2中，倒数计数器2具有四级抽头延迟线10(N＝4)。在倒数计数器1、2的每个中，信号200在抽头延迟线10的输入接收，串联的每个延迟线抽头根据延迟线抽头时延(例如，相等的时延)将信号延迟。相应地，并且如图3的示范时序图中所示，每个延迟线抽头的输出是在时间上按照串联的前面延迟线抽头的延迟线抽头时延之和所延迟的信号200(例如，第二延迟线抽头信号212被两个延迟线抽头时延11、12延迟，而第三延迟线抽头信号213被三个延迟线抽头时延11、12、13延迟)。每个延迟线抽头的输出连接到提供抽头延迟线10的状态(S)的延迟线锁存器20。
如图3的示范时序图所示，除由抽头延迟线10的输入来接收外，信号200也连接到计时器计数器捕捉寄存器30，该寄存器持续对来自计时器时钟信号300的计时器时钟循环的数量进行计数(例如，对第一计时器时钟循环(100)、第二计时器时钟循环(101)等计数)。计时器计数器捕捉寄存器30还持续监视信号200以检测指示信号循环开始的信号时序边沿201(例如，信号200的上升边沿)。虽然所示实施例检测信号200的上升边沿为信号时序边沿201(并且计时器时钟信号300的上升边沿作为时钟时序边沿302)，但技术人员将理解，多种信号时序边沿(例如，下降边沿)的检测在本发明的范围和精神内。在操作中，信号时序边沿201的检测启动计时器计数器捕捉寄存器30中计时器时钟的当前计时器时钟循环计数(CS)的捕捉。如在图3的示范时序图中所示，在计时器计数器捕捉寄存器30中计时器时钟循环计数(CS)是100时在时间tSE检测到信号时序边沿201。然而，直至紧随信号时序边沿201的时间tCE(检测到标记计时器时钟循环开始的计时器时钟信号300的下一个时钟时序边沿302)，计时器计数器捕捉寄存器30才确实捕捉到并能够输出信号时序边沿201的计时器时钟循环计数(CS)。
此外，在时间tCE在下一个时钟时序边沿302上，延迟线锁存器20捕捉并能够输出抽头延迟线10的状态(S)，该状态由延迟线抽头的输出来提供。例如，在图3的示范时序图中，在时间tCE在下一个时钟时序边沿302，延迟线锁存器20的状态是10000(即，来自第一延迟11的第一延迟线抽头信号211是高(D1＝1)，而剩余四个延迟线抽头信号的该状态是低(D2＝D3＝D4＝D5＝0))。如图3所示，由于第一延迟线抽头信号时序边沿221(即在此示例中是上升边沿)出现在下一个时钟时序边沿302之前，因此，第一延迟线抽头信号211是高(D1＝1)，而剩余延迟线抽头信号由于其延迟线抽头信号时序边沿在下一个时钟时序边沿302后出现，因此是低。如将展示的，监视延迟线锁存器20的状态(S)允许分数的校正时间值被应用到计时器时钟循环计数(CS)或相当于计时器时钟循环计数(CS)的时间(在本文中使用术语“对应”和“对应于”时，这两者均“对应于”计时器时钟循环计数(CS))，以计及在时间tSE检测到信号时序边沿201与在时间tCE在计时器时钟信号300的下一个时钟时序边沿302实际捕捉计时器时钟循环计数(CS)之间的延迟。提高倒数计数器1、2的分辨率的正是这些分数的校正时间值。
再次参照图1，倒数计数器1具有五级抽头延迟线10(N＝5)，从而为延迟线锁存器20提供至少6个可能状态(S＝N+1)。再次使用具有10MHz计时器时钟信号300的系统的示例(即，计时器时钟周期(TC)是100ns)，其具有各个延迟线抽头时延为tD＝20ns(计时器时钟周期(TC)的五分之一或计时器时钟循环的0.20以提供F＝5的分辨率提高倍数)，下面的表1示出延迟线锁存器20的状态(S)与在时间tSE检测到信号时序边沿201和在时间tCE在时计器时钟信号300的下一个时钟时序边沿302实际捕捉计时器时钟循环计数(CS)之间的延迟范围之间的相关：
表1
Figure BPA00001388530200071
再次参照图3的示范时序图，在时间tCE延迟线锁存器20的状态为10000(即，来自第一延迟11的第一延迟线抽头信号211是高(D1＝1)，而剩余四个延迟线抽头信号的状态是低(D2＝D3＝D4＝D5＝0))。根据表1，此状态(S2)指示在时间tCE在计时器时钟信号300的下一个时钟时序边沿302捕捉计时器时钟循环计数(CS＝100)之前1到2个抽头延迟(tD)(即，该示例中的计时器时钟循环的0.20到0.40或20到40ns)出现在时间tSE的信号时序边沿201。不同于仅仅基于10ms或计时器时钟循环100的此初始时间值的信号时序边沿时间戳(即，对于CS＝100的计时器时钟循环计数，相当的时间是100乘以计时器时钟周期(TC＝100ns))，此初始时间值应按照基于延迟范围的分数校正时间值进行调整。例如，如果在具有100ns的计时器时钟周期(TC)的示例中延迟范围是计时器时钟循环的0.20到0.40或20到40ns，则增加的分数校正时间值能够在计时器时钟循环的0.60到0.80或60到80ns的范围内(即，1.00计时器时钟循环减去延迟范围(以计时器时钟循环为单位)或者计时器时钟周期(TC)减去以时间为单位的延迟范围))。相应地，对应于计时器计数器捕捉寄存器30的输出(例如，计时器时钟循环100或10ms)的初始时间值和基于延迟线锁存器20的输出(即，状态(S))所提供的分数校正时间值(例如，计时器时钟循环的0.80或80ns)能够组合(例如，相加)以便为信号时序边沿201的实际时间提供更准确的信号时序边沿时间戳(TS)(例如，100.80计时器时钟循环或10.080ms)。
在另一个实施例中，在时间tCE在计时器时钟信号300的下一个时钟时序边沿302计时器时钟循环计数(CS)的实际捕捉能够捕捉下一计时器时钟循环计数(CS)(即，101)，并随后减去延迟范围。技术人员将理解以下实际情况：带有不同分数校正时间值和应用那些分数校正时间值的不同方法的实施例在本发明的范围和精神内。
在一个实施例中，此分数校正时间值能够由设计成将特定状态(S)与类似表1的分数校正时间值相关的现场可编程门阵列(FPGA)来生成。关于组合对应于计时器时钟循环计数(CS)的初始时间值和分数校正时间值以产生时间戳(TS)，这能够例如通过使用优先级逻辑来提供单个二进制时间戳值的硬件或软件、特别是通过使用将计时器时钟周期(TC)除以二进制倍数(例如4、8、16等)的抽头延迟线10的倒数计数器来完成。技术人员将理解以下实际情况：带有用于生成和组合那些分数校正时间值的不同软件方法和硬件的实施例在本发明的范围和精神内。
一旦信号时序边沿201的时间戳(TS1)已确定，过程便能重复进行以确定随后信号时序边沿的时间戳(TSX)。加有时间戳的随后信号时序边沿能够例如是下一(即第二)信号时序边沿、在某一其它已知数量的信号或计时器时钟循环后检测到的信号时序边沿或在已知量的时间后检测到的信号时序边沿。另外，所有信号时序边沿能够加有时间戳，带有在某一定期速率选择的时间戳值以维持受信号200的频率(f)影响更少的测量速率。例如，如果下一(即，第二)信号时序边沿的时间戳(TS2)已确定，则两个时间戳之间的差(TS2-TS1)将提供如在单个信号循环(M＝1)上测量的信号200的周期(TS)，其随后通过倒置周期能够提供频率(f)(f＝1/TS)。备选的是，如果期望多个信号循环上的测量(而不是只在单个信号循环)以提供平均周期或平均频率，则在本发明的一个实施例中，信号计数器捕捉寄存器能够用于提供信号循环计数(MX)，并将其与该信号循环的时间戳(TSX)(例如，由信号时序边沿来触发)相关联。在此实施例中，信号200的频率(f)能够通过将时间戳之间信号循环的数量(MX-M1)除以时间戳之间的时间间隔(TX-T1)来确定，而信号200的周期(TS)将是倒数(即，时间戳之间的时间间隔(TX-T1)除以时间戳之间信号循环的数量(MX-M1))。
再次参照表1，并且更具体地说参照状态S6，应注意的是，通过提供第五个延迟线抽头15而启用的最后状态仅在如倒数计数器1测量的时间戳延迟大于一个计时器时钟周期(TC＝100ns)时出现，这种情况将绝不会出现，除非由于延迟线抽头中的容差和误差，抽头延迟线10提供的总延迟提供少于一个计时器时钟周期的延迟。相应地，对于许多应用，此最后的延迟线抽头15(及状态S6)能够如图2所示忽略。换而言之，为将常规倒数计数器的分辨率提高到期望的分辨率提高倍数5(F＝5)，也能够提供如图2中只具有四个延迟线抽头(N＝F-1)(而不是如图1中的五个延迟线抽头)但仍提供至少五个可能状态(S)的抽头延迟线10，每个延迟的延迟线抽头时延(tD)等于计时器时钟周期(TC)除以五(如图1中一样)。
假设与本发明一起使用的实施例的抽头延迟线10包括带有等于计时器时钟周期(TC)除以期望的分辨率提高倍数(tD＝TC/F)的相同延迟线抽头时延(tD)的延迟线抽头，表1中所示延迟线锁存器20的不同可能状态(S1-S5)应在统计上相当大数量的时间戳上以等同概率(即，20％(或.20))出现。然而，如果各个延迟线抽头的实际时延与理想延迟线抽头时延不同，则各种状态的实际出现能够变化。如将展示的，与那些状态的出现的理想概率相比，一个或多个状态的实际出现的计数能够提供有关各个延迟线抽头带来的实际延迟线抽头时延的信息，该信息能够用于修改分数校正时间值。这些实际延迟线抽头时延的知识也能够与可调抽头延迟线一起用于校正任何延迟线抽头时延误差，并重新获得理想概率。
考虑与图2中公开的实施例有关的示例，其中，在相当大数量的时间戳上连同信号循环的总数(M)对最后状态(S5)出现的次数进行计数以确定与20％的理想相等概率相比最后状态(S5)实际出现的相对百分比。正如通过表1和图3的示范时序图能够看到的一样，在延迟线锁存器20捕捉并能够输出抽头延迟线10的状态(S)时，状态S5的出现通过第一延迟线抽头11至第四延迟线抽头14所造成的累积延迟线抽头时延是否导致第四延迟线抽头信号214在时间tCE在时钟时序边沿302之前转到高状态来确定。更短的累积延迟线抽头时延使得第四延迟线抽头信号214将更可能在时间tCE的时钟时序边沿302之前转到高状态(即，第四延迟线抽头信号时序边沿出现在下一个时钟时序边沿302之前)，并因此增大状态S5出现的次数。例如，如果发现最后状态(S5)的相对出现是28％(即，超过20％理想的增大)，则这指示第一延迟线抽头11至第四延迟线抽头14所造成的累积延迟线抽头时延比理想的更短(即，比80ns更短)，每个延迟线抽头111、112、113、114具有比理想的少大约10％(即，最后级中40％总误差除以四个延迟线抽头)的平均值的时延(即，18ns而不是20ns)，从而导致72ns的累积延迟线抽头时延。如表2中所示，延迟线抽头中10％的此近似误差的知识允许修改要应用的分数校正时间值的理想范围。
表2
例如，给定这些估计的实际延迟线抽头时延时，对于状态S3的分数校正应基于36到54ns的已知延迟范围(而不是40到60ns的理想范围)来选择。
考虑与图2中公开实施例有关的另一示例，其中，在统计上相当大数量的时间戳上对所有状态(S1-S5)出现的次数进行计数以确定与理想相等概率20％相比的状态出现的相对百分比。正如通过图3的示范时序图和表1能看到的，在延迟线锁存器20捕捉并能够输出抽头延迟线10的状态(S)时，每个状态的出现由前面延迟线抽头所造成的累积延迟线抽头时延是否导致延迟线抽头信号在时间tCE的时钟时序边沿302之前转到高状态来确定。更短的累积延迟线抽头时延使得特定抽头信号将更可能转到高状态并因此增大该状态出现的次数。考虑下面表3中与图2公开的实施例有关的示例，其中，前两个状态(S1，S2)的实际出现占18％的时间(而不是理想的20％)，第三和第四状态(S3，S4)占20％的时间(理想)，以及第五状态占24％的时间(而不是理想的20％)：
表3
Figure BPA00001388530200121
给定第一状态(S1)的实际出现是18％，这表示从理想值10％的降低，能够估计第一延迟线抽头11的实际延迟线抽头时延实际上降低到18ns而不是理想的20ns。类似地，能够估计第二延迟线抽头12的实际延迟线抽头时延实际上降低到18ns而不是理想的20ns。由于这些延迟线抽头时延的每个少于理想值，因此，在与S1和S2有关的这些延迟级期间信号时序边沿201将出现的概率更低。另一方面，由于前四个延迟线抽头111、112、113和114引起的总延迟线抽头时延是76ns(而不是理想的80ns)，因此，存在第四延迟线抽头信号214将在时间tCE的时钟时序边沿302之前转到高状态的更高概率，并因此增大状态S5出现的次数。延迟线抽头中这些近似误差的知识允许修改要应用到计时器时钟循环计数(CS)的初始值的分数校正时间值的理想范围，它们曾被认为是理想延迟线抽头时延。例如，给定这些估计的实际延迟线抽头时延时，对于状态S3的分数校正应基于36到56ns的已知延迟范围(而不是40到60ns的理想范围)来选择。
参照图4，在仍有的另一实施例中，不使用如图1和2中使用的延迟线锁存器20，用于延迟线抽头信号211、212、213、214、215的多个单独延迟线抽头计时器计数器捕捉寄存器41、42、43、44、45用于在延迟线抽头信号211、212、213、214、215的相应延迟线抽头信号时序边沿221、222、223、224、225捕捉延迟线计时器时钟循环计数(C1，C2，C3，C4，C5)。技术人员将理解以下实际情况：带有分开和统一的计数器捕捉寄存器两者的实施例在本发明的范围和精神内。如在图3的示范时序图中所示的，如果延迟线抽头信号211、212、213、214、225的延迟线抽头信号时序边沿221、222、223、224、225在不同的计时器时钟循环(例如100和101)中，则捕捉的延迟线计时器时钟循环计数(C1，C2，C3，C4，C5)将不同。在最后的延迟线抽头计时器计数器捕捉寄存器45捕捉其计时器计数(C5)后，检查五个延迟线计时器时钟循环计数(C1到C5)，以确保所有延迟线抽头计时器计数器捕捉寄存器41、42、43、44、45已在当前或前面的计时器时钟循环上捕捉了延迟线计时器时钟循环计数(C1到C5)。例如，对于具有在100的计时器时钟循环计数(CS＝100)出现的信号时序边沿201的信号200，下面的表4示出抽头延迟线10的可能状态(S)和相关联延迟线计时器时钟循环计数(C1到C5)以及基于五个延迟线计时器时钟循环计数的平均值的时间戳(TS)：
表4
Figure BPA00001388530200131
由于如表4所示，时间戳(TS)基于延迟线计时器时钟循环计数的平均值来校正，因此，无需应用分数校正时间值。相应地，给定图3的示范时序图将导致S2状态时，信号时序边沿201的时间戳将是100.80计时器时钟循环。在另一实施例中，不是提供根据计时器时钟循环的时间戳，而是能够根据相当于计时器时钟循环的时间(例如，504个计时器时钟循环的计时器计数和相当于50.4ms的时间和，具有10.080ms的平均值)来提供时间戳和延迟线计时器时钟循环计数(C1到C5)。
在本发明的公开实施例中，无需重置或停止重置计时器计数器捕捉寄存器30或信号计数器捕捉寄存器，因为简单的无符号算术能够用于确定时间戳(TS)与信号循环计数(M)之间的差别而不考虑翻转(rollover)或溢出。然而，计数器必须足够大以避免时间戳(TS)之间或信号循环计数(M)之间的完全绕回(wraparound)。
如展示的，本发明的方法为信号时序边沿提供时间戳(TS)，以便以比常规倒数计数器的计时器时钟信号300能够提供的更大的分辨率来确定信号200的频率(f)或周期(TS)，而不要求计时器时钟速度的增大，这避免了系统的功耗、复杂性和成本的增大。
此书面描述使用示例来公开包括最佳模式的本发明，以及还使本领域技术人员能制造和使用本发明。本发明可取得专利的范围由权利要求来定义，且可包括本领域技术人员想到的其它示例。如果此类其它示例具有与权利要求字面语言无不同的结构要素，或者如果它们包括与权利要求字面语言无实质不同的等效结构要素，则它们旨在在权利要求的范围之内。

Claims (20)

1. 一种用于为信号的信号时序边沿确定时间戳的方法，所述方法包括以下步骤：
(a)提供具有计时器时钟周期的计时器时钟信号；
(b)将异步信号输入包括串联的多个延迟线抽头的抽头延迟线中，所述多个延迟线抽头的每个抽头按照小于所述计时器时钟周期的延迟线抽头时延来延迟所述异步信号；
(c)在所述多个延迟线抽头的输出，产生多个延迟线抽头信号，其中所述延迟线抽头信号的每个是按照串联的前面的延迟线抽头的所述延迟线抽头时延之和来延迟的所述异步信号；
(d)检测所述异步信号时序边沿；
(e)检测所述异步信号时序边沿后的下一个时钟时序边沿；
(f)确定对应于在所述异步信号时序边沿或在所述下一个时钟时序边沿的计时器时钟循环计数的初始时间值；
(g)通过确定所述下一个时钟时序边沿前出现的延迟线抽头信号时序边沿的数量，确定在所述下一个时钟时序边沿的所述抽头延迟线的状态；
(h)基于所述抽头延迟线的所述状态来确定分数校正时间值以计及所述异步信号时序边沿与所述下一个时钟边沿之间的延迟，其中所述分数校正时间值是基于具有在所述下一个时钟时序边沿之前出现的延迟线抽头信号时序边沿的所述多个延迟线信号的最后信号所经历的所述延迟线抽头时延的所述和的所述计时器时钟周期的分数；以及
(i)通过按照所述分数校正时间值调整所述初始时间值，为所述信号时序边沿确定所述时间戳。
2. 如权利要求1所述的方法，还包括以下步骤：
确定统计上相当大数量的所述时间戳上的所述抽头延迟线的所述状态出现的实际数量；
确定所述统计上相当大数量的所述时间戳上的相对于所述异步信号的循环或状态的总数的所述状态出现的实际百分比；
基于所述延迟线抽头的理想延迟线抽头时延，确定所述状态出现的理想百分比；以及
比较所述状态出现的所述实际百分比和所述状态出现的所述理想百分比以确定所述延迟线抽头的至少一个的实际延迟线抽头时延；
其中所述分数校正时间值还基于所述延迟线抽头的至少一个的所述实际延迟线抽头时延。
3. 如权利要求1所述的方法，其中所述抽头延迟线的所述状态通过监视所述多个延迟线抽头信号的所有信号来确定。
4. 如权利要求1所述的方法，其中所述抽头延迟线的所述状态通过监视少于所有所述多个延迟线抽头信号来确定。
5. 如权利要求1所述的方法，其中所述多个延迟线抽头的每个抽头按照相等的延迟线抽头时延来延迟所述异步信号。
6. 如权利要求5所述的方法，其中所述相等的延迟线抽头时延等于所述计时器时钟周期除以所述延迟线抽头的数量。
7. 如权利要求5所述的方法，其中所述相等的延迟线抽头时延等于所述计时器时钟周期除以少于所述延迟线抽头的数量。
8. 如权利要求1所述的方法，其中所述初始时间值是在所述异步信号时序边沿的所述计时器时钟循环计数乘以所述计时器时钟周期。
9. 如权利要求1所述的方法，其中所述按照所述分数校正时间值调整所述初始时间值包括组合所述分数校正时间值和所述初始时间值的步骤。
10. 如权利要求1所述的方法，其中所述按照所述分数校正时间值调整所述初始时间值包括从所述初始时间值减去所述分数校正时间值的步骤。
11. 一种用于为信号的信号时序边沿确定时间戳以用于在确定所述信号的频率或周期中使用的方法，所述方法包括以下步骤：
(a) 提供具有一个计时器时钟循环的计时器时钟周期的计时器时钟信号；
(b)将异步信号输入包括串联的多个延迟线抽头的抽头延迟线中，所述多个延迟线抽头的每个抽头按照小于所述计时器时钟周期的延迟线抽头时延来延迟所述异步信号；
(c)在所述多个延迟线抽头的输出，产生多个延迟线抽头信号，其中所述延迟线抽头信号的每个是按照串联的前面的延迟线抽头的所述延迟线抽头时延之和来延迟的所述异步信号；
(d)检测所述延迟线抽头信号时序边沿；
(e)确定对应于在所述延迟线抽头信号时序边沿的计时器时钟循环计数的多个延迟线计时器时钟循环计数；以及
(f)通过确定所述多个延迟线计时器时钟循环计数的平均值，为所述异步信号时序边沿确定所述时间戳。
12. 如权利要求11所述的方法，其中所述多个延迟线抽头的每个抽头按照相等的延迟线抽头时延来延迟所述异步信号。
13. 如权利要求12所述的方法，其中所述相等的延迟线抽头时延等于所述计时器时钟周期除以所述延迟线抽头的数量。
14. 如权利要求12所述的方法，其中所述相等的延迟线抽头时延等于所述计时器时钟周期除以少于所述延迟线抽头的数量。
15. 如权利要求11所述的方法，其中所述多个所述延迟线计时器时钟循环计数是在所述延迟线抽头信号时序边沿的所述计时器时钟循环计数乘以所述计时器时钟周期。
16. 一种用于确定信号的频率的方法，所述方法包括以下步骤：
(a)提供具有计时器时钟周期的计时器时钟信号；
(b)将异步信号输入包括串联的多个延迟线抽头的抽头延迟线中，所述多个延迟线抽头的每个抽头按照小于所述计时器时钟周期的延迟线抽头时延来延迟所述异步信号；
(c)在所述多个延迟线抽头的输出，产生多个延迟线抽头信号，其中所述延迟线抽头信号的每个是按照串联的前面的延迟线抽头的所述延迟线抽头时延之和来延迟的所述异步信号；
(d)检测第一信号时序边沿；
(e)检测所述第一信号时序边沿后的下一个时钟时序边沿；
(f)确定对应于在所述第一信号时序边沿或在所述下一个时钟时序边沿的计时器时钟循环计数的第一初始时间值；
(g)通过确定所述下一个时钟时序边沿前出现的延迟线抽头信号时序边沿的数量，确定在所述下一个时钟时序边沿的所述抽头延迟线的状态；
(h)基于所述抽头延迟线的所述状态来确定第一分数校正时间值以计及所述第一信号时序边沿和所述下一个时钟边沿之间的延迟，其中所述第一分数校正时间值是基于具有在所述下一个时钟时序边沿之前出现的延迟线抽头信号时序边沿的所述多个延迟线信号的最后信号所经历的所述延迟线抽头时延的所述和的所述计时器时钟周期的分数；
(i)通过按照所述分数校正时间值调整所述初始时间值，为所述第一信号时序边沿确定第一时间戳；
(j)重复步骤(d)到(i)以便为第二信号时序边沿确定第二时间戳；
(k)确定所述第一时间戳与所述第二时间戳之间的时间间隔；
(l)确定对于所述时间间隔期间的信号循环数量的信号循环计数；以及
(m)通过将所述信号循环计数除以所述时间间隔，确定所述异步信号的频率。
17. 如权利要求16所述的方法，其中所述多个延迟线抽头的每个抽头按照相等的延迟线抽头时延来延迟所述异步信号。
18. 如权利要求16所述的方法，其中所述第一初始时间值是在所述第一信号时序边沿的所述计时器时钟循环计数乘以所述计时器时钟周期。
19. 如权利要求16所述的方法，其中所述按照所述第一分数校正时间值调整所述第一初始时间值包括组合所述第一分数校正时间值和所述第一初始时间值的步骤。
20. 如权利要求16所述的方法，其中所述按照所述第一分数校正时间值调整所述第一初始时间值包括从所述第一初始时间值减去所述第一分数校正时间值的步骤。
CN200980150092.9A 2008-12-08 2009-11-02 用于确定信号的频率或周期的方法 Expired - Fee Related CN102246415B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/329978 2008-12-08
US12/329,978 US8422340B2 (en) 2008-12-08 2008-12-08 Methods for determining the frequency or period of a signal
PCT/US2009/062925 WO2010077426A1 (en) 2008-12-08 2009-11-02 Methods for determining the frequency or period of a signal

Publications (2)

Publication Number Publication Date
CN102246415A CN102246415A (zh) 2011-11-16
CN102246415B true CN102246415B (zh) 2014-06-18

Family

ID=42061895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980150092.9A Expired - Fee Related CN102246415B (zh) 2008-12-08 2009-11-02 用于确定信号的频率或周期的方法

Country Status (6)

Country Link
US (1) US8422340B2 (zh)
JP (1) JP5571688B2 (zh)
CN (1) CN102246415B (zh)
DE (1) DE112009003680T5 (zh)
GB (1) GB2478227B (zh)
WO (1) WO2010077426A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130251502A1 (en) * 2012-03-20 2013-09-26 World Heart Corporation Method and Apparatus for Sensing of Levitated Rotor Position
MY187705A (en) * 2012-12-17 2021-10-13 Mimos Berhad A system and method for determining frequency of a signal
FR3001807B1 (fr) * 2013-02-07 2016-06-10 Renault Sa Methode de determination de la tension moyenne des cellules d'une batterie notamment une batterie haute tension pour vehicule electrique
JP6379627B2 (ja) * 2014-04-22 2018-08-29 横河電機株式会社 周波数カウンタ
US20160080138A1 (en) * 2014-09-17 2016-03-17 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for timing synchronization in a distributed timing system
CN104270124B (zh) 2014-09-19 2017-03-29 中国电子科技集团公司第二十四研究所 基于边沿相加的时钟延迟调节电路及其集成芯片
GB201514522D0 (en) * 2015-08-14 2015-09-30 Novelda As High precision time measurement apparatus
IT201900006396A1 (it) 2019-04-26 2020-10-26 St Microelectronics Srl Circuito di cattura ad alta risoluzione temporale e corrispondenti dispositivo, procedimento di cattura e prodotto informatico
JP7040572B2 (ja) * 2020-09-16 2022-03-23 セイコーエプソン株式会社 遅延回路、カウント値生成回路および物理量センサー
CN113655702A (zh) * 2021-10-20 2021-11-16 南京宏泰半导体科技有限公司 基于fpga测试自适应进位延时链系数调节系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0484629A2 (en) * 1990-11-09 1992-05-13 Hewlett-Packard Company Frequency measurement from a constant number of events with a fast inverse circuit
US5270666A (en) * 1989-12-22 1993-12-14 Nokia Mobile Phones, Ltd. Method and circuitry for demodulation of angle modulated signals by measuring cycle time

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753111A (en) 1971-07-09 1973-08-14 S Denbnovetsky Method for measuring time intervals and apparatus
US4439046A (en) * 1982-09-07 1984-03-27 Motorola Inc. Time interpolator
US4433919A (en) * 1982-09-07 1984-02-28 Motorola Inc. Differential time interpolator
JPS5948660A (ja) 1982-09-13 1984-03-19 Advantest Corp 周波数及び周期測定装置
JPS61227422A (ja) * 1985-03-30 1986-10-09 Toshiba Corp 位相比較回路
US4908784A (en) * 1987-08-04 1990-03-13 Wave Technologies, Inc. Method and apparatus for asynchronous time measurement
US4786861A (en) * 1987-09-01 1988-11-22 Sundstrand Data Control, Inc. Frequency counting apparatus and method
FI88559C (fi) * 1989-12-22 1993-05-25 Nokia Mobile Phones Ltd Anordning foer detektering av en FM- eller PM-modulerad signal
EP0544358B1 (en) 1991-11-25 1995-08-16 Koninklijke Philips Electronics N.V. Phase locked loop with frequency deviation detector and decoder circuit comprising such a phase locked loop
GB2296142B (en) * 1994-12-16 1998-03-18 Plessey Semiconductors Ltd Circuit arrangement for measuring a time interval
JP3434095B2 (ja) 1995-09-08 2003-08-04 株式会社アドバンテスト 周波数測定装置
US5796682A (en) 1995-10-30 1998-08-18 Motorola, Inc. Method for measuring time and structure therefor
US5703838A (en) * 1996-02-16 1997-12-30 Lecroy Corporation Vernier delay line interpolator and coarse counter realignment
US5694377A (en) * 1996-04-16 1997-12-02 Ltx Corporation Differential time interpolator
US5903522A (en) * 1996-04-19 1999-05-11 Oak Technology, Inc. Free loop interval timer and modulator
US5793709A (en) * 1996-04-19 1998-08-11 Xli Corporation Free loop interval timer and modulator
JP3175600B2 (ja) 1996-08-09 2001-06-11 株式会社デンソー 時間測定装置
US5903176A (en) 1996-09-04 1999-05-11 Litton Systems, Inc. Clock circuit for generating a high resolution output from a low resolution clock
US6081484A (en) 1997-10-14 2000-06-27 Schlumberger Technologies, Inc. Measuring signals in a tester system
US5867453A (en) 1998-02-06 1999-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-setup non-overlap clock generator
US6501706B1 (en) 2000-08-22 2002-12-31 Burnell G. West Time-to-digital converter
US6587811B2 (en) 2000-11-28 2003-07-01 Scientific Technologies Incorporated System and method for delay line testing
US6741522B1 (en) 2001-11-27 2004-05-25 Lsi Logic Corporation Methods and structure for using a higher frequency clock to shorten a master delay line
US6597213B1 (en) 2002-04-03 2003-07-22 Applied Micro Circuits Corporation Cascadable frequency doubler having stable operation over varied manufacturing processes and environmental operating conditions
GB2397709B (en) 2003-01-27 2005-12-28 Evangelos Arkas Period-to-digital converter
US6944099B1 (en) 2004-06-10 2005-09-13 International Business Machines Corporation Precise time period measurement
US7339853B2 (en) * 2005-12-02 2008-03-04 Agilent Technologies, Inc. Time stamping events for fractions of a clock cycle

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270666A (en) * 1989-12-22 1993-12-14 Nokia Mobile Phones, Ltd. Method and circuitry for demodulation of angle modulated signals by measuring cycle time
EP0484629A2 (en) * 1990-11-09 1992-05-13 Hewlett-Packard Company Frequency measurement from a constant number of events with a fast inverse circuit

Also Published As

Publication number Publication date
GB2478227A (en) 2011-08-31
GB201109145D0 (en) 2011-07-13
JP2012511280A (ja) 2012-05-17
US20100141240A1 (en) 2010-06-10
JP5571688B2 (ja) 2014-08-13
DE112009003680T5 (de) 2012-10-25
CN102246415A (zh) 2011-11-16
GB2478227B (en) 2016-02-24
WO2010077426A1 (en) 2010-07-08
US8422340B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN102246415B (zh) 用于确定信号的频率或周期的方法
CN100545780C (zh) 利用相移周期波形进行时间测量的电路、方法、系统及仪器
CN101871968B (zh) 可靠的时标脉冲测量方法及其测量装置
CN102932084B (zh) 采样时钟同步的方法及系统
CN100516898C (zh) 一种高精度时钟检测方法及检测装置
US20090072812A1 (en) Event-Driven Time-Interval Measurement
US7930121B2 (en) Method and apparatus for synchronizing time stamps
CN102998970B (zh) 一种基于crio平台的高精度对时同步方法
CN102594741B (zh) 通信电路以及采样调整方法
US8050148B2 (en) Flash time stamp apparatus
CN106772185B (zh) 一种用于示波器的信号间隔或周期检测方法和装置
JPH08297177A (ja) 時間間隔測定回路
CN113092858B (zh) 一种基于时频信息测量的高精度频标比对系统及比对方法
CN105245203B (zh) 高精度低速时钟占空比检测系统及方法
TW201303315A (zh) 頻率量測方法及系統
CN106645780A (zh) 一种基于dsp的转速检测方法及系统
CN101556325B (zh) 快速电能误差检定方法
CN101719858A (zh) Can控制器的位时序的同步处理方法
DE102005041048B4 (de) Integrierter Schaltungsbaustein
CN107908097B (zh) 采用混合内插级联结构的时间间隔测量系统及测量方法
CN110729988A (zh) 输出时钟抖动信号的电路、输出装置、检测系统及方法
CN109104168A (zh) 一种高效率的细时间测量的电路
CN101359014B (zh) 内建抖动测量电路
CN103513103A (zh) 物理量测量设备和物理量测量方法
US6944099B1 (en) Precise time period measurement

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140618

Termination date: 20161102