CN102232248A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102232248A CN102232248A CN2009801483571A CN200980148357A CN102232248A CN 102232248 A CN102232248 A CN 102232248A CN 2009801483571 A CN2009801483571 A CN 2009801483571A CN 200980148357 A CN200980148357 A CN 200980148357A CN 102232248 A CN102232248 A CN 102232248A
- Authority
- CN
- China
- Prior art keywords
- type
- degree
- diffusion layer
- semiconductor device
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 66
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000002019 doping agent Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 240000001439 Opuntia Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000205 computational method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Light Receiving Elements (AREA)
- Bipolar Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Optical Head (AREA)
Abstract
本发明提供一种半导体器件，其中双极晶体管具有高击穿电压成品率并且光接收元件具有高带宽和量子效率。光学半导体器件包括单片集成的晶体管和光接收元件。所述光接收元件包括p型半导体层、形成在所述p型半导体层上的n型外延层以及形成在所述n型外延层上的n型扩散层。所述n型扩散层在距离所述n型扩散层的表面0.12μm或更大的深度处具有的n型杂质浓度为3×1018cm-3或更小，在距离所述表面0.4μm或更小的深度处具有的n型杂质浓度为1×1016cm-3或更大，并且在距离所述表面0.8μm或更大的深度处具有的n型杂质浓度为1×1016cm-3或更小。所述p型半导体层和所述n型外延层之间的界面位于距离n型扩散层的表面0.9μm至1.5μm深度处。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，且更具体地，涉及一种其中晶体管和光接收元件被单片集成在半导体衬底上的半导体器件。
背景技术
近年来，如CD(压缩光盘)、DVD(数字多功能光盘)和蓝光光盘的一直更密集的光盘器件获得了发展并投入了实际使用。此外，在蓝光光盘器件中，读取速度和写入速度获得了提高。随着速度提高，存在对光学拾取器中所并入的PDIC(光电二极管集成电路)的速度提高的需求。因为速度提高伴随着高功率激光输出，所以PDIC的速度提高需要也在高的光学输入的条件下实现。此外，因为硅对蓝色光具有高吸收系数，所以光吸收所产生的载流子集中在硅表面上。因此，由于表面复合而引起的光生载流子偶湮灭(pair annihilation)的发生概率增大，并且其也是获得效率(光电流/入射光功率)的重要问题。
出于更小的尺寸和更低的成本的考虑，光学拾取器中所并入的光接收元件(PD：光电二极管)通常被单片集成在IC(集成电路)上。因此，对针对上述问题的PD优化设计施加了制约。例如，图7示出专利文献1的图1中示出的PDIC。
图7中的PDIC包括p型硅衬底1、p+型硅层2、p-型外延层3和n型外延层6，并且在外延生长过程中，形成p型掩埋扩散层4和n型掩埋扩散层5。此外，形成p型分离扩散层7，用于PD和双极晶体管之间的元件分离，并且在PD区中形成PD部n型扩散层8，并且在双极晶体管区中形成n型扩散层9、p型基极扩散层10和n型发射极扩散层11。在这样的硅衬底上方，形成电介质膜12和电极13。
在该PDIC中，在其表面上具有n型半导体层的PD和双极晶体管被单片集成在p型硅衬底1上。对于双极晶体管而言，n型外延层6需要具有大约1μm或更大的厚度(例如，参见专利文献2)。在这样的结构中，PD的p-n结位置在硅表面下方为1μm或更大的深度，导致效率的减小以及响应速度劣化。劣化的原因在于，硅对蓝光光盘器件中所使用的蓝色光的吸收系数大，并且入射光强度为1/e处的深度为大约0.15μm那么浅。
鉴于这样的担心，专利文献3至5中所描述的PDIC采用这样如下的技术：蚀刻PD区，以使p-n结位置较浅。但是，未经平坦化的晶片由于半导体工艺变难而不可行。专利文献6和7采用这样如下的技术：通过扩散使n型外延层6的下层部分反转为p型，以使p-n结位置较浅。但是，难以通过p和n的平衡来控制浓度。为了使PD的电容保持为低，例如，p-型外延层3具有低至大约1×1014cm-3的浓度。极其困难的是通过扩散将n型半导体层反转为p型并将其控制到这样的低浓度。
因此，PD的优化一般是在p-n结位置深度在某种程度上与双极晶体管一致的前提下进行。在专利文献2中，使n型外延层的厚度为2μm，并且提供高浓度区，使得峰值位于0.3至0.7μm的深度处。然而，在相对于浓度峰值的表面侧上所产生的空穴载流子难以移动到p型区，并且由于表面复合而引起的偶湮灭的概率增大。从而效率低。
在专利文献8中，使n型外延层的厚度为大约0.8μm至1.0μm，并且限定通过离子注入而获得的n型杂质浓度，以由此实现90％或更大的量子效率。以此方式，PD部的n型杂质浓度分布是重要的。
如专利文献9中所描述的，PD部n型扩散层8有助于防止通过光吸收而产生的空穴载流子发生表面复合，并且有助于提高效率。此外，如专利文献8中所述，PD表面上的n层的薄层电阻影响PD的响应速度。PD部n型扩散层8的存在对于减小电阻而言同样有效。如专利文献10中所述，PD部n型扩散层8可以具有双重离子注入结构。如果浓度分布曲线具有梯度，则对光生空穴载流子施加电场，并且可以提高响应速度。
根据专利文献1、8和11，通过如下设定PD部n型扩散层8的n型掺杂分布曲线，可以实现90％或更大量子效率。当使用砷进行离子注入并且扩散深度浅时，将最大表面浓度设定为1×1020m-3或更小。当使用磷进行离子注入并且扩散深度深时，将最大表面浓度设定为1×1019cm-3或更小。此外，通过将n型外延层6的厚度(p-n结深度)设定为大约0.8至1.0μm那么薄，可以获得良好的响应速度。在单个PD的3dB带宽中，可以获得500MHz或更大。如果实现这样的响应速度，则其变为与12x速度蓝光光盘器件兼容。
引文列表
专利文献
专利文献1：日本未审专利申请公布No.2004-087979
专利文献2：日本专利No.4058034
专利文献3：日本未审专利申请公布No.2002-064218
专利文献4：日本未审专利申请公布No.2003-037259
专利文献5：日本未审专利申请公布No.2006-210494
专利文献6：日本未审专利申请公布No.2007-317767
专利文献7：日本未审专利申请公布No.2007-317768
专利文献8：日本未审专利申请公布No.2003-197949
专利文献9：日本未审专利申请公布No.H04-249381
专利文献10：日本未审专利申请公布No.2002-203954(pp.8-9、图5和图6)
专利文献11：日本未审专利申请公布No.2003-051607
发明内容
本发明要解决的问题
问题在于，n型外延层6的厚度对于双极晶体管而言优选地为厚，而对于PD而言优选地为薄，并因而其适当范围窄。注意，在硅的外延生长中，因为层厚的再现性、晶片之中的变化和晶片中的变化，所以期望的是在考虑大约±0.1μm的变化的情况下对外延层厚度进行设计。
具体来说，如果n型外延层6太薄，则成品率由于双极晶体管的击穿电压劣化而降低。为了提高成品率，期望以1μm或更大的层厚作为设计中心并且以0.9μm或更大作为变化的下限。
另一方面，n型外延层6的厚度对于PD的带宽而言优选地为薄。例如，在专利文献8中，n型外延层的厚度为0.8至1.0μm。在此情况下，n型外延层的目标厚度的中心为0.9μm。因此，难以获得双极晶体管的击穿电压成品率。
简而言之，满足PD的带宽和晶体管的击穿电压这两者的n型外延层的最佳厚度范围窄，并且成品率低。
在蓝光光盘器件的进一步速度提高方面，期望进一步提高PD的3dB带宽。例如，为了实现16x速度，需要大约600MHz的3dB带宽。另一方面，即使在12x速度的情况下，单个PD的带宽的提高也在IC设计中作出容差。此外，虽然以低光输入获得500MHz的3dB带宽，但是带宽随着光入射功率的增大而减小。光盘器件写入时高功率的光被入射在PDIC上，并且要求在光消失之后的稳定时间短。
因而，考虑到高光输入下的响应速度，PD的带宽不足。这是因为，为了如上所述获得集成双极晶体管的击穿电压成品率，n型外延层的厚度不能制作得薄。
鉴于前面所述而完成了本发明，并且因而本发明的目的是提供一种双极晶体管的击穿电压成品率高并且光接收元件的带宽和量子效率高的半导体器件。
用于解决问题的方法
根据本发明的半导体器件包括晶体管和与晶体管单片集成的光接收元件，其中，所述光接收元件包括p型半导体层、形成在所述p型半导体层上的n型外延层以及形成在所述n型外延层上的n型扩散层，所述n型扩散层的n型杂质浓度在所述n型扩散层的表面下方0.12μm或更大深度处为3×1018cm-3或更小，在所述表面下方0.4μm或更小深度处为1×1016cm-3或更大，并且在所述表面下方的0.8μm或更大深度处为1×1016cm-3或更小，并且所述p型半导体层和所述n型外延层之间的界面位于所述表面下方0.9μm至1.5μm深度处。
根据本发明的半导体器件的制造方法是其中单片集成晶体管和光接收元件的半导体器件的制造方法，该方法包括在p型半导体层上形成厚度为0.9μm至1.5μm的n型外延层、以及在所述光接收元件的形成区域中的n型外延层上形成n型扩散层，所述n型扩散层在n型扩散层的表面下方0.12μm或更大深度处具有3×1018cm-3或更小的n型杂质浓度，在0.4μm或更小深度处具有1×1016cm-3或更大的n型杂质浓度，并且在0.8μm或更大深度处具有1×1016cm-3或更小的n型杂质浓度。
本发明的有益效果
根据本发明，可以提供一种双极晶体管的击穿电压成品率高并且光接收元件的带宽和量子效率高的半导体器件。
附图说明
图1是根据第一和第二示例性实施例的PDIC的横截面图；
图2是示出根据第一示例性实施例的半导体光接收器件的n型掺杂分布曲线的曲线图；
图3是示出根据示例性实施例的效果的曲线图；
图4是示出根据示例性实施例的用以解释作用的n1与量子效率的依赖性的曲线图；
图5是示出根据示例性实施例的用以解释作用的n1与3dB带宽的依赖性的曲线图；
图6是示出根据第二示例性实施例的半导体光接收器件的n型掺杂分布曲线的曲线图；以及
图7是专利文献1的图1中示出的PDIC的横截面图。
具体实施方式
以下，将详细描述本发明的示例性实施例。然而，本发明不限于下面描述的实施例。下列描述和附图适当简短，以使解释清楚。
第一示例性实施例
图1是根据本发明的第一示例性实施例的PDIC的横截面图。在该PDIC中，在p型硅衬底101上形成p+型硅层102、p-型外延层103和n型外延层106。p-型外延层103的p型杂质浓度为1×1014cm-3。
n型外延层106的厚度为1.2±0.1μm，且其n型杂质浓度为3至6×1015cm-3。注意，n型外延层106的厚度可以为1.0至1.4μm，且其n型杂质浓度可以为1至8×1015cm-3。在外延生长中，存在生长层厚度的再现性、晶片间的变化和晶片内的变化。考虑到这样的变化，n型外延层106的厚度优选在0.9μm至1.5μm的范围内。
在外延生长的过程中，形成p型掩埋扩散层104和n型掩埋扩散层105。此外，形成p型分离扩散层107，用于在PD和双极晶体管之间的元件分离。在PD区中，形成PD部n型扩散层108，并且在双极晶体管中，形成n型扩散层109、p型基极扩散层110和n型发射极扩散层111。在这样的硅晶体上方，形成电介质膜112，并且放置有电极113。
在此PDIC中，PD部n型扩散层108的n型杂质浓度分布对PD的带宽和效率具有显著影响。图2示出两个不同的掺杂分布曲线A和B。图3示出在这样的掺杂分布曲线的前提下计算3dB带宽对光入射功率的依赖性所得到的结果。
在分布曲线A的情况中，10μW入射的情况下的3dB带宽为489MHz。然而，带宽在n型外延层106的厚度变为1.16μm时变为522MHz，并且在其变为1.24μm时减少至461MHz。因为带宽以此方式敏感地变化，所以期望的是实现在设计中心处具有容差的带宽，以便获得足够高的成品率。在分布曲线B中，10μW入射的情况下的3dB带宽为603MHz，其为分布曲线A的大约1.2倍。
另外，尽管带宽随光入射功率增大而减小，但是在分布曲线B中直到60μW都可以获得500MHz或更大的带宽，并且与分布曲线A相比，可以获得500MHz带宽的最大入射功率显著提高。关于量子效率，当在表面复合速率为1×104cm/s的前提下进行计算时，在分布曲线A中为95.6％，而对于分布曲线B则提高到97.8％。
鉴于带宽和效率这两者的计算结果，分布曲线B明显优于分布曲线A。这是因为分布曲线B满足下列实现高效率和高带宽的条件，而分布曲线A不满足高效率和高带宽的条件。
首先，n杂质浓度峰值深度位置位于距离硅表面0.05μm内。此外，n杂质浓度在0.1μm深度处为3×1018cm-3或更小。此外，n杂质浓度在0.4μm深度处为2×1016cm-3或更大。在这样的特性之中，0.1μm深度处的n型杂质浓度低于特定程度的条件具有提高效率的作用。此外，n型杂质浓度直到0.4μm深度都分布在2×1016cm-3或更大的水平的条件具有充分缩窄区域的作用并由此提高带宽，在所述区域中电场由于不存在浓度梯度而为低。
以下，描述计算方法。
发明人进行了定量研究，以便维持与双极型IC集成的PD的高量子效率并且使3dB带宽从550MHz提高。结果是，在假设与双极IC集成并且在其表面上具有n型硅的用于光学拾取器的蓝色PD中，发明人成功地实现了超过500MHz的3db带宽以及超过95％的量子效率。
对于量子效率，已知在n型杂质的最大表面浓度等于或低于1×1019cm-3时可以获得90％或更大的量子效率。根据专利文献1、8和11的实验数据，在1×1019cm-3以下看不出任何特定的浓度依赖性。更具体来说，其也依赖于n型杂质的扩散深度。这是因为施加在光生空穴载流子上的电场随着浓度梯度的变化而变化，并且表面复合概率相应地改变。根据专利文献1的图4，量子效率足够高并且浓度依赖性消失的最大表面浓度在n型杂质扩散层深度为0.3μm时为1×1020cm-3或以下，而在n型杂质扩散层深度为1.2μm时为1×1019cm-3或更小。
对于带宽，已知在n型浓度分布使得浓度在表面处高并且在特定深度或更大来梯度地减小时可以提高带宽。也已知在p-n结位置较浅时可以提高带宽。但是，这些是定性的发现，而非定量的发现。关于定量的研究，专利文献8中公开了由于电阻而引起的带宽变化。
然而，因为带宽不仅极大地依赖于电阻而且还极大地依赖于光生空穴载流子输运到p层的时间，所以期望对其进行定量的研究。从空穴载流子的输运现象的观点来看，当p-n结越位置较浅时带宽提高。当为了一些其他原因而需要使p-n结位置加深时，极其难以获得高带宽。因此，需要深入分析空穴载流子的输运现象并且严密地研究n型杂质浓度分布。
考虑到n型外延层106的厚度的变化，为了充分提高单片集成的双极晶体管的成品率，发明人将n型外延层106的厚度的设计中心设定在1.2μm。以这样大的厚度来获得500MHz或更大的带宽是不容易的。因而，通过数值计算来详细地分析载流子的输运现象。
在该计算中，如上所述，将支配量子效率的表面复合速率被设定为1×104cm/s。虽然该值能够根据工艺条件而变化，但是因为量子效率的高低关系保持不变，所以量子效率提高的方向是可识别的。
图4示出n1与量子效率的依赖性的计算结果，并且图5示出n1与PD的3dB带宽的依赖性。作为通过离子注入而得到的n型杂质浓度(掺杂分布曲线)的一般公式，假设由等式1表示的高斯分布。
等式1：c＝n1×exp(-(x-d1)2/(2σ1 2))
x是硅表面下方的深度。n1、d1和σ1是参数。n1表示每个高斯分布中的最大浓度。d1表示提供每个高斯分布中最大浓度n1的深度。σ1表示深度的偏差。
作为计算的结果，新发现了即使当最大浓度落到1×1019cm-3更小时，效率也仍然依赖于最大浓度。这是因为偶湮灭(pair annihilation)的另一要素的电子浓度由于表面复合而变化。此外，新得出，带宽和效率相对于参数n1、d1和σ1处于折衷的关系。已知的是空穴载流子的迁移率与带宽提高和效率提高都相关。但是，未知的是存在带宽和效率之间的折衷关系。
根据这样的新发现，新得出的是，对掺杂分布曲线施加严格的限制以便实现高量子效率和高带宽这两者。作为用变化的参数n1、d1和σ1来进行计算的结果，发明人发现期望满足下列条件。
首先，图4示出n1与量子效率的依赖性的计算结果。如图4中所示，由●表示的线图示出参数σ1＝0.15[μm]的情况，由■表示的线图示出参数σ1＝0.1[μm]的情况。此外，由实线表示的线图示出参数d1＝0[μm]的情况，以及由虚线表示的线图示出参数d1＝0.04[μm]的情况。
基于图4，通过缩窄σ1和降低n1，可以获得高量子效率。换言之，当n1高时σ1应该窄，而σ1宽时n1应该低。具体来说，当最大浓度高时，浓度梯度应该是陡峻的，而当最大浓度低时，浓度梯度可以是缓和的。全部一起限定这些，可以施加限制：浓度在特定深度位置处低于特定值。具体来说，n型杂质浓度优选在0.12μm深度处为3×1018cm-3或更低。更优选地，n型杂质浓度在0.1μm深度处为3×1018cm-3或更低。此外，量子效率强烈依赖于d1。d1优选为0.05μm或更小。
图5示出n1与PD的3dB带宽的依赖性。如图5中所示，由●表示的线图示出参数σ1＝0.15[μm]的情况，由■表示的线图示出参数σ1＝0.1[μm]的情况。此外，由实线表示的线图示出参数d1＝0[μm]的情况，以及由虚线表示的线图示出参数d1＝0.04[μm]的情况。
基于图5，σ1越宽则带宽越合适。这是因为，当σ1窄时，在离子注入分布曲线不可达到的区域中，n型杂质浓度保持在外延生长掺杂浓度恒定，并且没有获得通过浓度梯度而形成的电场。另一方面，当σ1太宽时，量子效率劣化。这是因为，其中浓度以小变化而保持为高的区域延伸到表面附近，并且由此不再施加将空穴载流子从表面拉离的电场。以此方式，虽然对于σ1存在适当的范围，但是也可以将其限定在n型杂质浓度下降至1×1016cm-3的位置处。该位置优选地为硅表面下方0.4μm至0.8μm深度处。更优选地，n型杂质浓度在0.4μm深度处为2×1016cm-3或更大。
然而，因为如果0.8μm位置处的浓度太低则使双极晶体管的收集极电阻增大，所以其优选在0.4μm至0.8μm深度处为1×1015cm-3或更高。此外，作为计算的结果，得出，当n型外延层6的浓度太低时，高光输入时的带宽降低。例如，这可以通过将图3和图6中的曲线C和D进行比较而观察到。同样根据这一观点，不优选的是，0.8μm位置处的n型杂质浓度太低。更优选地，n型杂质浓度在2×1015cm-3或更高。
此外，期望的是p-n结深度在特定范围内。下限根据双极晶体管结构来确定，并且优先的是0.9μm或更大。更优选地，其为1.0μm或更大。更优选地，其为1.1μm或更大。此外，p-n结深度的上限根据PD对蓝色光的带宽来确定，并且其优选为1.5μm或更小。更优选地，其为1.4μm或更小。更优选地，其为1.3μm或更小。
以下，参照图6来说明根据第一示例性实施例的制造方法。
首先，在p型硅衬底101上形成p+型硅层102和p-型外延层103。接着，形成p型掩埋扩散层104和n型掩埋扩散层105。然后，在整个面积上通过晶体生长来形成n型外延层106。然后，形成p型分离扩散层107，并且在PD区中通过磷或砷的双重离子注入而形成PD部n型扩散层108。具有低扩散系数的砷优选地用于浅离子注入，而具有增强的离子注入能量的磷或砷优选地用于深注入。在双极晶体管区域中，形成n型扩散109、p型基极扩散层110和n型发射极扩散层111。之后，在整个硅表面上形成电介质膜112，并制作开口。最后，在每个开口中形成电极113，并由此生产PDIC。
在本示例性实施例中，采用与用于形成PD部n型扩散层108的离子注入不同地执行用于形成双极晶体管区域中的n型扩散109的离子注入的工艺。因此，可以与双极晶体管独立地设计PD部n型扩散层108的掺杂分布曲线。这能够获得用于提高PD带宽和效率的详细设计。
第二示例性实施例
在上述第一示例性实施例中，PD部n型扩散层108的掺杂分布曲线可以在图6中所示的C和D之间的某处。在第二示例性实施例中，使用作为下限和上线的分布曲线C和分布曲线D。图3示出分布曲线C和D的3dB带宽的入射光功率依赖性的计算结果。分布曲线C的10μW输入处的3dB带宽为926MHz，且分布曲线D的10μW输入处的3dB带宽为685MHz。与分布曲线A相比，它们分别提高到1.9倍和1.35倍。此外，分布曲线C和D这两者直到70μW实现了500MHz或更大的高带宽，并且可以获得500MHz的带宽的入射光功率明显高于分布曲线A。量子效率的计算值在分布曲线C中为98.5％且在分布曲线D中为95.1％，这两者都满足95％或更大。如果浓度高于分布曲线D的浓度，则不能获得量子效率，这是不期望的。
为了计算方便，假定具有84μmφ内部直径的环状电极作为PD的n电极，并且假定5μmφ(斑点直径被限定为光强度为1/e处的直径)的光被入射在中心上。在此情况下，光入射位置和n电极之间的电阻在分布曲线C中为864Ω且在分布曲线D中为275Ω。如果浓度低于分布曲线C中的浓度，则电阻值增大，并且从图3中明显可见，高光输入处的带宽减小，这是不期望的。
分布曲线C由下列等式2中的c1[cm-3]表示，且分布曲线D由下列等式3中的c2[cm-3]表示。
等式2：c1＝4×1017×exp(-x2/(2×0.152))+1×1015
等式3：c2＝3×1018×exp(-x2/(2×0.22))+8×1015
在0≤x≤0.8处，如果掺杂分布曲线在这两者之间的某处，则良好的带宽、良好的效率和低电阻都被满足，并且，与诸如分布曲线A的、在C和D范围之外的分布曲线相比，可以获得被显著提高的合适的性能。
此外，可以根据应用来有选择地使用分布曲线C和D。在重放专用的光盘器件中，因为只需要低光输入处的带宽高，所以可以使用分布曲线C。在记录的光盘器件中，因为需要缩短在高光输入被关断之后的稳定时间，所以在高光输入处具有高带宽的分布曲线D是适合的。
尽管已经参照本发明的示例性实施例而具体示出并说明了本发明，但本发明不限于这些实施例。本领域技术人员应该理解的是，在不偏离由权利要求书所限定的本发明的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。
本申请基于并要求于2008年12月1日提交的日本专利申请No.2008-306151的优先权权益，其全部公开内容通过引用结合于此。
工业适用性
本发明适用于例如光学拾取器中所并入的PDIC。
附图标记列表
101 p型硅衬底
102 p+型硅层
103 p-型外延层
104 p型掩埋扩散层
105 n型掩埋扩散层
106 n型外延层
107 p型分离扩散层
108 PD部n型扩散层
109 n型扩散层
110 p型基极扩散层
111 n型发射极扩散层
112 电介质膜
113 电极
Claims (13)
1.一种半导体器件，包括：
晶体管；以及
光接收元件，所述光接收元件与所述晶体管被单片集成，其中
所述光接收元件包括：
p型半导体层，
n型外延层，所述n型外延层被形成在所述p型半导体层上，以及
n型扩散层，所述n型扩散层被形成在所述n型外延层上，
所述n型扩散层的n型杂质浓度在所述n型扩散层的表面下方0.12μm或更大的深度处为3×1018cm-3或更小，在所述表面下方0.4μm或更小深度处为1×1016cm-3或更大，并且在所述表面下方0.8μm或更大深度处为1×1016cm-3或更小，以及
所述p型半导体层和所述n型外延层之间的界面位于所述表面下方0.9μm至1.5μm深度处。
2.根据权利要求1所述的半导体器件，其中，所述n型杂质浓度的峰值位于所述表面下方0.05μm深度以内。
3.根据权利要求1或2所述的半导体器件，其中，所述n型杂质浓度在所述表面下方0.4至0.8μm深度处为1×1015cm-3或更大。
4.根据权利要求1至3中的任一项所述的半导体器件，其中，所述n型杂质浓度在所述表面下方0.1μm或更大深度处为3×1018cm-3或更小，并且在所述表面下方0.4μm或更小深度处为2×1016cm-3或更大。
5.根据权利要求1至4中的任一项所述的半导体器件，其中，所述p型半导体层和所述n型外延层之间的界面位置在所述表面下方1.0μm至1.4μm深度处。
6.根据权利要求1至5中的任一项所述的半导体器件，其中，所述表面下方x[μm]深度处的n型杂质浓度c[cm-3]在0≤x≤0.8处满足c1≤c≤c2(c1和c2[cm-3]由以下表达式给出)：
c1＝4×1017×exp(-x2/(2×0.152))+1×1015，
c2＝3×1018×exp(-x2/(2×0.22))+8×1015。
7.根据权利要求1至6中的任一项所述的半导体器件，其中，所述晶体管为双极晶体管。
8.一种具有单片集成的晶体管和光接收元件的半导体器件的制造方法，包括：
在p型半导体层上形成具有的厚度为0.9μm至1.5μm的n型外延层；以及
在所述光接收元件的形成区域中的所述n型外延层上形成n型扩散层，所述n型扩散层在所述n型扩散层的表面下方0.12μm或更大的深度处具有3×1018cm-3或更小的n型杂质浓度，在0.4μm或更小的深度处具有1×1016cm-3或更大的n型杂质浓度，并且在0.8μm或更大的深度处具有1×1016cm-3或更小的n型杂质浓度。
9.根据权利要求8所述的半导体器件的制造方法，其中，所述n型扩散层被形成为使得所述n型杂质浓度的峰值位于所述表面下方0.05μm深度以内。
10.根据权利要求8或9所述的半导体器件的制造方法，其中，所述n型扩散层被形成为使得所述n型杂质浓度在所述表面下方0.4至0.8μm深度处为1×1015cm-3或更大。
11.根据权利要求8至10中的任一项所述的半导体器件的制造方法，其中，所述n型扩散层被形成为使得所述n型杂质浓度在所述表面下方0.1μm或更大的深度处为3×1018cm-3或更小，并且在所述表面下方0.4μm或更小的深度处为2×1016cm-3或更大。
12.根据权利要求8至11中的任一项所述的半导体器件的制造方法，其中，在所述p型半导体层上形成具有的厚度为1.0μm至1.4μm的n型外延层。
13.根据权利要求8至12中的任一项所述的半导体器件的制造方法，其中，所述n型扩散层被形成为使得所述n型扩散层的表面下方x[μm]深度处的n型杂质浓度c[cm-3]在0≤x≤0.8处满足c1≤c≤c2(c1和c2[cm-3]由以下表达式给出)：
c1＝4×1017×exp(-x2/(2×0.152))+1×1015，
c2＝3×1018×exp(-x2/(2×0.22))+8×1015。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008-306151 | 2008-12-01 | ||
| JP2008306151 | 2008-12-01 | ||
| PCT/JP2009/006184 WO2010064370A1 (ja) | 2008-12-01 | 2009-11-18 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102232248A true CN102232248A (zh) | 2011-11-02 |
| CN102232248B CN102232248B (zh) | 2013-05-08 |
Family
ID=42233029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801483571A Expired - Fee Related CN102232248B (zh) | 2008-12-01 | 2009-11-18 | 半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8390090B2 (zh) |
| JP (1) | JP5304797B2 (zh) |
| CN (1) | CN102232248B (zh) |
| WO (1) | WO2010064370A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202118034A (zh) * | 2019-08-30 | 2021-05-01 | 日商凸版印刷股份有限公司 | 光電轉換元件、攝像元件及攝像系統 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04249381A (ja) | 1991-02-05 | 1992-09-04 | Sharp Corp | 受光素子 |
| JP3798951B2 (ja) | 2000-06-07 | 2006-07-19 | シャープ株式会社 | 回路内蔵受光素子、その製造方法および該受光素子を用いた光学装置 |
| JP2002057312A (ja) * | 2000-08-08 | 2002-02-22 | Denso Corp | 光検出センサおよびその製造方法 |
| JP2002203954A (ja) * | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| JP3918442B2 (ja) * | 2001-02-19 | 2007-05-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP2003037259A (ja) | 2001-07-24 | 2003-02-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003051607A (ja) * | 2001-08-07 | 2003-02-21 | Sharp Corp | 受光素子及びその製造方法並びにその受光素子を用いた受光装置 |
| JP2003197949A (ja) * | 2001-12-26 | 2003-07-11 | Sharp Corp | 受光素子および回路内蔵型受光装置および光ディスク装置 |
| JP2004087979A (ja) * | 2002-08-28 | 2004-03-18 | Sharp Corp | 受光素子およびその製造方法並びに回路内蔵型受光素子 |
| JP2005217237A (ja) * | 2004-01-30 | 2005-08-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4058034B2 (ja) * | 2004-10-25 | 2008-03-05 | 松下電器産業株式会社 | 光半導体装置 |
| JP2006210494A (ja) | 2005-01-26 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| JP2007317768A (ja) | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
-
2009
- 2009-11-18 JP JP2010541202A patent/JP5304797B2/ja not_active Expired - Fee Related
- 2009-11-18 WO PCT/JP2009/006184 patent/WO2010064370A1/ja active Application Filing
- 2009-11-18 CN CN2009801483571A patent/CN102232248B/zh not_active Expired - Fee Related
- 2009-11-18 US US13/130,676 patent/US8390090B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8390090B2 (en) | 2013-03-05 |
| WO2010064370A1 (ja) | 2010-06-10 |
| JP5304797B2 (ja) | 2013-10-02 |
| US20110221045A1 (en) | 2011-09-15 |
| CN102232248B (zh) | 2013-05-08 |
| JPWO2010064370A1 (ja) | 2012-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719414A (en) | Photoelectric conversion semiconductor device with insulation film | |
| US7936038B2 (en) | Photodiode cell structure of photodiode integrated circuit for optical pickup and method of manufacturing the same | |
| US7808015B2 (en) | Apparatus comprising an avalanche photodiode | |
| CN101454906A (zh) | 光学半导体器件及其制造方法 | |
| JP2012253387A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| CN107658363A (zh) | 横向PiN结构光电探测器 | |
| CN101449389A (zh) | 光学半导体器件及其制造方法 | |
| CN100463196C (zh) | 一种光检测器及其制造方法 | |
| JPH0738140A (ja) | アバランシェホトダイオード | |
| JP2009260160A (ja) | 光半導体装置 | |
| CN102232248B (zh) | 半导体器件及其制造方法 | |
| JP2001077401A (ja) | 受光素子および回路内蔵型受光素子 | |
| KR100528331B1 (ko) | 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로 | |
| JP2004087979A (ja) | 受光素子およびその製造方法並びに回路内蔵型受光素子 | |
| CN1344030A (zh) | 具有内建电路的光探测器及其生产方法 | |
| JP2020513155A (ja) | 急速溶融成長光検出器 | |
| JP2007535810A (ja) | プレーナ型雪崩効果光ダイオード | |
| WO2022144419A1 (fr) | Procédé de fabrication d'une structure photodiode et structure photodiode | |
| CA1078948A (en) | Method of fabricating silicon photodiodes | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| US7553734B2 (en) | Method for forming an avalanche photodiode | |
| JP7247822B2 (ja) | 受光素子 | |
| WO2010064369A1 (ja) | 半導体装置及びその製造方法 | |
| JP2005101272A (ja) | 集積化ｐｉｎホトダイオードセンサ | |
| CN117253937A (zh) | 一种用于光纤无线电的光电信号探测的光电二极管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130508 Termination date: 20141118 |
|
| EXPY | Termination of patent right or utility model |