CN102231140A - 一种基于双口ram的数据包络获取方法 - Google Patents

一种基于双口ram的数据包络获取方法 Download PDF

Info

Publication number
CN102231140A
CN102231140A CN2011101496975A CN201110149697A CN102231140A CN 102231140 A CN102231140 A CN 102231140A CN 2011101496975 A CN2011101496975 A CN 2011101496975A CN 201110149697 A CN201110149697 A CN 201110149697A CN 102231140 A CN102231140 A CN 102231140A
Authority
CN
China
Prior art keywords
data
dpram
envelopment
address
dual port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101496975A
Other languages
English (en)
Other versions
CN102231140B (zh
Inventor
杨帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai University of Electric Power
University of Shanghai for Science and Technology
Original Assignee
Shanghai University of Electric Power
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai University of Electric Power filed Critical Shanghai University of Electric Power
Priority to CN201110149697.5A priority Critical patent/CN102231140B/zh
Publication of CN102231140A publication Critical patent/CN102231140A/zh
Application granted granted Critical
Publication of CN102231140B publication Critical patent/CN102231140B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明涉及一种基于双口RAM(DPRAM)的数据包络获取方法，当新的采样数据到来时，新的采样数据中第n个采样点数据送入特征提取模块输入端，同时在RAM读写控制器的控制下，在双口RAM中地址为n的存储单元中读出包络数据送特征提取模块输入端，特征提取模块输出结果作为新的包络数据存入双口RAM中地址为n的存储单元，完成第n个采样点的数据包络，重复这一过程，完成所有采样点包络，实现一次采样数据包络，对每次采样的数据进行包络处理，获取其中的特征信息。通过改进现有的包络获取方法，使用一片双口RAM(DPRAM)实现了数据包络获取，节约了存储空间，简化了控制逻辑，为数据包络方法的硬件实现提供了便利。

Description

一种基于双口RAM的数据包络获取方法
技术领域
本发明涉及一种数据分析方法，特别涉及一种基于双口RAM(DPRAM)的数据包络获取方法。
背景技术
数据包络分析方法是一种在各个领域都得到广泛应用的数据分析方法，它通过获取多次数据中有效的特征点组成包络数据进行分析，以便减少数据分析量，提高数据分析速度。在无损检测领域，特别是超声检测中，由于采样速度快，采样数据量大，无法对每次采样的数据进行分析，只能采取抽样分析的方式，即每隔若干次采样，分析一次采样的数据。为了不出现漏检的情况，需要获取每次采样数据中的特征值，即数据包络，进行分析。
双口RAM(DPRAM) 是在一个SRAM 存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问，即共享式多端口存储器。其最大的特点是存储数据共享。一个存储器配备两套独立的地址、数据和控制线，允许两个独立的控制器同时异步地访问存储单元。
数据包络的获取一般分为软件方法和硬件方法两种，两种方法实现的介质不同，但实现方法基本一致，如图1所示，开辟两块同样大小的存储空间，一块用来存放包络数据，一块存放比较数据，每次有新的采样数据，将比较数据读出，相同采样点数据进行比较，比较的结果作为包络数据存如包络数据存储模块，然后将包络数据作为下一次比较用的比较数据，比较数据存储模块作为下一次比较的包络数据存储模块。 
在很多应用场合，由于检测采样速度快，数据量大，无法将所有数据传送到软件处理，因此必须使用硬件包络获取的方法，获取包络数据后再上传。现有的实现方法需要消耗大量的存储空间，而且数据读写控制麻烦，比较适合软件实现，硬件实现困难，需要改进。
发明内容
本发明是针对现在的数据处理硬件存储资源和控制资源受限的问题，提出了一种基于双口RAM(DPRAM)的数据包络获取方法，对每次采样的数据进行包络处理，获取其中的特征信息。通过改进现有的包络获取方法，节约存储空间，简化控制逻辑。
本发明的技术方案为：一种基于双口RAM(DPRAM)的数据包络获取方法， RAM读写控制器的写使能、写地址、读地址与双口RAM(DPRAM)相连，双口RAM(DPRAM)模块接收系统时钟信号作为写时钟和读时钟，当新的采样数据到来时，新的采样数据中第n个采样点数据送入特征提取模块输入端，同时在RAM读写控制器的控制下，在双口RAM中地址为n的存储单元中读出包络数据送特征提取模块输入端，特征提取模块输出结果作为新的包络数据存入双口RAM(DPRAM)中地址为n的存储单元，完成第n个采样点的数据包络，重复这一过程，完成所有采样点包络，实现一次采样数据包络，当新的采样数据来到时重复之前过程。
所述RAM读写控制器的写使能、写地址、读地址必须满足如下关系：
A：数据采样时间段内，写使能信号有效；
B：数据采样时间段内，写地址每个采样时钟加1；
C：读地址每个采样时钟加1，且读地址的加1操作必须提前写地址2个采样周期。
所述特征提取模块由两个减法器、两个绝对值模块、一个比较器和一个选通器构成，采样数据和旧包络数据首先分别送入减法器中与参考零点相减，相减后的结果取绝对值后送入比较器进行比较，比较的结果作为选通信号选择采样数据和旧包络数据中满足条件的一个作为新的包络数据。
本发明的有益效果在于：本发明一种基于双口RAM(DPRAM)的数据包络获取方法，对每次采样的数据进行包络处理，获取其中的特征信息。通过改进现有的包络获取方法，使用一片双口RAM(DPRAM)实现了数据包络获取，节约了存储空间，简化了控制逻辑，为数据包络方法的硬件实现提供了便利。 
附图说明
图1为现有技术中数据包络一般获取方法示意图；
图2为本发明基于双口RAM(DPRAM)的数据包络获取方法示意图；
图3为本发明基于双口RAM(DPRAM)的数据包络获取方法工作流程图；
图4为本发明基于双口RAM(DPRAM)的数据包络获取方法数据获取的流程控制状态转移图；
图5为本发明基于双口RAM(DPRAM)的数据包络获取方法写使能信号和读、写地址关系图；
图6为本发明基于双口RAM(DPRAM)的数据包络获取方法特征提取模块结构示意图。
具体实施方式
一种基于双口RAM(DPRAM)的数据包络获取方法，硬件包括一个RAM读写控制器，一块双口RAM(DPRAM)，一个特征提取模块，如图2所示，其中：RAM读写控制器与双口RAM(DPRAM)相连，提供双口RAM(DPRAM)读写需要的写使能信号（wr_en），写地址（wr_addr），读地址（rd_addr）；双口RAM(DPRAM)模块接收系统时钟信号作为写时钟（wr_clk）和读时钟（rd_clk），在RAM读写控制器控制下存入和读出数据；特征提取模块一个输入连接采样数据，另一个输入连接双口RAM(DPRAM)模块的数据输出（Q），并将比较的结果作为双口RAM(DPRAM)模块的数据输入（D）。
本设计的工作流程如图3所示，具体实施步骤如下：
1)    在数据采样之前将双口RAM(DPRAM)初始化为数据参考零点；
2)    当新的采样数据到来时，在RAM读写控制器的控制下，在双口RAM(DPRAM)中地址为n的存储单元读出包络数据； 
3)    读出的包络数据送入特征提取模块，与新的采样数据中第n个采样点数据比较，比较结果作为新的包络数据； 
4)    在RAM读写控制器的控制下，新的包络数据存入在双口RAM(DPRAM)中地址为n的存储单元，完成一次数据包络操作；
5)    在数据存入双口RAM(DPRAM)的同时，在双口RAM(DPRAM)中地址为n+1的存储单元存放的包络数据被读出，重复过程3）、4）、5）。
FPGA芯片内部集成有大量的RAM资源，可以灵活配置为单口RAM、ROM和双口RAM(DPRAM)，本实施例通过一片FPGA实现基于双口RAM(DPRAM)的数据包络获取。双口RAM(DPRAM)模块由FPGA内部RAM资源配置而成，RAM读写控制器和特征提取模块模块均使用FPGA内部逻辑资源以时序逻辑和组合逻辑的设计方法实现。
读写控制模块根据数据包络获取方法，通过控制双口RAM(DPRAM)读写需要的写使能信号（wr_en），写地址（wr_addr），读地址（rd_addr）来控制双口RAM(DPRAM)读写，实现数据包络获取。其主要功能有两个，一是控制包络数据获取的流程，二是控制双口RAM(DPRAM)的读写。
包络数据获取的流程控制通过一个状态机实现，如图4所示，具体实施步骤如下：
（1）上电复位后，系统处于Idel状态，随后跳入initial_RAM状态；
（2）在initial_RAM状态，对双口RAM(DPRAM)进行初始化，将双口RAM(DPRAM)的所有存储单元初始化为数据的参考零点，然后跳入data_envelop状态；
（3）在data_envelop状态获取包络数据，并在数据采样结束后跳回到idel状态；
（4）在idel状态中，如果有系统上传包络数据的请求，则跳入data_upload状态，否则，一旦有新的采样数据，则跳入data_envelop状态；
（5）    在data_upload状态中，包络数据被读出，同时读出数据后的存储单元被初始化为数据的参考零点，数据上传结束后，跳回idel状态。
控制双口RAM(DPRAM)的读写是通过控制写使能信号和读、写地址实现的，根据双口RAM(DPRAM)读写时序和比较后的新包络数据必须存回旧包络数据存储位置的要求，写使能信号和读、写地址必须满足如下关系，如图5所示：
A：数据采样时间段内，写使能信号有效；
B：数据采样时间段内，写地址每个采样时钟加1；
C：读地址每个采样时钟加1，且读地址的加1操作必须提前写地址2个采样周期。
双口RAM(DPRAM)模块为一片双口RAM(DPRAM)芯片或使用FPGA内部RAM资源配置成的一块双口RAM(DPRAM)模块，用来存放包络数据。通过对其某个存储单元读、写时间的控制，实现对应采样点的数据包络。
特征提取模块用来比较采样数据和旧包络数据相对参考零点的幅值大小，产生新的包络数据，为了保证读写双口RAM(DPRAM)的时序，特征提取模块使用组合逻辑实现。特征提取模块由两个减法器，两个绝对值模块、一个比较器和一个选通器构成，如图6所示，采样数据和旧包络数据首先分别送入减法器中与参考零点相减，相减后的结果取绝对值后送入比较器进行比较，比较的结果作为选通信号选择采样数据和旧包络数据中满足条件的一个作为新的包络数据。

Claims (3)

1.一种基于双口RAM(DPRAM)的数据包络获取方法，其特征在于，RAM读写控制器的写使能、写地址、读地址与双口RAM(DPRAM)相连，双口RAM(DPRAM)模块接收系统时钟信号作为写时钟和读时钟，当新的采样数据到来时，新的采样数据中第n个采样点数据送入特征提取模块输入端，同时在RAM读写控制器的控制下，在双口RAM中地址为n的存储单元中读出包络数据送特征提取模块输入端，特征提取模块输出结果作为新的包络数据存入双口RAM中地址为n的存储单元，完成第n个采样点的数据包络，重复这一过程，完成所有采样点包络，实现一次采样数据包络，当新的采样数据来到时重复之前过程。
2.根据权利要求1所述基于双口RAM(DPRAM)的数据包络获取方法，其特征在于，所述RAM读写控制器的写使能、写地址、读地址必须满足如下关系：
A：数据采样时间段内，写使能信号有效；
B：数据采样时间段内，写地址每个采样时钟加1；
C：读地址每个采样时钟加1，且读地址的加1操作必须提前写地址2个采样周期。
3.根据权利要求1所述基于双口RAM(DPRAM)的数据包络获取方法，其特征在于，所述特征提取模块由两个减法器、两个绝对值模块、一个比较器和一个选通器构成，采样数据和旧包络数据首先分别送入减法器中与参考零点相减，相减后的结果取绝对值后送入比较器进行比较，比较的结果作为选通信号选择采样数据和旧包络数据中满足条件的一个作为新的包络数据。
CN201110149697.5A 2011-06-07 2011-06-07 一种基于双口ram的数据包络获取方法 Expired - Fee Related CN102231140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110149697.5A CN102231140B (zh) 2011-06-07 2011-06-07 一种基于双口ram的数据包络获取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110149697.5A CN102231140B (zh) 2011-06-07 2011-06-07 一种基于双口ram的数据包络获取方法

Publications (2)

Publication Number Publication Date
CN102231140A true CN102231140A (zh) 2011-11-02
CN102231140B CN102231140B (zh) 2014-04-09

Family

ID=44843704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110149697.5A Expired - Fee Related CN102231140B (zh) 2011-06-07 2011-06-07 一种基于双口ram的数据包络获取方法

Country Status (1)

Country Link
CN (1) CN102231140B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103729165A (zh) * 2014-01-16 2014-04-16 哈尔滨工业大学 应用于高速运动控制系统的pci从设备核心控制模块
CN104750480A (zh) * 2015-03-03 2015-07-01 北京空间机电研究所 一种基于fpga的星上迭代图像处理方法
CN108197699A (zh) * 2018-01-05 2018-06-22 中国人民解放军国防科技大学 针对卷积神经网络硬件加速器的调试模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340851A (ja) * 1998-05-25 1999-12-10 Toshiba Corp 無線伝搬路解析回路とこの回路を備えた移動通信装置
CN101162919A (zh) * 2006-10-11 2008-04-16 中兴通讯股份有限公司 一种数据缓存电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340851A (ja) * 1998-05-25 1999-12-10 Toshiba Corp 無線伝搬路解析回路とこの回路を備えた移動通信装置
CN101162919A (zh) * 2006-10-11 2008-04-16 中兴通讯股份有限公司 一种数据缓存电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
季强等: "双口RAM在数据采集系统中的应用", 《应用科技》 *
朱蓉: "双端口共享存储器(即双口RAM)及其实际应用", 《甘肃科技》 *
胡宏平等: "基于FPGA的双口RAM在信号采集中的应用", 《微计算机信息》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103729165A (zh) * 2014-01-16 2014-04-16 哈尔滨工业大学 应用于高速运动控制系统的pci从设备核心控制模块
CN104750480A (zh) * 2015-03-03 2015-07-01 北京空间机电研究所 一种基于fpga的星上迭代图像处理方法
CN104750480B (zh) * 2015-03-03 2017-12-22 北京空间机电研究所 一种基于fpga的星上迭代图像处理方法
CN108197699A (zh) * 2018-01-05 2018-06-22 中国人民解放军国防科技大学 针对卷积神经网络硬件加速器的调试模块
CN108197699B (zh) * 2018-01-05 2020-04-07 中国人民解放军国防科技大学 针对卷积神经网络硬件加速器的调试模块

Also Published As

Publication number Publication date
CN102231140B (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
CN110007961B (zh) 一种基于risc-v的边缘计算硬件架构
US20180247682A1 (en) Methods for reading data from a storage buffer including delaying activation of a column select
CN103019855B (zh) MapReduce作业执行时间预测方法
CN102231140B (zh) 一种基于双口ram的数据包络获取方法
CN110175107B (zh) 一种fpga云服务器性能的测试方法及测试系统
CN103353543A (zh) 一种具有串行协议触发和解码功能的数字示波器
CN109359729B (zh) 一种在fpga上实现缓存数据的系统及方法
CN101770437A (zh) 实现同步双端口存储器ip的并行读写的结构及方法
WO2018054104A1 (zh) 一种深存储器以及测量仪器
CN103325426A (zh) 基于ddr2sdram阵列分段存储的无缝采集方法
CN111488051A (zh) 基于cpu和fpga协同计算的云端深度神经网络优化方法
CN108681510A (zh) 数据处理方法及装置
CN116362168A (zh) 一种gpgpu离线时钟的建模方法、装置和存储介质
CN102117193A (zh) 一种实现预读式fifo的方法和预读式fifo
CN105487953A (zh) 一种总线性能分析方法和装置
CN102419731A (zh) C语言嵌入式软件插桩及动态测试覆盖率信息提取方法
CN103514140A (zh) 用于实现可重构系统中配置信息多发射的重构控制器
CN100501689C (zh) 实现soc芯片中多任务多flash同时测试的方法
CN109634826B (zh) 控制器极限性能分析方法、装置、计算机设备及存储介质
Akesson et al. Automatic generation of efficient predictable memory patterns
CN102436535B (zh) 计算机辅助设计过程中创意拐点的识别方法及系统
CN103020535A (zh) 一种带比较功能的数据加解密系统
Wei et al. Research and hardware design of image processing algorithm based on FPGA
CN108646106B (zh) 具有单粒子翻转故障注入功能的微型icap控制器
CN102929778A (zh) 众核阵列上并行测试的控制方法及硅后验证系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

Termination date: 20170607

CF01 Termination of patent right due to non-payment of annual fee