CN112433976A - 一种基于双口ram的数据同步系统及方法 - Google Patents

一种基于双口ram的数据同步系统及方法 Download PDF

Info

Publication number
CN112433976A
CN112433976A CN202011386173.3A CN202011386173A CN112433976A CN 112433976 A CN112433976 A CN 112433976A CN 202011386173 A CN202011386173 A CN 202011386173A CN 112433976 A CN112433976 A CN 112433976A
Authority
CN
China
Prior art keywords
module
data
port ram
address
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011386173.3A
Other languages
English (en)
Inventor
聂泳忠
王晟
李红星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fatri Xi'an Testing & Control Technologies Co ltd
Original Assignee
Fatri Xi'an Testing & Control Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fatri Xi'an Testing & Control Technologies Co ltd filed Critical Fatri Xi'an Testing & Control Technologies Co ltd
Priority to CN202011386173.3A priority Critical patent/CN112433976A/zh
Publication of CN112433976A publication Critical patent/CN112433976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种基于双口RAM的数据同步系统，数据采集装置用于将采集的实时数据发送给处理中心装置；其中，该数据采集装置包括双口RAM模块、CPU模块和逻辑硬件芯片，CPU模块将数据同步系统的当前时间信息写入双口RAM模块的第一地址；CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，第二地址用于存储所述中断信号；双口RAM模块将所述中断信号传输至逻辑硬件芯片；逻辑硬件芯片根据中断信号从第一地址获取所述当前时间信息。本发明还涉及一种基于双口RAM的数据同步方法。本发明的数据采集装置所采集的装置可以达到ns级，可以广泛应用于各种需要数据同步的应用装置当中。

Description

一种基于双口RAM的数据同步系统及方法
技术领域
本发明属于数据采集技术领域，具体地说，涉及一种基于双口RAM的数据同步系统及方法。
背景技术
在数据采集应用中，高精度的数据同步需求和设计是不可或缺的关键技术之一。每一个或者每一组数据包需要有时间戳代表数据产生的时间。
在现代工业控制系统中，由于对系统的功能和性能要求越来越高，一般都采用高性能的处理器来实现控制功能，并将这些智能设备联网组成分布式系统，所以双口RAM作为共享存储器，在满足实时性要求高、数据量大的控制系统中得到越来越广泛地应用。一般双口RAM都提供了两个完全独立的端口，每个端口都有自己的控制线、地址线和数据线。
现有技术中的数据同步方法，一般是直接通过CPU的EBI总线连接CPLD来传输数据的，并使用数据地址和数据并行来传输数据，尽管这种数据同步方法在理论上可以达到ns级的数据同步精度，但是这种数据同步方法不适合使用了双口RAM器件的数据同步装置。
但是对于配置双口RAM的数据采集系统，EBI直连CPLD的方式会增加硬件设备之间的增加，从而也提高了数据采集系统的复杂度。
发明内容
有鉴于此，本发明提供一种基于双口RAM的数据同步系统及方法，本发明可以应用于数据同步中，从而获取高精度、低延时的时间信息。
本发明的技术方案是：
第一方面，本发明提出一种基于双口RAM的数据同步系统，包括处理中心装置和数
据采集装置；
所述数据采集装置用于将采集的实时数据发送给所述处理中心装置；其中，该数据采集装置包括双口RAM模块、CPU模块和逻辑硬件芯片，所述双口RAM模块的一侧连接CPU模块，另一侧连接逻辑硬件芯片；
所述CPU模块将所述数据同步系统的当前时间信息写入双口RAM模块的第一地址；
所述CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，所述第二地址用于存储所述中断信号；
所述双口RAM模块将所述中断信号传输至逻辑硬件芯片；
所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息。
可选地，所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息后，该数据同步系统还根据所述当前时间信息更新当前时间，逻辑硬件芯片将更新后的当前时间作为基准并继续计时。
可选地，所述数据采集装置还包括ADC模块；
所述ADC模块用于将所述数据采集装置所采集的实时数据的模拟信号转换成数字信号，并将所述数字信号发送给所述逻辑硬件芯片；
所述逻辑硬件芯片对所述数字信号进行组包排序，然后在相邻的数据包之间插入时间戳，将插入时间戳的数据包写入双口RAM模块中的第一地址，以触发双口RAM模块产生中断信号，将该中断信号发送给CPU模块；
所述CPU模块根据所述中断信号读取所述插入时间戳的数据包并将该数据包发送至所述处理中心装置。
可选地，所述ADC模块将所述数字信号通过SPI接口发送给逻辑硬件芯片。
可选地，所述数据采集装置还包括网口模块，所述CPU模块按照网络通信协议将读取的数据发送至所述网口模块，并经由所述网口模块转发至所述处理中心装置。
可选地，所述网口模块将CPU模块所发送的数据通过物理接口发送至所述处理中心装置。
第二方面，本发明还提出一种基于双口RAM的数据同步方法，包括以下步骤：
CPU模块将数据同步系统的当前时间信息写入双口RAM模块的第一地址；
CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，所述第二地址用于存储所述中断信号；
双口RAM模块将所述中断信号传输至CPLD模块；
CPLD模块根据所述中断信号从所述第一地址获取所述当前时间信息。
可选地，所述数据同步方法还包括以下步骤：所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息后，该数据同步系统还根据所述当前时间信息更新当前时间，逻辑硬件芯片将更新后的当前时间作为基准并继续计时。
可选地，所述数据采集装置还包括ADC模块；
所述ADC模块将所述数据采集装置所采集的实时数据的模拟信号转换成数字信号，并将所述数字信号发送给所述逻辑硬件芯片；
所述逻辑硬件芯片对所述数字信号进行组包排序，然后在相邻的数据包之间插入时间戳，将插入时间戳的数据包写入双口RAM模块中的第一地址，以触发双口RAM模块产生中断信号，将该中断信号发送给CPU模块；
所述CPU模块根据所述中断信号读取所述插入时间戳的数据包并将该数据包发送至所述处理中心装置。
可选地，所述ADC模块将所述数字信号通过SPI接口发送给逻辑硬件芯片。
附图说明
图1为本发明实施例提供的数据同步系统的结构示意图；
图2为本发明一个实施例提供的一种数据采集装置与处理中心装置的连接示意图；
图3为Cypress的CY7C系列双口RAM的左中断触发时序图；
图4为Cypress的CY7C系列双口RAM的右中断触发时序图；
图5为Cypress的CY7C系列双口RAM的各参数示意图；
图6为Microchip的SAMA5D2系列CPU EBI接口SMC控制器写操作时序图；
图7为本发明实施例提供的一种基于双口RAM的数据同步方法的流程示意图。
具体实施方式
下面结合附图所示的各实施方式对本发明进行详细说明，但应当说明的是，这些实施方式并非对本发明的限制，本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代，均属于本发明的保护范围之内。
参见图1，该数据同步系统包括一个处理中心装置(该处理中心装置为服务器)和多个数据采集装置(即数据采集装置1、2…N)；其中，每个数据采集装置分布于不同的地点，各自采集本地数据并发送至所述处理中心装置，由处理中心装置对数据采集装置所采集的本地数据进行组合与计算。
参见图2，所述数据采集装置包括ADC模块、CPLD(Complex Programmable LogicDevice)复杂可编程逻辑器件)模块、双口RAM(随机存取存储器,Random Access Memory)模块和CPU模块。
在数据同步系统的业务需求中，处理中心装置需要将每个数据采集装置所采集的本地数据进行us级的时间同步，因此需要在数据采集装置的端口对采集到的每一组数据加入时间戳；如上所述，CPLD模块用于对数据包之间插入时间戳，因此CPLD模块需要先获取数据采集装置的准确时间，然后才能对数据包插入时间戳；由于数据采集装置的时间信息由CPU模块提供，因此CPU模块如何将数据采集装置的时间准确地传递至CPLD模块就成为关键问题。
参见图2，CPU模块连接CPLD模块有两条路径，分别是：
一条路径是I2C接口，I2C接口是一条直连路径，但不适合传递时间信息。这是因为数据采集装置所设计的时间数据包为10Byte，如果采用I2C接口传递时间信息，并按照I2C接口的最大速率(即400K串行传输)，则每个bit所发送时间是2.5us，传输8Byte时间bit则需要160us，同时I2C接口还存在起始、结束、地址、应答等bit开销时间，因此CPU模块将数据采集装置的时间传输至CPLD模块至少需要200us，因此I2C接口这条路径不适合应用于us级精度的数据同步系统中。
另一条路径是CPU模块通过双口RAM模块间接地连接到CPLD模块，该路径的时间获取方法可以利用了双口RAM模块的底层硬件特性，可以高速度、低延时地传递时间信息；另外，双口RAM模块除了具备读写数据功能外，还具备中断机制，即在双口RAM模块在读写数据的特定地址后还能触发中断，其中，所述中断为左中断或右中断，即当CPU模块位于双口RAM模块的右侧时,则CPU模块向该双口RAM模块的特定地址写入数据后，该双口RAM模块会立即触发左中断信号；或者，当CPU模块位于双口RAM模块的左侧时，则CPU模块向该双口RAM模块的特定地址写入数据后，该双口RAM模块会立即触发右中断信号，具体请参考下面的两个。
结合图1和2，在一个实时例中的基于双口RAM的数据同步系统，包括处理中心装置和数据采集装置；所述数据采集装置用于将采集的实时数据发送给所述处理中心装置；其中，该数据采集装置包括双口RAM模块、CPU模块和逻辑硬件芯片，所述双口RAM模块的右侧连接CPU模块，左侧连接CPLD模块；
所述CPU模块将数据同步系统的当前时间信息写入双口RAM模块的第一地址，即在双口RAM模块保存了数据同步系统的当前时间；
所述CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生左中断信号，其中，该第二地址用于存储所述左中断信号；
所述双口RAM模块将所述左中断信号传输至CPLD模块。
进一步的，所述CPLD模块根据所述左中断信号从所述第一地址获取所述当前时间信息，并根据所述当前时间信息更新当前时间，CPLD模块将更新后的当前时间为基准继续计时。
通过上述过程就完成了一次CPU模块向CPLD模块传输时间信息的功能。
进一步的，参见图2，所述数据采集装置还包括ADC模块(Analog-to-DigitalConverter，模/数转换器)，所述ADC模块用于将所述数据采集装置所采集的实时数据的模拟信号转换成数字信号，并将所述数字信号通发送给CPLD模块；优选的，将所述数字信号通过SPI接口发送给CPLD模块；
CPLD模块用于接收ADC模块所述发送的数字信号，并对所述数字信号进行组包排序，然后对相邻的数据包之间插入戳，将插入时间戳的数据包写入双口RAM模块中；
双口RAM模块用于缓存所述CPLD模块所发送的数据包中的数据，当缓存数据到达预设容量后，CPLD模块通过与触发左中断信号同样的原理，触发右中断信号，CPU模块收到右中断信号后，立即从双口RAM中获取缓存数据；由于双口RAM模块具备写入、读取可同时操作的特点，在高速数据采集系统中可以很方便地实现收发同步传输；
所述CPU模块用于读取双口RAM模块所获取的缓存的数据，并按照网络通信协议发送至网口模块。进一步的，参见图2，所述数据采集装置还包括网口模块，所述网口模块还将CPU模块所发送的数据通过物理接口发送至所述处理中心装置。
由于双口RAM模块中存储有数据，数据的地址可理解为邮箱，在双口RAM模块存储了数据即可产生中断，因此本实施例可以利用双口RAM模块的这种邮箱特性，以获取高精度、低延时的时间信息，使得本实施例中的数据采集装置所采集的装置可以达到ns级，本实施例可以广泛应用于各种需要数据同步的应用装置当中。
需要说明的是，上述实施例是以CPLD模块来具体说明本发明的数据同步方法的；在其他实施例中，也可以采用其它硬件芯片，例如专用集成电路(application-specificintegrated circuit，ASIC)；现场可编程逻辑门阵列(fieId-programmablegate array，FPGA)；通用阵列逻辑(generic arraylogic，GAL)等或其任意组合；本发明对逻辑器件不作限制。
下面将以芯片datesheet(芯片手册)的Microchip的SAMA5D2系列CPU和Cypress的CY7C系列双口RAM为例来计算数据采集装置所传输的时间信息；其中，图3为Cypress的CY7C系列双口RAM的左中断触发时序图；图4为Cypress的CY7C系列双口RAM的右中断触发时序图；图5为Cypress的CY7C系列双口RAM的各参数示意图；图6为Microchip的SAMA5D2系列CPUEBI接口SMC控制器写操作时序图，下面请参考图3、4、5和6
本实施例的CPU模块与双口RAM模块通过EBI总线连接，CPU模块内部通过SMC控制器读写RAM数据，该CPU模块被配置为16bit读写模式，一次读或写操作为6个MCLK时钟周期，其中，MCLK＝126M，即8ns为一个时钟周期，48ns完成一次16bit(2Byte)的读或者写。
当CPU模块需要发送时间信息(8Byte)时，通过SAMA5D2的SMC控制器，连续向双口RAM模块的5个地址写入数据，前4个地址为时间信息地址，最后一个地址为中断触发地址，即CPU模块向双口RAM模块写入一次时间信息的时长为Tcpuwrite＝5*48＝240ns。
当双口RAM模块的中断触发地址被写入数据时，在CE(片选)或者R/W(读写)信号变低后的tINS时间段内，即可触发中断信号，tINS最大值为20ns，也就是最多在20ns时间段内CPLD模块可以收到中断，本实施例中的CPLD模块的工作时钟为频率Fcpld＝50M(时钟周期Tcpld＝20ns)，即CPLD模块可以响应中断的最长时间是Tcpldrespond＝tINS+Tcpld＝40ns。CPLD模块响应中断后就会读取双口RAM模块所述获取的时间信息，CPLD模块在120ns内即可完成一次16bit(2Byte)的读或者写，即CPLD模块读取完8Byte的时间信息需要的时间为Tcpldread＝480ns；其中，tINS为中断设置时间。
综上，可以得出数据同步系统在获取的时间信息的时长Tall：
Tall＝Tcpuwrite+Tcpldrespond+Tcpldread＝240+40+480＝760ns
其中，Tcpuwrite为CPU模块向双口RAM模块完成一次时间写入的时长；Tcpldrespond为CPLD响应中断的最长时间；Tcpldread为CPLD模块读取完8Byte的时间信息所需要时间。
因此，通过上面的例子可以看出，本发明将双口RAM模块的中断机制应用于时间信息的获取和传递，采用本实施例的数据同步方法和系统，可以使得数据同步系统所获取的时间信息的时长不到1us，所以本实施的数据同步方法非常适合应用于ns级精度的数据同步系统当中。
参见图7，图7为本发明实施例提供的一种基于双口RAM的数据同步方法的流程示意图,该数据同步方法包括以下步骤：
S100：CPU模块将时间信息写入双口RAM模块的第一地址；
S200：CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，所述第二地址用于存储所述中断信号；
S300：双口RAM模块将所述中断信号传输至CPLD模块；
S400：CPLD模块根据所述中断信号从所述第一地址获取所述时间信息。
进一步的，所述数据同步方法还包括以下步骤：
S500：所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述时间信息后，该数据同步系统还根据所述时间信息更新该数据同步系统的当前时间，CPU模块将更新后的当前时间为基准继续计时。
进一步的，所述中断信号为左中断信号或右中断信号。上述数据同步方法的具体实施方式与实施例一的数据同步装置的各个步骤的具体实施方式一致，在此不再赘述。
本发明的有益效果：
本发明的双口RAM模块中存储有数据，数据的地址可理解为邮箱，在双口RAM模块存储了数据即可产生中断，因此本实施例可以利用双口RAM模块的这种邮箱特性，以获取高精度、低延时的时间信息，使得本实施例中的数据采集装置所采集的装置可以达到ns级，本实施例可以广泛应用于各种需要数据同步的应用装置当中。
本领域普通技术人员可以意识到，结合本发明实施例中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种基于双口RAM的数据同步系统，包括处理中心装置和数据采集装置；
所述数据采集装置用于将采集的实时数据发送给所述处理中心装置；其中，该数据采集装置包括双口RAM模块、CPU模块和逻辑硬件芯片，所述双口RAM模块的一侧连接CPU模块，另一侧连接逻辑硬件芯片；
所述CPU模块将所述数据同步系统的当前时间信息写入双口RAM模块的第一地址；
所述CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，所述第二地址用于存储所述中断信号；
所述双口RAM模块将所述中断信号传输至逻辑硬件芯片；
所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息。
2.根据权利要求1所述的数据同步系统，其特征在于，所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息后，该数据同步系统还根据所述当前时间信息更新当前时间，逻辑硬件芯片将更新后的当前时间作为基准并继续计时。
3.根据权利要求1所述的数据同步系统，其特征在于，所述数据采集装置还包括ADC模块；
所述ADC模块用于将所述数据采集装置所采集的实时数据的模拟信号转换成数字信号，并将所述数字信号发送给所述逻辑硬件芯片；
所述逻辑硬件芯片对所述数字信号进行组包排序，然后在相邻的数据包之间插入时间戳，将插入时间戳的数据包写入双口RAM模块中的第一地址，以触发双口RAM模块产生中断信号，将该中断信号发送给CPU模块；
所述CPU模块根据所述中断信号读取所述插入时间戳的数据包并将该数据包发送至所述处理中心装置。
4.根据权利要求3所述的数据同步系统，其特征在于，所述ADC模块将所述数字信号通过SPI接口发送给逻辑硬件芯片。
5.根据权利要求3所述的数据同步系统，其特征在于，所述数据采集装置还包括网口模块，所述CPU模块按照网络通信协议将读取的数据发送至所述网口模块，并经由所述网口模块转发至所述处理中心装置。
6.根据权利要求5所述的数据同步系统，其特征在于，所述网口模块将CPU模块所发送的数据通过物理接口发送至所述处理中心装置。
7.一种基于双口RAM的数据同步方法，包括以下步骤：
CPU模块将数据同步系统的当前时间信息写入双口RAM模块的第一地址；
CPU模块向双口RAM模块中的第二地址写入所述实时数据，以触发双口RAM模块产生中断信号，所述第二地址用于存储所述中断信号；
双口RAM模块将所述中断信号传输至CPLD模块；
CPLD模块根据所述中断信号从所述第一地址获取所述当前时间信息。
8.根据权利要求7所述的数据同步方法，其特征在于，所述数据同步方法还包括以下步骤：所述逻辑硬件芯片根据所述中断信号从所述第一地址获取所述当前时间信息后，该数据同步系统还根据所述当前时间信息更新当前时间，逻辑硬件芯片将更新后的当前时间作为基准并继续计时。
9.根据权利要求7所述的数据同步方法，其特征在于，所述数据采集装置还包括ADC模块；
所述ADC模块将所述数据采集装置所采集的实时数据的模拟信号转换成数字信号，并将所述数字信号发送给所述逻辑硬件芯片；
所述逻辑硬件芯片对所述数字信号进行组包排序，然后在相邻的数据包之间插入时间戳，将插入时间戳的数据包写入双口RAM模块中的第一地址，以触发双口RAM模块产生中断信号，将该中断信号发送给CPU模块；
所述CPU模块根据所述中断信号读取所述插入时间戳的数据包并将该数据包发送至所述处理中心装置。
10.根据权利要求9所述的数据同步方法，其特征在于，所述ADC模块将所述数字信号通过SPI接口发送给逻辑硬件芯片。
CN202011386173.3A 2020-12-01 2020-12-01 一种基于双口ram的数据同步系统及方法 Pending CN112433976A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011386173.3A CN112433976A (zh) 2020-12-01 2020-12-01 一种基于双口ram的数据同步系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011386173.3A CN112433976A (zh) 2020-12-01 2020-12-01 一种基于双口ram的数据同步系统及方法

Publications (1)

Publication Number Publication Date
CN112433976A true CN112433976A (zh) 2021-03-02

Family

ID=74698337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011386173.3A Pending CN112433976A (zh) 2020-12-01 2020-12-01 一种基于双口ram的数据同步系统及方法

Country Status (1)

Country Link
CN (1) CN112433976A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428981A (zh) * 2001-12-25 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 解决数据包在不同总线间转发的装置及其转发方法
CN102231140A (zh) * 2011-06-07 2011-11-02 上海电力学院 一种基于双口ram的数据包络获取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428981A (zh) * 2001-12-25 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 解决数据包在不同总线间转发的装置及其转发方法
CN102231140A (zh) * 2011-06-07 2011-11-02 上海电力学院 一种基于双口ram的数据包络获取方法

Similar Documents

Publication Publication Date Title
US11050501B2 (en) Performing PHY-level hardware timestamping and time synchronization in cost-sensitive environments
US11954055B2 (en) Mapping high-speed, point-to-point interface channels to packet virtual channels
US8122177B1 (en) Direct memory access technique for use with PCIe endpoints
EP1430405B1 (en) Method and apparatus for distributed direct memory access for systems on chip
US10762013B2 (en) Driver for network timing systems
CN109165178B (zh) 一种基于RapidIO的弹上系统SoC芯片间高速通信方法
US11966345B2 (en) Network credit return mechanisms
AU2017223094A1 (en) Bus bridge for translating requests between a module bus and an axi bus
EP4080839A1 (en) Pcie-based data transmission method and apparatus
US11935600B2 (en) Programmable atomic operator resource locking
US11588745B2 (en) Early credit return for credit-based flow control
CN106294225A (zh) 一种数据读取方法、对端设备及控制器
CN113873046B (zh) Epa设备
JP5443586B2 (ja) 回路構成におけるデータ交換を制御するための回路構成、および方法
CN116126763B (zh) 总线互联系统、数据处理方法、装置、电子设备及介质
CN112433976A (zh) 一种基于双口ram的数据同步系统及方法
EP0429055B1 (en) Data format for packets of information
CN116569154A (zh) 数据传输方法和相关装置
CN114443524B (zh) 一种数据传输方法、系统、存储介质及设备
CN112134904B (zh) 用于芯片间数据帧协议处理的帧打包器、方法及计量芯片
US11169947B2 (en) Data transmission system capable of transmitting a great amount of data
CN113609041A (zh) 一种数据传输方法及系统
WO2001059567A2 (en) Method for reducing processor interrupt load
CN214278936U (zh) 一种mcbsp和usb转换控制板卡
JP7401811B2 (ja) 情報処理システム、半導体集積回路及び情報処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination