CN100553227C - 网络通讯的装置及其方法 - Google Patents

网络通讯的装置及其方法 Download PDF

Info

Publication number
CN100553227C
CN100553227C CNB2006100813178A CN200610081317A CN100553227C CN 100553227 C CN100553227 C CN 100553227C CN B2006100813178 A CNB2006100813178 A CN B2006100813178A CN 200610081317 A CN200610081317 A CN 200610081317A CN 100553227 C CN100553227 C CN 100553227C
Authority
CN
China
Prior art keywords
mentioned
buffer
network communication
network
data cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100813178A
Other languages
English (en)
Other versions
CN1984064A (zh
Inventor
詹敏宏
谢耀宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Silicon Tech Inc
Original Assignee
Elite Silicon Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Silicon Tech Inc filed Critical Elite Silicon Tech Inc
Publication of CN1984064A publication Critical patent/CN1984064A/zh
Application granted granted Critical
Publication of CN100553227C publication Critical patent/CN100553227C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9047Buffering arrangements including multiple buffers, e.g. buffer pools
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9021Plurality of buffers per packet

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

一种网络通讯的装置及其方法,此装置包括多个硬件接口与硬件接口共用的多个缓冲器。这些缓冲器用以储存接收自网络与将要传送至网络的信息。每个缓冲器能够储存转换至网络的一个数据单元。硬件接口适于锁定与释放上述这些缓冲器以允许缓冲器共用。缓冲器的数目少于硬件接口的数目。

Description

网络通讯的装置及其方法
技术领域
本发明涉及一种网络通讯,且特别是涉及一种利用共用缓冲空间的硬件接口(socket)的网络通讯装置与方法。
背景技术
每个网络通讯装置包含转换协议与处理数据的硬件与软件的组合。通常一个网络通讯装置会在硬件上实施实体层(Physical Layer)与链接层(Link Layer)的协议,在软件上实施更高层的协议,其中包括网络层(Network Layer)、传送层(Transport Layer)与应用层(ApplicationLayer)的协议。而网络通讯装置例如使用于连接于网络系统的打印机服务器。处理网络层与传送层协议的软件程序为一个接口,而此接口作为介于处理数据或应用程序传送与接收数据的终点(endpoint)。当网络系统使用传输控制协议/因特网协议(TCP/IP)通讯时,传输控制协议为传送层协议,而因特网协议为网络层协议。
承上所述,在UNIX操作系统或其它操作系统中,依照惯例接口为一个连接应用程序到网络协议的软件对象。例如在UNIX操作系统中,利用打开的接口与读取写入数据到此接口,程序可以传送与接收传输控制协议/因特网协议的信息。在这样简化程序的发展,程序设计者只需要担心操作此接口且为了实际上正确地穿过此网络传送信息而依赖的操作系统。
不过,当传送至网络的数据量大大增加时,软件接口将由于复杂的计算减缓网络通讯的速度。为了增加效率与减少中央处理单元的运算量,一个硬件接口以逻辑电路被实施,并且用以执行网络层与传送层的功能,而网络层与传送层的功能例如收听、传送、连接与连结(binding)并且依照惯例这些功能是以软件接口实行。一个例子是杰联特股份有限公司所代理的WIZnet W3150芯片,此芯片以硬件实施传输控制协议/因特网协议在全硬连线式逻辑(full hardwired logic)中。
典型上,网络通讯装置在一个标准化格式下传送数据,此标准化格式通常被归类为数据单元,并且例如是封包、传输控制协议/因特网协议数据报(datagram)、数据框(frame)与异步传送模式信元(ATMcell)。通常每一个数据单元包括一个带有寻址信息的标头(header)部分与一个带有传送数据的本体部分。在网络通讯装置间传送的数据单元的大小将随着数据单元的种类变化。当一个数据单元到达网络通讯装置的接口时,一个选路算法(routing algorithm)将分析标头,并且依据标头所传送的最终地址作出一个转接路径的决定。
一个网络通讯装置能够与其它网络通讯装置传送与接收数据,并且此网络通讯装置具有接口用以建立连接到其它的网络通讯装置的联机,进而传送与接收数据。在处理自网络的数据与传送到网络的数据过程中,接口必须要使用缓冲器(存储器)作为数据储存。一个缓冲器能够作为数据储存装置或是在数据储存装置里的一部分存储器空间。例如接收自网络的数据将被储存于缓冲器,相对地此数据将在被传送到内部目的地。而要传送至网络的数据在传送前也将被储存于缓冲器。一个网络通讯装置决定一个进来的数据是要被暂存或丢弃。
传统上,每个接口具有一个专用的缓冲器。例如一个有10个接口的网络通讯装置就会具有10个缓冲器。通常这样的结果将造成缓冲器的存储器在网络通讯装置中占据极大的空间。
发明内容
本发明的目的就是在提供一种网络通讯的装置,使得多个硬件接口可以共用少数的缓冲器。
本发明的再一目的是提供一种网络通讯的装置,适于传输控制协议与因特网协议,通过索引位指示缓冲器是否为可利用的,使得硬件接口能够通过索引位锁定与释放缓冲器。
本发明的又一目的是提供一种网络通讯的方法,使得硬件接口可以共用缓冲器,并利用索引位锁定与释放缓冲器。
本发明提出一种网络通讯的装置,包括多个缓冲器、控制寄存器与多个硬件接口。其中,缓冲器储存接收自网络与将要传送至网络的信息,每个缓冲器适于储存转换至网络的数据单元。控制寄存器用以储存多个索引位,以指示上述缓冲器的可利用性。多个硬件接口适于通过上述索引位来锁定与释放缓冲器以允许缓冲器共用。而缓冲器的数目少于上述这些硬件接口的数目。
本发明因采用多个硬件接口能够共用少数的缓冲器,因此能够产生一个网络通讯装置较小的结构,以减少接口所占据的存储器空间。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为本发明实施例之网络通讯装置的系统方框图。
图2为本发明实施例之图1中网络引擎的系统方框图。
图3为本发明实施例之图2中硬件接口的电路方框图。
图4为本发明实施例之接收缓冲器的步骤流程图。
图5为本发明实施例之传送缓冲器的步骤流程图。
主要元件标记说明
110:网络引擎
120:中央处理单元
130:通讯端口
202:接口1
204:接口2
206:接口3
208:接口M
209:寄存器
210:网络协议引擎
220:存储器群与存储器控制器
222:缓冲器1
224:缓冲器2
226:缓冲器N
230:控制寄存器
240:索引位
242:索引位1
244:索引位2
246:索引位N
310:多任务器
320:比较器
330:状况信号锁
340:与门
350:控制信号锁
具体实施方式
一个在硬件接口中共用缓冲器网络通讯装置,与传统的网络通讯装置相比能够产生较小的结构。为了传送至网络信息与接收自网络信息,对于一个硬件接口需要一个缓冲器作为数据储存装置或是数据储存装置中的一部分存储器空间。不过,通常缓冲器占据了网络通讯装置中极大的空间。由于所有的硬件接口同时间都在传送与接收信息的情况不太常见,因此每个硬件接口并不需要有专用的缓冲器。也就是说多个硬件接口可以共用少数的缓冲器。这样的结果产生一个尺寸较小的网络通讯装置。
一个硬件接口能够通过锁定与释放缓冲器去允许缓冲器共用。而为了实现这样的功能,使用一个缓冲器的硬件接口在装置中设置一个对应的索引值或指针值以锁住此缓冲器。在储存的数据处理过后,硬件接口将重置此对应的索引值或指针值以放开此缓冲器。此对应的索引值或指针值能够指示出对应的缓冲器的可利用性。
如图1所示,一个网络通讯装置包括网络引擎110、中央处理单元120与通讯端口130。此网络引擎110接收来自网络的信息与传送信息至网络。中央处理单元120被固件所驱动以达成设计的功能与执行使用者的指令。依据网络通讯装置的使用,此中央处理单元120可为8位或16位的中央处理单元。一方面来说,通讯端口130转送接收自网络引擎110的信息到目的地,例如打印机或主计算机的USB端口。以另一方面来说,通讯端口130也转送本身的来源的信息到网络引擎110以传送到网络,而本身的来源例如为温度传感器。
此装置适用于企业网络(intranet)与因特网的通讯。此外,此装置能够设计成通过不同的协议与网络通讯。在一实施例中,此装置用以通过传输控制协议/因特网协议与企业网络通讯。
图2为网络引擎110的因特网架构。网络引擎110包括网络协议引擎210、存储器群与存储器控制器220与控制寄存器230。而网络协议引擎210包含多个硬件接口与多个寄存器209,存储器群与存储器控制器220包含多个缓冲器。其中多个硬件接口由接口1(202)、接口2(204)、接口3(206)到接口M(208),而多个缓冲器由缓冲器1(222)、缓冲器2(224)到缓冲器N(226)。一个缓冲器可以作为数据储存装置或在数据储存装置装的一部分存储器空间。缓冲器的数目N小于硬件接口的数目M。换句话说,更多个硬件接口能够分享更少的缓冲器。此外,只要当缓冲器是可使用的(available),每个硬件接口都能够使用此缓冲器。
控制寄存器230包含多个索引位,由索引位1(242)、索引位2(244)到索引位N(246),多个索引位用以指示相对应的缓冲器的可使用性。例如当索引位1(242)为1时,缓冲器1(222)是可使用的。当索引位1(242)为0时,缓冲器1(222)是不可使用的。然而所属技术领域的技术人员应当知道,例如使用指标或其它的方式也能够指示缓冲器的可使用性,因此并不限定于利用索引位以指示缓冲器的可使用性。在一实施例中,硬件接口、缓冲器控制寄存器制造于同一个单一芯片上,以减少尺寸与增加效能。
在网络中被传送的信息通常被分为许多小的数据单元。这些来自网络中的数据单元首先会被储存于缓冲器中。每个缓冲器为一个存储器空间,此存储器空间能够储存一个在网络中被传送的数据单元。当此网络通讯采用传输控制协议/因特网协议,每个缓冲器能够储存一个1536字节的信息封包。
所有硬件接口会同一时间监视接收的信息。当一个硬件接口判断出储存于特定缓冲器的一个数据单元是属于此硬件接口的,此硬件接口设置一个相对应的索引位值以锁定这个特定的缓冲器。当此数据单元处理过后,此硬件接口将重置此索引位值以释放此缓冲器,让其它的硬件接口能够使用。多个寄存器209与一个缓冲器同时间接收到相同的信息。而寄存器209不一定被中央处理单元存取。为了监视接收的信息,每个硬件接口与寄存器209连结以判断所接收的数据单元是否属于自己的。
在一实施例中,网络引擎110包括8个硬件接口、5个缓冲器与5个索引位。8个硬件接口共用5个缓冲器。这些硬件接口能够执行所有传输控制协议与因特网协议层的功能,包括检查与邻近封包的关系。而这些缓冲器置于一个8K字节的静态随机存取存储器(StaticRandom Access Memory,SRAM)。每个缓冲器在静态随机存取存储器中具有1536字节的存储器空间。然而所属技术领域的技术人员应当知道,并不限定于此种方式设置缓冲器。
3个寄存器209连结到8个硬件接口,让硬件接口能够同时间监视接收的信息。在一实施例中,使用32-位的数据总线,每个寄存器能够储存32个位,并且寄存器以触发器(flip-flop)实施之。在写入封包至缓冲器时,网络引擎检查每个接收到的封包是否有错误。在网络引擎封包的最后一个位被接收后,20个时钟脉冲周期内这个检查将完成。例如在60百万赫的系统中,错误检查将会花费0.3×10-6秒。
如图3所示,硬件接口包括多任务器310、比较器320、状况信号锁330、与门340与控制信号锁350,用以判断在一个特定缓冲器所储存的数据单元是否属于此硬件接口。当缓冲器1(222)正在接收进来的数据单元时,同时也将数据传送到寄存器209。寄存器的输出将连接到每个硬件接口的比较器320的第一输入端。而多任务器310选择适当的识别信息(例如传输控制协议与因特网协议的标头信息)并输出至比较器320的第二输入端。传输控制协议的标头信息包括来源端口、目的地端口、顺序号码、确认号码、核对和(chechsum)与紧急指标。因特网协议的标头信息包括总长度、识别、旗标、片段偏置、标头核对和、来源地址与目的地地址。比较器320连续地将接收数据中的标头信息与选择的识别信息相比。假如储存于寄存器的数据与选择的识别信息相符,则比较器320输出1作为状况信号,而状况信号通过状况信号锁330到达与门340。假如储存于寄存器的数据与选择的识别信息不相符,则比较器320输出0作为状况信号,而状况信号通过状况信号锁330到达与门340。
所有的识别信息(例如总长度、识别、标头核对和、来源地址与目的地地址)连续地被比较以判断出数据单元是否属于一个特定的硬件接口。假如所有的识别数据皆符合,输入至与门340的所有状况信号会全部为1,而与门340的输出为1。当与门340的输出为1,硬件接口判断出此数据单元属于自己的。假如有任意一个识别数据不符合,就会有一个控制信号位0,而与门340的输出为0。当与门340的输出为0,硬件接口判断出此数据单元不属于自己的。在所有的识别信息被比较时,控制信号锁350锁住与门340的输出。若所有的况状都符合时,控制信号锁350输出信号以锁定缓冲器并设置相对应的索引位值为1。
一些缓冲器接收机设置为储存接收至网络的信息,而其它的缓冲器传送机设置为储存将要传送至网络的信息。而接收缓冲器的数目依据装置的应用而调整。例如当装置适用于网络打印机服务器时,此网络打印机服务器大部分都在接收信息,中央处理单元的固件可设置4个缓冲器用以接收信息,1个缓冲器用以传送信息。当装置适用于温度传感器时,此温度传感器大部分都在传送数据,中央处理单元的固件可设置4个缓冲器用以传送信息,1个缓冲器用以接收信息。
图4为缓冲器设置给接收缓冲器的步骤流程图。在步骤410中,接收信息的第一数据单元(在传输控制协议/因特网协议的封包)储存于第一个可用的接收缓冲器。在步骤420中,每个硬件接口检查储存的数据单元是否属于自己的。若储存的数据单元属于特定的硬件接口,则此硬件接口设置对应的索引位为0(步骤430)。当接收缓冲器对应的索引位值被设置为0,接收缓冲器被锁定且不再储存后来接收到的其它数据单元。在步骤440中,储存的数据单元被处理并传送到已预定的目的地,例如在网络打印机服务器的USB端口通过通讯端口130。在步骤450中,储存的数据单元成功地被传送后,硬件接口设置对应的索引位值为1。当索引位值被设置为1,相对应的缓冲器被释放且再度可被使用来储存之后接收的数据单元。在步骤460中,假如储存的数据单元不属于任何一个硬件接口,此数据单元将被丢弃,对应于第一可用的缓冲器的索引值将依旧为1。下一个进来的数据单元将被储存于相同的缓冲器。
图5为缓冲器设置给传送缓冲器的步骤流程图。在步骤510中,将被传送至网络的信息储存于第一个可用的传送缓冲器。一般来说,外部信息在数据单元的格式(例如封包在传输控制协议/因特网协议)是来自于通讯端口130。在步骤520中,每个硬件接口检查储存于传送缓冲器的数据单元是否属于自己的。若储存的数据单元属于特定的硬件接口,则此硬件接口设置对应的索引位为0(步骤530)。当传送缓冲器对应的索引位值被设置为0,传送缓冲器被锁定且不再储存后来要传送的其它数据单元。在步骤540中,储存的数据单元通过硬件接口被传送至网络。当使用传输控制协议/因特网协议协议,传输控制协议与因特网协议的标头加入至信息中。在步骤550中,储存的数据单元成功地被传送后,硬件接口设置对应的索引位值为1。当索引位值被设置为1,相对应的缓冲器被释放且再度可被使用来储存之后要传送的其它数据单元。在步骤560中,假如储存的数据单元不属于任何一个硬件接口,对应于第一可用的传送缓冲器的索引值将依旧为1。下一个进来的数据单元将被储存于相同的缓冲器。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。

Claims (17)

1.一种网络通讯的装置,其特征是包括:
多个缓冲器,用以储存接收自网络与将要传送至该网络的信息,每个该缓冲器适于储存转换至该网络的数据单元;
控制寄存器,用以储存多个索引位,以指示上述这些缓冲器的可利用性;以及
多个硬件接口,适于通过上述这些索引位来锁定与释放上述这些缓冲器以允许缓冲器共用,
其中,上述这些缓冲器的数目少于上述这些硬件接口的数目。
2.根据权利要求1所述的网络通讯的装置,其特征是每一个上述这些硬件接口还包括:
比较器,其第一输入端接收相应的上述缓冲器储存的该数据单元,其第二输入端接收识别信息,该比较器比较该数据单元的标头信息与该识别信息,据以产生状况信号;以及
与门,接收该状况信号,该与门的输出设置相应的上述索引位的值,以锁定与释放相应的上述缓冲器。
3.根据权利要求1所述的网络通讯的装置,其特征是每一个上述这些缓冲器储存通过传输控制协议与因特网协议的网络通讯的信息封包。
4.根据权利要求3所述的网络通讯的装置,其特征是该数据单元具有1536个字节。
5.根据权利要求1所述的网络通讯的装置,其特征是硬件接口通过传输控制协议与因特网协议和该网络通讯。
6.根据权利要求5所述的网络通讯的装置,其特征是该网络为因特网或企业网络。
7.根据权利要求1所述的网络通讯的装置,其特征是每一个上述这些索引位的值为一时为当每一个该缓冲器分别为可利用的,而每一个上述这些索引位的值为零时为当每一个上述这些缓冲器分别为不可利用的。
8.根据权利要求1所述的网络通讯的装置,其特征是每一个上述这些硬件接口设置每一个上述这些索引位的值,用以锁定对于每一个上述这些硬件接口接收信息的对应的每一个上述这些缓冲器。
9.根据权利要求1所述的网络通讯的装置,其特征是每一个上述这些硬件接口重置每一个上述这些索引位的值,用以当储存于每一个上述这些缓冲器的信息被处理时,释放对应的每一个上述这些缓冲器。
10.根据权利要求1所述的网络通讯的装置,其特征是还包括中央处理单元。
11.根据权利要求10所述的网络通讯的装置,其特征是该中央处理单元为8位的中央处理单元。
12.一种网络通讯的装置,适于传输控制协议与因特网协议,其特征是包括:
多个缓冲器,用以储存接收自网络与将要传送至该网络的信息,每一个上述这些缓冲器适于储存转换至网络的数据单元;
控制寄存器,储存多个索引位,用以指示对应的上述这些缓冲器的可利用性;以及
多个硬件接口,适于利用设置上述这些索引位的值以锁定与释放上述这些缓冲器,用以允许缓冲器共用,
其中,上述这些缓冲器的数目少于上述这些硬件接口的数目。
13.根据权利要求12所述的网络通讯的装置,其特征是每一个上述这些硬件接口还包括:
比较器,其第一输入端接收相应的上述缓冲器储存的该数据单元,其第二输入端接收识别信息,该比较器比较该数据单元的标头信息与该识别信息,据以产生状况信号;以及
与门,接收该状况信号,该与门的输出设置相应的上述索引位的值,以锁定与释放相应的上述缓冲器。
14.一种网络通讯的方法,其特征是其通过一个装置执行,该装置包括多个缓冲器、控制寄存器、以及适于锁住与释放上述这些缓冲器以允许缓冲器共用的多个硬件接口,该控制寄存器储存多个索引位,用以指示对应的上述这些缓冲器的可利用性,该网络通讯的方法包括下列步骤:
储存数据单元于上述这些缓冲器中的可利用的缓冲器;
检查该数据单元是否属于上述这些硬件接口中的特定的硬件接口;
当该数据单元属于该特定的硬件接口,设置上述这些索引位中的对应的索引位至第一数值;
处理储存的该数据单元;以及
在该数据单元处理后,设置该对应的索引位至第二数值。
15.根据权利要求14所述的网络通讯的方法,其特征是处理储存的该数据单元是转换接收自该网络的储存的该数据单元至目的地。
16.根据权利要求14所述的网络通讯的方法,其特征是处理储存的该数据单元是传送储存的该数据单元至该网络。
17.根据权利要求14所述的网络通讯的方法,其特征是该第一数值为零,而第二数值为一。
CNB2006100813178A 2005-12-16 2006-05-16 网络通讯的装置及其方法 Expired - Fee Related CN100553227C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/305,566 2005-12-16
US11/305,566 US20070140281A1 (en) 2005-12-16 2005-12-16 Network communication apparatus with shared buffers

Publications (2)

Publication Number Publication Date
CN1984064A CN1984064A (zh) 2007-06-20
CN100553227C true CN100553227C (zh) 2009-10-21

Family

ID=38166310

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100813178A Expired - Fee Related CN100553227C (zh) 2005-12-16 2006-05-16 网络通讯的装置及其方法

Country Status (3)

Country Link
US (1) US20070140281A1 (zh)
CN (1) CN100553227C (zh)
TW (1) TWI318353B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101895460B (zh) * 2009-05-20 2012-09-05 智微科技股份有限公司 网络分组接收管理方法与具有网络分组接收管理功能的网络控制电路
EP2723031B1 (en) * 2012-10-16 2019-07-24 Robert Bosch Gmbh Distributed measurement arrangement for an embedded automotive acquisition device with tcp acceleration

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2143983B (en) * 1983-07-26 1987-02-25 Ferranti Plc Large scale display
US5812774A (en) * 1994-03-01 1998-09-22 Cabletron Systems, Inc. System for transmitting data packet from buffer by reading buffer descriptor from descriptor memory of network adapter without accessing buffer descriptor in shared memory
US5822540A (en) * 1995-07-19 1998-10-13 Fujitsu Network Communications, Inc. Method and apparatus for discarding frames in a communications device
US6240065B1 (en) * 1996-01-08 2001-05-29 Galileo Technologies Ltd. Bit clearing mechanism for an empty list
US6100677A (en) * 1999-10-18 2000-08-08 National Semiconductor Corporation Switching controller chip with internal but not external soft start circuitry and DC to DC converter including such a controller chip
US8218555B2 (en) * 2001-04-24 2012-07-10 Nvidia Corporation Gigabit ethernet adapter
US7248596B2 (en) * 2003-02-07 2007-07-24 Fujitsu Limited Memory interleaving in a high-speed switching environment
US7231505B1 (en) * 2003-08-26 2007-06-12 Marvell International Ltd. Aligning IP payloads on memory boundaries for improved performance at a switch
US7269088B2 (en) * 2005-05-17 2007-09-11 Intel Corporation Identical chips with different operations in a system

Also Published As

Publication number Publication date
US20070140281A1 (en) 2007-06-21
CN1984064A (zh) 2007-06-20
TW200725282A (en) 2007-07-01
TWI318353B (en) 2009-12-11

Similar Documents

Publication Publication Date Title
US7773599B1 (en) Packet fragment handling
US7916632B1 (en) Systems and methods for handling packet fragmentation
US7574629B2 (en) Method and device for switching between agents
US7936758B2 (en) Logical separation and accessing of descriptor memories
US7680116B1 (en) Optimized buffer loading for packet header processing
JPH06511338A (ja) 並行パケットバスに関する方法及び装置
KR19990067626A (ko) 패킷송수신장치및패킷수신장치
US8213448B2 (en) Method to support lossless real time data sampling and processing on rapid I/O end-point
US6263393B1 (en) Bus switch for realizing bus transactions across two or more buses
US8468546B2 (en) Merging result from a parser in a network processor with result from an external coprocessor
US10938622B2 (en) Interconnection network for integrated circuit with fault detection circuitry provided locally to an upstream location
US7239630B1 (en) Dedicated processing resources for packet header generation
US7187689B1 (en) Self-cleaning mechanism for error recovery
CN100553227C (zh) 网络通讯的装置及其方法
US7158520B1 (en) Mailbox registers for synchronizing header processing execution
US7180893B1 (en) Parallel layer 2 and layer 3 processing components in a network router
CN1426203A (zh) 数据包在不同总线间转发的装置及方法
KR20220135562A (ko) 메모리 액세스를 위한 직렬 통신 방법 및 시스템
US5790893A (en) Segmented concurrent receive/transfer interface using shared RAM storage
US6987761B2 (en) Inbound data stream controller with pre-recognition of frame sequence
US20060050645A1 (en) Packet validity checking in switched fabric networks
KR100405847B1 (ko) 에이티엠 시스템의 가입자 보드 트래픽 제어 장치 및 방법
US20090129390A1 (en) Method for transferring a stream of at least one data packet between first and second electric devices and corresponding device
KR100261887B1 (ko) Pci 버스를 이용한 데이터 인터페이스 방법
Haynie et al. IBM system z10 open systems adapter ethernet data router

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20160516

CF01 Termination of patent right due to non-payment of annual fee