CN102224579A - 半导体装置及电子设备 - Google Patents

半导体装置及电子设备 Download PDF

Info

Publication number
CN102224579A
CN102224579A CN2009801464975A CN200980146497A CN102224579A CN 102224579 A CN102224579 A CN 102224579A CN 2009801464975 A CN2009801464975 A CN 2009801464975A CN 200980146497 A CN200980146497 A CN 200980146497A CN 102224579 A CN102224579 A CN 102224579A
Authority
CN
China
Prior art keywords
mentioned
diaphragm
semiconductor device
electrode
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801464975A
Other languages
English (en)
Other versions
CN102224579B (zh
Inventor
中野高宏
内海胜喜
佐野光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008299443A external-priority patent/JP4659875B2/ja
Priority claimed from JP2008333133A external-priority patent/JP5146307B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102224579A publication Critical patent/CN102224579A/zh
Application granted granted Critical
Publication of CN102224579B publication Critical patent/CN102224579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半导体装置(10)具备：半导体基板(11)；贯通电极(17)，将半导体基板(11)沿厚度方向贯通而设置；内部电极(12)，设置在半导体基板(11)的表面的、贯通电极(17)到达的部分，与贯通电极(17)电连接；第1保护膜(13A)，将内部电极(12)的一部分除外而覆盖半导体基板(11)的表面；第2保护膜(13B)，与第1保护膜(13A)离开而设置在内部电极(12)的未被第1保护膜(13A)覆盖的部分；以及金属布线(18)，设置在半导体基板(11)的背面，与贯通电极(17)电连接。

Description

半导体装置及电子设备
技术领域
本发明涉及半导体装置及电子设备。
背景技术
在近年来的电子设备中，为了实现电子设备的小型、薄型、轻量化、以及高密度安装，较多地采用利用作为晶片状态下的组装加工处理的晶片等级CSP(芯片尺寸封装)技术的半导体装置。
例如，在光学设备中具有代表性的固体摄像装置被作为数字静像照相机或便携电话用照相机、数字摄像机等的数字影像设备的受光传感器使用。为了实现近年来的映像设备的小型、薄型、轻量化、及高密度安装，在该固体摄像装置中，不采用通过管芯焊接和引线接合来确保装置内外的电连接的陶瓷型或塑料型的封装，而采用通过在对单片化前的晶片的组装加工中形成贯通电极和再布线来确保装置内外的电连接的晶片等级CSP技术(例如，参照专利文献1及专利文献2)。
图1是具有以往的晶片等级CSP构造的固体摄像装置的截面图。
如图1所示，以往的固体摄像装置100A具备固体摄像元件100，该固体摄像元件100包括：摄像区域102，形成在半导体基板101上，在半导体基板101的作为受光侧表面的主面上设有多个微透镜103；周边电路区域104A，形成在上述主面的、摄像区域102的外周区域；以及多个电极部104B，与周边电路区域104A连接。
此外，在半导体基板101的主面侧，经由由树脂构成的粘接部件105，形成有例如由光学玻璃等构成的透明基板106。进而，在半导体基板101的内部，设有将半导体基板101沿厚度方向贯通的贯通电极107。
在半导体基板101的与主面相对的背面，形成有经由贯通电极107而与周边电路区域104A的多个电极部104B连接的金属布线108，并且形成有绝缘树脂层109，该绝缘树脂层109具有覆盖金属布线108的一部分并使另一部分露出的开口110。在开口110，形成有例如由钎焊材料构成的外部电极111。
另外，固体摄像元件100通过未图示的绝缘层被与贯通电极107及金属布线108电绝缘。
如以上说明，在以往的固体摄像装置100A中，多个电极部104B经由贯通电极107与金属布线108电连接，还经由金属布线108与外部电极111电连接，能够取出受光信号。
上述以往的固体摄像装置100A例如通过如下的工序制造。
(工序1)首先，利用公知的方法将多个具有上述构造的固体摄像元件100形成在晶片上。在形成有多个固体摄像元件100的晶片上，经由由树脂层构成的粘接部件105，粘贴例如由光学玻璃等构成的与晶片相同形状的透明基板106。
(工序2)接着，使用干式蚀刻或湿式蚀刻等，从背面侧将半导体基板101贯通而形成使周边电路区域104A的多个电极部104B露出的贯通孔。然后，通过在该贯通孔中埋入导电材料，形成与进行受光信号的取出的多个电极部104B连接的贯通电极107。
(工序3)接着，通过电解镀层法，在固体摄像元件100的背面上，形成与贯通电极107电连接的金属布线108。
(工序4)接着，在固体摄像元件100的背面上形成绝缘树脂层109，以使其覆盖金属布线108。一般而言，作为绝缘树脂层109而使用感光性树脂，通过旋转涂层或干膜粘贴而形成绝缘树脂层109。
(工序5)接着，使用光刻技术(曝光及显影)将绝缘树脂层109有选择地除去，从而形成使金属布线108的一部分露出的开口110。
(工序6)接着，在开口110，通过使用助熔剂的钎焊球搭载法或钎焊膏印刷法，形成与金属布线108电连接的例如由钎焊材料构成的外部电极111。
(工序7)最后，使用例如划片机等的切削工具将固体摄像元件100、粘接部件105、透明基板106、及绝缘树脂层109一齐切断，将晶片单片化为多个图1所示的固体摄像装置100A。
上述固体摄像装置通过晶片等级CSP技术能够对电子设备的小型、薄型、轻量化、及高密度安装作出贡献，但另一方面，通过在形成贯通电极107后的工序中施加的热应力、在固体摄像装置的实际的使用环境中施加的热等的环境负荷压力，从贯通电极107对电极部104B发生应力集中，存在容易发生电极部104B的断线、因剥离造成的连接不良及可靠性下降、以及贯通电极的脱落(松脱)的问题。
具体而言，因为贯通电极107与电极部104B的热膨胀率的差异，因此对应于温度变化，有时在电极部104B与贯通电极107的连接面的端部(圆周部)上集中特别大的应力(热应力)，发生电极部104B的断裂、剥离。
所以，提出了采用对于这样的集中应力的对策的另外的固体摄像装置(例如，参照专利文献3)。
在该固体摄像装置中，将由无机类的绝缘材料构成的保护膜(未图示)形成为覆盖与图1所示的贯通电极107连接的电极部104B的表面整体，由此实现了防止由在温度变化时发生的从贯通电极107向电极部104B的应力集中造成的电极部104B的断线、剥离等的连接不良的发生。
先行技术文献
专利文献
专利文献1：日本特开2004-207461号公报
专利文献2：日本特开2007-123909号公报
专利文献3：日本特开2008-140819号公报
发明的概要
发明要解决的问题
但是，在如上述那样实现了电极部104B的耐受性的强化的固体摄像装置中，也依然有发生电极部104B的断裂、剥离的情况。
具体而言，在上述结构中作为保护膜使用的无机类的绝缘材料自身比较硬，所以在通过这样的保护膜将电极部104B的表面上全部覆盖的结构中，在发生向电极部104B的应力集中时，存在电极部104B连同保护膜一起断裂、剥离的情况，作为对集中应力的对策并不一定充分。
发明内容
所以，本发明的目的是提供一种半导体装置，适用于进一步强化对于从贯通电极107向电极部104B的应力集中的、电极部104B的断裂、剥离耐受性，并防止连接不良发生及可靠性下降。进而，目的是提供一种适用于防止贯通电极的脱落(松脱)的半导体装置。
为了达到上述目的，有关本发明的一个技术方案的半导体装置具备：半导体基板；贯通电极，将上述半导体基板沿厚度方向贯通而设置；内部电极，设置在上述半导体基板的第1主面的、上述贯通电极到达的部分，与上述贯通电极电连接；第1保护膜，将上述内部电极的一部分除外而覆盖上述第1主面；第2保护膜，与上述第1保护膜分开而设置在上述内部电极的未被上述第1保护膜覆盖的部分；以及金属布线，设置在上述半导体基板的与上述第1主面相反侧的第2主面，与上述贯通电极电连接。
这里，上述第2保护膜的面积比上述贯通电极与上述内部电极接触的区域的面积大。
此外，上述第2保护膜的形状既可以是圆形，也可以是多边形。此外，上述第2保护膜的形状也可以是圆环状，上述第2保护膜的外径也可以比上述贯通电极与上述内部电极接触的区域的直径大，上述第2保护膜的内径也可以比上述区域的上述直径小。
此外，上述第1保护膜及上述第2保护膜也可以都是无机材料，此外，也可以是，上述第1保护膜是无机材料、上述第2保护膜是有机材料。
此外，上述半导体装置还可以具备第3保护膜，该第3保护膜设置在上述内部电极上、将上述第1保护膜与上述第2保护膜间的间隙的一部分填埋。
此外，上述半导体装置还可以具备将上述金属布线的一部分除外而覆盖上述第2主面的绝缘层，此外，也可以具备外部电极，该外部电极设置在上述金属布线的未被上述绝缘层覆盖的部分，与上述金属布线电连接。
为了达到上述目的，有关本发明的一个技术方案的半导体装置具备：半导体基板；贯通电极，将上述半导体基板沿厚度方向贯通而设置；内部电极，设置在上述半导体基板的第1主面的、上述贯通电极到达的部分，与上述贯通电极电连接；保护膜，将上述内部电极的一部分除外而覆盖上述内部电极及上述第1主面；以及金属布线，设置在上述半导体基板的与上述第1主面相反侧的第2主面，与上述贯通电极电连接；在上述内部电极上，上述保护膜设有多个开口。
此外，上述多个开口也可以设置在比上述贯通电极与上述内部电极接触的区域靠外侧。
此外，上述多个开口的形状也可以是圆形。此外，上述多个开口的形状也可以是多边形，上述多角形的角部也可以具有曲线形状。此外，上述多个开口也可以具有圆弧状的轮廓。
此外，也可以是，在1个内部电极上，上述保护膜的上述开口至少有两处以上。
进而，也可以在上述内部电极上，在上述保护膜上设有另一个保护膜，上述另一个保护膜也可以经由上述开口与上述内部电极接触。上述另一个保护膜也可以由有机材料构成，此外也可以由无机材料构成。
上述半导体装置还可以具备将上述金属布线的一部分除外而覆盖上述第2主面的绝缘层，此外，还可以具备外部电极，外外部电极设置在上述金属布线的未被上述绝缘层覆盖的部分，与上述金属布线电连接。
本发明不仅能够作为这样的半导体装置实现，也可以作为将这样的半导体装置的金属布线或外部电极与设置在布线基板的表面的布线电连接的电子设备实现。
发明效果
根据本发明，即使在因在贯通电极形成后的工序中施加的热应力、或在半导体装置的实际的使用环境中施加的热等的环境负荷压力而从贯通电极对内部电极发生了应力集中的情况下，也能够通过第2保护膜抑制内部电极的变形，由此防止因内部电极的断线、剥离造成的连接不良发生，确保较高的连接可靠性。
通过将第2保护膜与第1保护膜分开设置，能够在第1保护膜与第2保护膜的间隙中缓和对内部电极的应力集中、以及由内部电极的变形引起的发生应力，能够更可靠地防止内部电极的断线、裂纹、剥离等的发生。
进而，通过在第1保护膜与第2保护膜的间隙的一部分设置第3保护膜，能够在残留在第1保护膜与第2保护膜之间的间隙中缓和对于内部电极的应力集中、以及由内部电极的变形引起的发生应力，并且在发生应力集中时，能够经由第3保护膜从第1保护膜得到第2保护膜抑制内部电极的变形的力，此外，能够防止贯通电极朝向半导体基板的第2主面剥离、脱落。
此外，通过将第1保护膜和第2保护膜做成一体的保护膜、并且将内部电极的一部分除外而设置，能够在未设置保护膜的开口中缓和对内部电极的应力集中、以及由内部电极的变形引起的发生应力，也能够更可靠地防止内部电极的断线、裂纹、剥离等的发生。
进而，通过在上述保护膜上设置另一个保护膜，能够在上述开口中缓和对内部电极的应力集中以及由内部电极的变形引起的发生应力，并且能够防止贯通电极朝向半导体基板的第2主面剥离、脱落。
附图说明
图1是表示以往的固体摄像装置的构造的截面图。
图2是表示有关本发明的一个实施方式的半导体装置的构造的一例的截面图。
图3是表示第2保护膜的形状的一例的俯视图及截面图。
图4是表示第2保护膜的形状的一例的俯视图及截面图。
图5是表示第2保护膜的形状的一例的俯视图及截面图。
图6的(A)及(B)是表示第2保护膜及第3保护膜的形状的一例的俯视图。
图7是表示半导体装置的主要部的构造的一例的俯视图及截面图。
图8的(A)～(D)是表示半导体装置的保护膜的形状的一例的俯视图。
图9是表示半导体装置的主要部的构造的他的一例的截面图。
具体实施方式
以下，对有关本发明的实施方式的半导体装置进行说明。
(第1实施方式)
首先，参照附图对有关本发明的第1实施方式的半导体装置进行说明。
(半导体装置的构造)
图2是表示有关本发明的第1实施方式的半导体装置10的构造的截面图。
有关本发明的第1实施方式的半导体装置10如图2所示，具备：内部电极12，设置在半导体基板11的图面上方的主面(以下称作表面)，以Al或Cu等的金属为主材料形成；第1保护膜13A，将内部电极12的一部分除外而覆盖上述第1主面；以及第2保护膜13B，与第1保护膜13A离开而设置在上述内部电极的未被上述第1保护膜13A覆盖的部分。
这里，第1保护膜13A及第2保护膜13B一般称作钝化部，由SiN等的无机材料构成。但是，第2保护膜13B并不限定于无机材料，也可以使用有机材料，此外，也可以与第1保护膜13A分工序形成。
此外，半导体装置10具备：贯通电极17，将半导体基板11沿厚度方向贯通而到达内部电极12的背面，与内部电极12电连接；金属布线18，设置在半导体基板11的图面下方的主面(以下称作背面)，与贯通电极17电连接；金属布线18，设置在上述半导体基板的图面下方的主面(以下称作背面)，与贯通电极17电连接；以及绝缘层19，将金属布线18的一部分除外而覆盖半导体基板11的背面。
贯通电极17通过将在半导体基板11中预先设置的未图示的贯通孔的内壁(即半导体基板11及内部电极12的、朝向贯通孔内的面)例如用Cu或以Cu为主体的金属材料镀层、或在贯通孔中填充导电性膏而形成。贯通孔的深度作为一般的例子是10μm～300μm。贯通电极17可以形成为将贯通孔填充，此外也可以形成为以大致一定的厚度在贯通孔的内壁延伸的膜状。
金属布线18通过将半导体基板11的背面例如用Cu或以Cu为主体的金属材料镀层而形成。金属布线18的厚度优选为5μm～20μm。
在金属布线18的未被绝缘层19覆盖的部分，以与金属布线18电连接的方式形成有外部电极20，该外部电极20例如由Sn-Ag-Cu组成的无铅钎焊材料构成的。
进而，在半导体基板11的表面上，经由保护膜13及粘接层21，形成有例如由光学玻璃或支撑玻璃等构成的透明基板22。
这里，粘接层21既可以如图2所示的半导体装置10那样形成为覆盖半导体基板11、第1保护膜13A、及第2保护膜13B的表面上，也可以是在与透明基板22之间具有中空的腔体构造。
粘接层21及透明基板22的构造及材料根据半导体基板11的电气特性提高或半导体基板11的强度加强等的目的而适当选择。
另外，透明基板22主要在将本发明的半导体装置应用到光学设备中的情况下、以及在使用为以半导体基板11的强度加强为目的的加强板的情况下特别有效，但并不是作为最终构造必须的构成要素，根据用途也可以没有。
这样，内部电极12与外部电极20经由贯通电极17及金属布线18电连接，所以能够经由内部电极12、贯通电极17、金属布线18、及外部电极20进行半导体装置10的内外的电信号的交换。另外，半导体基板11通过未图示的SiO2等的绝缘膜而与贯通电极17及金属布线18电绝缘。
(主要部分的详细的构造)
图3、图4、及图5分别是表示有关第1实施方式的半导体装置10中的第2保护膜13B的具体形状的一例的俯视图及截面图。根据第2保护膜13B的形状的差异，将图3、图4、及图5所示的半导体装置10分别表示为半导体装置10A、10B、及10C。
在半导体装置10A、10B、及10C中，第2保护膜13B都形成为：在内部电极12上与第1保护膜13A离开设置，第2保护膜13B的面积比贯通电极17与内部电极12的背面接触的区域17A(用虚线表示。以下简单称作区域17A)的面积大。
在图3的半导体装置10A中，使第2保护膜13B为圆形，第2保护膜13B的直径比区域17A的最大径大。
在图4的半导体装置10B中，使第2保护膜13B为正方形，第2保护膜13B的一边的长度比区域17A的最大径大。
另外，这里使第2保护膜13B为正方形，但也可以使用其他多边形。但是，在使用哪种多边形的情况下，优选的都是使该多边形的最大径的长度比区域17A的最大径大。
在图5的半导体装置10C中，使第2保护膜13B为圆环状，第2保护膜13B的外径比区域17A的直径大，并且第2保护膜13B的内径比区域17A的直径小。
由于如上所述的第2保护膜13B的形状及大小，如图3、图4、及图5所示，能够将第2保护膜13B形成为从内部电极12的表面覆盖区域17A。
根据这样的结构，即使在因形成贯通电极17后的工序中施加的热应力、及在半导体装置10的实际的使用环境中施加的热等的环境负荷压力而在贯通电极17与内部电极12的连接部分上发生了应力集中的情况下，第2保护膜13B也能够抑制内部电极12的变形，防止内部电极12的断线、裂纹、剥离等的发生。
具体而言，由于在区域17A的外周部分发生最大的应力集中，所以通过将第2保护膜13B形成为从内部电极12的表面覆盖该外周部分，内部电极12得到加强。
此外，通过将第1保护膜13A与第2保护膜13B分开设置，能够在第1保护膜13A与第2保护膜13B的间隙中缓和对内部电极12的应力集中、以及由内部电极12的变形引起的发生应力，能够更可靠地防止内部电极12的断线、裂纹、剥离等的发生。
(半导体装置的制造方法)
具有上述构造的半导体装置10例如可以通过如下的工序制造。
(工序1)准备半导体元件，该半导体元件具备设置在半导体基板11的表面上的多个内部电极12。
(工序2)在设置在半导体基板11表面上的内部电极12上，有选择地形成具有开口的第1保护膜13A。
(工序3)在内部电极12的表面上的一部分，形成从第1保护膜13A的开口独立的第2保护膜13B。另外，也可以同时进行工序2和工序3。
(工序4)形成沿半导体基板11的厚度方向贯通的贯通孔，以达到内部电极12的背面。
(工序5)形成贯通电极17，该贯通电极17设置在贯通孔的内部，并且从贯通孔部的内部向半导体基板11的表面上延伸而设置。
(工序6)形成金属布线18，该金属布线18设置在半导体基板11的背面，在半导体基板11的背面上与贯通电极17电连接。
(工序7)形成以覆盖金属布线18的表面的方式设置在半导体基板11的背面上的绝缘层19。
(工序8)形成绝缘层19的开口，该开口有选择地设置在金属布线18的表面上。在绝缘层19的开口，通过利用助熔剂的钎焊球搭载法、钎焊膏印刷法、或电解镀层法，形成与金属布线18电连接的外部电极20。对于外部电极20，例如使用Sn-Ag-Cu组成的无铅钎焊材料。
通过进行这些工序，制造图2所示的半导体装置10。
(有关变形例的主要部分的详细的构造)
在上述中，说明了以下结构：在半导体装置10中，为了强化对于从贯通电极17向内部电极12的应力集中的、内部电极12的耐受性，在内部电极12上从第1保护膜13A离开而设置第2保护膜13B。
但是，根据上述结构，虽然能够减小内部电极12连同第2保护膜13B一起发生断线、裂纹、剥离等的可能性，但另一方面，有可能出现当应力集中时第2保护膜13B不能完全抑制内部电极12的变形、不能完全防止内部电极12的断线、裂纹、剥离等的发生的情况。
所以，在以下的变形例中，说明能够减小内部电极12连同第2保护膜13B一起损坏的可能性、并且提高第2保护膜13B抑制内部电极12的变形的力的结构。
图6(A)及图6(B)分别是表示有关本发明的变形例的第2保护膜13B及第3保护膜13C的具体的形状的一例的俯视图。
在各个例子中，都在内部电极12上设有第3保护膜13C，以将第1保护膜13A及第2保护膜13B的间隙的一部分填埋，这里，在图6(B)中，使第3保护膜13C的形状为波形。
这里，第3保护膜13C既可以使用SiN等的无机材料，此外也可以使用有机材料。
第3保护膜13C既可以与第1保护膜13A及第2保护膜13B的某一个或两者分开工序形成，此外也可以通过与第1保护膜13A及第2保护膜13B同一个工序形成。
根据这样的结构，通过设置第3保护膜13C以将第1保护膜13A与第2保护膜13B间的间隙的一部分填埋，能够在残留在第1保护膜13A与第2保护膜13B之间的间隙中缓和对于内部电极12的应力集中、以及由内部电极12的变形引起的发生应力，并且在发生应力集中时，能够经由第3保护膜13C从第1保护膜13A得到第2保护膜13B抑制内部电极12的变形的力，此外，能够防止贯通电极朝向半导体基板的第2主面剥离、脱落。
进而，在图6(B)中，通过使第3保护膜13C的形状为波形，能够进一步缓和作用于第3保护膜13C自身的应力。
如以上说明，根据本发明的半导体装置，通过设置在内部电极上的保护膜的特征性的形状，实现晶片等级CSP、并且对于应力集中的耐受性强度较高的半导体装置，所以能够有利于各种电子设备的小型、薄型、轻量化及性能提高。
(第2实施方式)
以下，参照附图对有关本发明的第2实施方式的半导体装置进行说明。
(半导体装置的构造)
有关本发明的第2实施方式的半导体装置与图2所示的有关第1实施方式的半导体装置10相比，在截面构造上相同，不同点是第1保护膜13A与第2保护膜13B一体地、并且将内部电极12上的一部分除外而设置。在有关第2实施方式的半导体装置中，将第1保护膜13A和第2保护膜13B不作区分而总称作保护膜13。对于与在第1实施方式中说明的构成要素相同的构成要素赋予相同的标号而省略说明。
(主要部分的详细的构造)
接着，使用图7～图9，对第2实施方式的半导体装置10D、10E中的保护膜13的具体形状进行说明。为了便于说明，以下将在内部电极12上的一部分中没有设置保护膜13的部分称作开口14。
图7是表示半导体装置10D中的保护膜13及开口14的具体形状的一例的俯视图及侧视图。
在图7中，4个开口14设置在贯通电极17与内部电极12的背面接触的区域即连接区域24的外侧(即在俯视图中包围连接区域24的位置)，开口14分别具有长方形的形状。另外，在图7的俯视图中，为了易于观察，省略了粘接层21的图示。
通过该构造，在半导体装置10D中，即使在因贯通电极17形成后的工序中施加的热应力、或在半导体装置10的实际的使用环境中施加的热或外部应力等的环境负荷压力而在连接区域24中发生了应力集中的情况下，也能够抑制内部电极12的变形，防止内部电极12的断线、裂纹、剥离等的发生。
具体而言，由于在连接区域24的外周部分发生最大的应力集中，所以通过将保护膜13形成为一定将该部分覆盖，来加强内部电极12。并且，通过在保护膜13上设置开口14，能够在开口14缓和对内部电极12的应力集中、以及由内部电极12的变形引起的发生应力，更可靠地防止内部电极12的断线、裂纹、剥离等的发生。
进而，即使在因半导体装置10D的实际的使用环境中施加的热或外部应力等的环境负荷压力而在贯通电极17或金属布线18等发生了将贯通电极17向半导体基板11的背面方向拔出的应力的情况下，也由于在开口14以外的区域中使保护膜13与内部电极12密接，所以能够防止贯通电极17的脱落(松脱)、确保较高的连接可靠性。
图8(A)～图8(D)是表示开口14的具体的形状的其他例的俯视图。
在图8(A)所示的开口14中，通过将图7所示的开口14的形状即长方形的角部变更为曲线形状，做成了进一步缓和了作用于开口14的角部上的应力集中的形状。
在图8(B)中，与图8(A)相比，将开口14的一个的尺寸较小地分割，使开口14的合计面积与存在于开口14间的保护膜13的合计面积的比率接近于1，由此实现对应力缓和的效果、和作为保护膜13的加强效果(防止贯通电极17的脱落)的平衡确保。
另外，也可以将图8(A)及图8(B)所示的开口14的形状做成椭圆形或圆形。在此情况下，也能够得到与将角部变更为曲线形状的长方形同等的效果。
在图8(C)中，将开口14的轮廓的一部分做成了沿着贯通电极17的圆弧状。由此，在应力最集中的连接区域24的外周部分，能够发挥更有效的应力缓和效果。
在图8(D)中，与图8(C)相比，将开口14的一个的尺寸较小地分割，使开口14的合计面积与存在于开口14间的保护膜13的合计面积的比率接近于1，由此实现对应力缓和的效果、和作为保护膜13的加强效果(防止贯通电极17的脱落)的平衡确保。
以下，对有关变形例的半导体装置10E进行说明。
图9是表示有关变形例的半导体装置10E的主要部分的构造的截面图。在图9的半导体装置10E中，在内部电极12上，经由保护膜13形成另一个保护膜23，内部电极12与保护膜23在开口14中直接连接。
因此，在图9的半导体装置10E中，与图7及图8所示的构造相比能够提高加强效果。此外，保护膜23中能够使用有机材料及无机材料中的任何一种。在保护膜23中作为有机材料而使用低弹性树脂等的情况下，能够进一步提高加强效果及应力缓和效果。
如上所述，在图7～图9所示的半导体装置10D、10E中，形成具有开口14的保护膜13，在半导体装置10E中还形成与保护膜13不同的保护膜23。
由此，即使在因贯通电极17形成后的工序中施加的热应力、或在半导体装置10D、10E的实际的使用环境中施加的热或外部应力等的环境负荷压力而在贯通电极17与内部电极12的连接部分发生了应力集中的情况下，也能够抑制内部电极12的变形，防止内部电极12的断线、裂纹、剥离等的发生。
此外，即使在贯通电极17或金属布线18等发生了将贯通电极17向半导体基板11的背面方向拔出的应力的情况下，也能够防止贯通电极17的脱落(松脱)，确保较高的连接可靠性。
另外，也可以在图3、图4、及图5所示的半导体装置10A～10C的内部电极12上，与半导体装置10E同样经由保护膜13设置另一个保护膜23。设置在半导体装置10A～10C中的保护膜23在第1保护膜13A与第2保护膜13B间的间隙中与内部电极12直接连接，发挥对上述应力的加强效果。
如在上述中说明那样，根据本发明的半导体装置，通过设置在内部电极上的保护膜的特征性的形状，实现晶片等级CSP、且对应力集中的耐受性强度较高的半导体装置，所以能够有利于各种电子设备的小型、薄型、轻量化及性能提高。
工业实用性
本发明的半导体装置特别适合于光学设备(以固体摄像元件为代表，光电二极管、激光模块等各种半导体装置及各种模块)，还适合于其他LSI、存储器、纵型设备(二极管、晶体管等)、插入机构等所有半导体装置。
符号说明
10、10A、10B、10C、10D、10E半导体装置
11、101半导体基板
12内部电极
13、23保护膜
13A第1保护膜
13B第2保护膜
13C第3保护膜
14、110开口
16、22透明基板
17、107贯通电极
17A贯通电极与内部电极的背面接触的区域
18、108金属布线
19绝缘层
20、111外部电极
21粘接层
24连接区域
100固体摄像元件
100A固体摄像装置
102摄像区域
103微透镜
104A周边电路区域
104B电极部
105粘接部件
106透明基板
108金属布线
109绝缘树脂层

Claims (25)

1.一种半导体装置，具备：
半导体基板；
贯通电极，将上述半导体基板沿厚度方向贯通而设置；
内部电极，设置在上述半导体基板的第1主面的、上述贯通电极到达的部分，与上述贯通电极电连接；
第1保护膜，将上述内部电极的一部分除外而覆盖上述第1主面；
第2保护膜，与上述第1保护膜离开而设置在上述内部电极的未被上述第1保护膜覆盖的部分；以及
金属布线，设置在上述半导体基板的与上述第1主面相反侧的第2主面，与上述贯通电极电连接。
2.如权利要求1所述的半导体装置，其中，
上述第2保护膜的面积比上述贯通电极与上述内部电极接触的区域的面积大。
3.如权利要求1所述的半导体装置，其中，
上述第2保护膜的形状是圆形。
4.如权利要求1所述的半导体装置，其中，
上述第2保护膜的形状是多边形。
5.如权利要求1所述的半导体装置，其中，
上述第2保护膜的形状是圆环状，上述第2保护膜的外径比上述贯通电极与上述内部电极接触的区域的直径大，上述第2保护膜的内径比上述区域的上述直径小。
6.如权利要求1所述的半导体装置，其中，
上述第1保护膜及上述第2保护膜都是无机材料。
7.如权利要求1所述的半导体装置，其中，
上述第1保护膜是无机材料；
上述第2保护膜是有机材料。
8.如权利要求1所述的半导体装置，其中，
上述半导体装置还具备第3保护膜，该第3保护膜设置在上述内部电极上，将上述第1保护膜与上述第2保护膜间的间隙的一部分填埋。
9.如权利要求1所述的半导体装置，其中，
上述半导体装置还具备将上述金属布线的一部分除外而覆盖上述第2主面的绝缘层。
10.如权利要求9所述的半导体装置，其中，
上述半导体装置还具备外部电极，该外部电极设置在上述金属布线的未被上述绝缘层覆盖的部分，与上述金属布线电连接。
11.一种电子设备，其中，
将权利要求1所述的半导体装置的上述金属布线或上述外部电极与在布线基板的表面设置的布线电连接而成。
12.一种半导体装置，其特征在于，具备：
半导体基板；
贯通电极，将上述半导体基板沿厚度方向贯通而设置；
内部电极，设置在上述半导体基板的第1主面的、上述贯通电极到达的部分，与上述贯通电极电连接；
保护膜，将上述内部电极的一部分除外而覆盖上述内部电极及上述第1主面；以及
金属布线，设置在上述半导体基板的与上述第1主面相反侧的第2主面，与上述贯通电极电连接；
在上述内部电极上，上述保护膜设有多个开口。
13.如权利要求12所述的半导体装置，其特征在于，
上述多个开口设置在上述贯通电极与上述内部电极接触的区域的外侧。
14.如权利要求12所述的半导体装置，其特征在于，
上述多个开口的形状是圆形。
15.如权利要求12所述的半导体装置，其特征在于，
上述多个开口的形状是多边形。
16.如权利要求15所述的半导体装置，其特征在于，
上述多边形的角部是曲线形状。
17.如权利要求12所述的半导体装置，其特征在于，
上述多个开口具有圆弧状的轮廓。
18.如权利要求12所述的半导体装置，其特征在于，
在一个上述内部电极上，上述保护膜的上述开口至少有两处以上。
19.如权利要求12所述的半导体装置，其特征在于，
在上述内部电极上，在上述保护膜上设有另一个保护膜。
20.如权利要求19所述的半导体装置，其特征在于，
上述另一个保护膜经由上述开口与上述内部电极接触。
21.如权利要求19所述的半导体装置，其特征在于，
上述另一个保护膜由有机材料构成。
22.如权利要求19所述的半导体装置，其特征在于，
上述另一个保护膜由无机材料构成。
23.如权利要求12所述的半导体装置，其特征在于，
还具备将上述金属布线的一部分除外而覆盖上述第2主面的绝缘层。
24.如权利要求23所述的半导体装置，其特征在于，
还具备外部电极，该外部电极设置在上述金属布线的未被上述绝缘层覆盖的部分，与上述金属布线电连接。
25.一种电子设备，其中，
将权利要求12所述的半导体装置的上述金属布线或上述外部电极与在布线基板的表面设置的布线电连接而成。
CN2009801464975A 2008-11-25 2009-11-19 半导体装置及电子设备 Active CN102224579B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-299443 2008-11-25
JP2008299443A JP4659875B2 (ja) 2008-11-25 2008-11-25 半導体装置
JP2008333133A JP5146307B2 (ja) 2008-12-26 2008-12-26 半導体装置
JP2008-333133 2008-12-26
PCT/JP2009/006218 WO2010061551A1 (ja) 2008-11-25 2009-11-19 半導体装置および電子機器

Publications (2)

Publication Number Publication Date
CN102224579A true CN102224579A (zh) 2011-10-19
CN102224579B CN102224579B (zh) 2013-12-04

Family

ID=42225441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801464975A Active CN102224579B (zh) 2008-11-25 2009-11-19 半导体装置及电子设备

Country Status (3)

Country Link
US (1) US20110204487A1 (zh)
CN (1) CN102224579B (zh)
WO (1) WO2010061551A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074893A (zh) * 2013-02-14 2015-11-18 奥林巴斯株式会社 半导体基板、半导体装置、摄像元件及摄像装置
CN114469118A (zh) * 2020-10-23 2022-05-13 Oppo广东移动通信有限公司 电子设备及可穿戴设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443362B2 (ja) 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
WO2017221589A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 半導体チップパッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755916A (zh) * 2004-09-29 2006-04-05 三洋电机株式会社 半导体装置及其制造方法
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
JP5030360B2 (ja) * 2002-12-25 2012-09-19 オリンパス株式会社 固体撮像装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP3917649B2 (ja) * 2005-01-04 2007-05-23 株式会社アイ・スクウェアリサーチ 固体撮像装置パッケージ及びその製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080237882A1 (en) * 2007-03-30 2008-10-02 Islam Salama Annular via drilling (AVD) technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755916A (zh) * 2004-09-29 2006-04-05 三洋电机株式会社 半导体装置及其制造方法
CN101192620A (zh) * 2006-11-30 2008-06-04 索尼株式会社 固体摄像装置
JP2008140819A (ja) * 2006-11-30 2008-06-19 Sony Corp 固体撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105074893A (zh) * 2013-02-14 2015-11-18 奥林巴斯株式会社 半导体基板、半导体装置、摄像元件及摄像装置
CN114469118A (zh) * 2020-10-23 2022-05-13 Oppo广东移动通信有限公司 电子设备及可穿戴设备

Also Published As

Publication number Publication date
WO2010061551A1 (ja) 2010-06-03
CN102224579B (zh) 2013-12-04
US20110204487A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN102820282B (zh) 用于集成电路器件的3d集成微电子组件及其制作方法
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
US8716109B2 (en) Chip package and fabrication method thereof
JP4698296B2 (ja) 貫通電極を有する半導体装置の製造方法
JP2009064839A (ja) 光学デバイス及びその製造方法
KR100840502B1 (ko) 반도체 장치 및 그 제조 방법
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
US20070287265A1 (en) Substrate treating method and method of manufacturing semiconductor apparatus
US9082833B1 (en) Through via recessed reveal structure and method
CN102820274A (zh) 具有应力减小互连的3d集成微电子组件及其制作方法
US9972554B2 (en) Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
CN104681516A (zh) 晶片封装体及其制造方法
JP2010186947A (ja) 固体撮像装置
US20190006305A1 (en) Semiconductor package structure and manufacturing method thereof
TW201715718A (zh) 影像傳感晶片封裝結構及封裝方法
CN102224579B (zh) 半导体装置及电子设备
TW201232736A (en) Chip package and method for forming the same
TW200950046A (en) Electronics device package and fabrication method thereof
KR20010075933A (ko) 반도체 패키지 및 그 제조방법
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4659875B2 (ja) 半導体装置
CN107221516B (zh) 一种气密性影像芯片封装结构及其制作方法
JP5146307B2 (ja) 半導体装置
JP5197436B2 (ja) センサーチップ及びその製造方法。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant