CN102217068A - 金属-绝缘体-金属电容器 - Google Patents

金属-绝缘体-金属电容器 Download PDF

Info

Publication number
CN102217068A
CN102217068A CN200980145905.5A CN200980145905A CN102217068A CN 102217068 A CN102217068 A CN 102217068A CN 200980145905 A CN200980145905 A CN 200980145905A CN 102217068 A CN102217068 A CN 102217068A
Authority
CN
China
Prior art keywords
metal
polarity
capacitor
metallic plate
interconnecting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980145905.5A
Other languages
English (en)
Other versions
CN102217068B (zh
Inventor
S·陈
J·T·瓦特
M·C·赤安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN102217068A publication Critical patent/CN102217068A/zh
Application granted granted Critical
Publication of CN102217068B publication Critical patent/CN102217068B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种在集成电路电介质堆叠中形成的金属-绝缘体-金属电容器。提供一种线-板-线电容器，其交替包含金属板的层和包含直线或者带角度的交替极性平行线的层。提供一种分割板电容器，其具有在层内和层之间极性交替的金属板。线-板-线和分割板电容器可以呈现减少的寄生感性耦合。线-板-线电容器和金属-绝缘体-金属电容器的电容由具有竖直电场的层间电容分量的贡献比具有水平电场的水平层内电容分量的贡献大。

Description

金属-绝缘体-金属电容器
本申请要求在2008年11月17日提交的美国专利申请No.12/272,671的优先权。
技术领域
本发明涉及集成电路电容器，更具体地涉及在集成电路的电介质堆叠中形成的金属-绝缘体-金属电容器。
背景技术
集成电路的电介质堆叠通常包含交替的材料互连层以及“通孔”层，其一起向半导体衬底上的器件提供电连接。电介质堆叠中的电容器可以由用于形成互连的相同金属和电介质材料形成。在电介质堆叠中形成电容器节约宝贵的集成电路表面面积，因为可以直接在衬底中的半导体器件上形成电容器。
电介质堆叠中的电容器可以跨越多个金属互连层构建，并且可以具有利用竖直(层间)和水平(层内)电场分量的几何形状。例如，可以在金属互连层中将金属梳织(metal-comb-woven)电容器实现为在水平方向(层内)和竖直(层间)上电压交替的一系列金属线。这种电容器具有水平和竖直分量的电场线。金属梳织电容器还可以被实现为使得一个金属互连层中的金属线与相邻的金属互连层中的金属线成直角。这种类型的布置呈现降低的层间电容值但不易受寄生感性耦合效应。
对于给定集成电路上的电容器优化使用的精确的几何形状尺寸对当前的半导体技术的参数和能力敏感。例如，随着技术进步使得可以形成更小的器件，并且随着具有更低介电常数的电介质材料被使用，可以期望使用利用这些变化的电容器几何形状尺寸。将期望使用呈现令人满意的单位表面积电容值以及受限的寄生感性耦合效应的电容器几何形状尺寸。
发明内容
根据本发明，提供一种可以在集成电路电介质堆叠中的金属互连层中实现的金属-绝缘体-金属电容器。
随着集成电路技术趋于更小的尺寸，并且随着在电介质堆叠中使用更小介电常数的电介质材料，强调竖直(层间)电容过于水平(层内)电容的电容器设计可以帮助使单位面积电容最大化。
可以提供线-板-线电容器设计，其在交替的金属互连层中包含金属线和金属板。金属互连层内的金属线可以平行布置并且具有交替极性。相同极性的金属线可以短接到一起以形成梳状结构。金属板可以以网格图案布置并且具有类似或者交替极性。
还可以提供分割板电容器设计，其包含在金属互连层内和金属互连层之间(在竖直方向上)交替极性的金属板。金属板可以在给定金属互连层内以交替极性的棋盘图案布置。
线-板-线和分割板电容器具有帮助相对于横向(层内)电容强调产生竖直(层间)电容的几何形状。相比于完全由金属线形成的电容器，这些电容器中的金属板还可以呈现减少的寄生感性耦合效应。
本发明的其他特征、本质和各种优点将从附图和以下详细描述中变得明显。
附图说明
图1是集成电路的截面图，示出根据本发明的实施例的具有金属互连层和通孔互连层的电介质堆叠；
图2是包含以单个方向定向的平行金属线的常规金属梳织电容器的透视图；
图3是包含在交替的金属互连层中正交定向的平行金属线的常规金属梳织电容器的透视图；
图4是具有在交替的金属互连层中正交定向的金属线的金属梳织电容器的截面图；
图5是根据本发明的实施例的由金属板和平行金属线形成的线-板-线电容器的透视图，其中金属板和平行金属线在交替的金属互连层中形成；
图6是根据本发明的实施例的由金属板和平行金属线形成的电容器的透视图，其中金属板和平行金属线在交替的金属互连层形成并且其中平行金属线在不同的金属互连层中在交叉方向定向；
图7是示出根据本发明的实施例的包含以梳织配置布置的平行金属线的金属互连层的图；
图8A是根据本发明的实施例的包含网格布置的多个金属板的金属互连层的顶视图；
图8B是根据本发明的实施例的包含棋盘图案布置的两种极性的金属板的金属互连层的顶视图；
图9是示出根据本发明的实施例的均具有伴随的梳织平行金属线簇的多个金属板的图；
图10是示出根据本发明的实施例的具有跨越多个金属板延伸的伴随的梳织平行金属线的多个金属板的图；
图11是根据本发明的实施例的由两种极性的多个金属板形成的分割板电容器的透视图，所述两种极性以交替极性顺序布置；
图12是根据本发明的实施例的分割板电容器的一个金属互连层的顶视图，其中相同极性的金属板短接到一起；
图13是根据本发明的实施例的分割板电容器的另一(相邻)的金属互连层的顶视图，其中相同极性的金属板短接到一起；
图14是根据本发明的实施例的分割板电容器的金属互连层的顶视图，其中金属板是具有切角(angled corner)的正方形；
图15是可以包括根据本发明的实施例的电容器的例示集成电路的图。
具体实施方式
本发明涉及可以在电介质堆叠中跨越多个金属互连层形成的集成电路电容器。电容器包含金属板以增强竖直(层间)电容贡献。金属板可以呈现趋于降低寄生感性耦合的板屏蔽效应。
集成电路10的截面图在图1示出。集成电路10具有半导体衬底2。衬底2可以由硅或者其它合适半导体材料形成。半导体衬底2的各部分可以掺杂以形成诸如用于晶体管的源极和漏极的结构。在半导体衬底2上是诸如多晶硅层的层4，其可以被图形化以形成晶体管栅极和其它结构。接触层6可以包含由诸如钨的导电材料制成的短竖直导体。短竖直导体可以用于将多晶硅层4中的图形化多晶硅连接到电介质堆叠8的第一(M1)金属互连层中的图形化金属。如果期望，其它配置可以用于集成电路的头几层。图1的布置仅仅是例示。
电介质堆叠8可以由交替的金属互连层26和通孔互连层22组成。在图1的示例中，金属互连层26从最接近半导体衬底的金属互连层开始被标记“M1、M2…”。通孔互连层22从最接近半导体衬底的通孔互连层开始被标记“V1、V2…”。如果期望，可以形成额外的金属互连层和通孔互连层，如虚线24所指示。在典型布置中，可以有7个或者更多个金属互连层26和6个或者更多个通孔互连层22。
在制造期间，金属互连层26被图形化以形成导电路由路径，其有时被称为互连器。互连器可以由铜、铝或者其它合适的导电材料形成。这些路径通常宽度小于一微米并且用于连接集成电路上的器件使得它们执行期望的功能。通孔互连层22通常用于形成称为通孔的短列形状的竖直导体。集成电路上的通孔用于连接相邻的金属互连层中的互连器。作为示例，通孔层V2中的通孔可以用于将金属层M3中的金属互连线连接到金属层M2中的对应的金属互连线。
电介质材料填充金属互连层中的互连路径之间的空间和通孔互连层中的通孔之间的空间。电介质材料可以由氧化硅、碳氧化硅或者被制造为具有低介电常数的其它合适的绝缘材料形成。电介质材料可以是多孔的或者可以利用空气间隙以帮助降低介电常数。通常期望具有低介电常数的电介质材料以减少各个互连器上的信号之间的电磁交叉耦合。
在电介质堆叠8中形成的电容器通常在金属互连层M2和以上形成。可以使用最低M1金属互连层形成电容器，但是这种类型的布置通常不优选，因为其可能导致对位于半导体衬底中的器件干扰。在电介质堆叠8中形成的电容器可以利用与在堆叠8中形成互连器相同的导电材料和电介质材料。
在电介质堆叠(例如具有低介电常数的电介质材料的电介质堆叠)中形成电容器呈现挑战。例如，降低电介质的介电常数以提高堆叠8中的互连器的性能将趋于降低具有给定结构的电容器的电容。这是因为电容与介电常数的幅度成比例。
图2示出已经在电介质堆叠中形成的常规金属梳织电容器30。金属梳织电容器30由多个金属互连层中的平行金属线形成。在图2的示例中，金属梳织电容器30形成为跨越三个顺序金属互连层M2、M3和M4，尽管金属梳织电容器30有时形成为跨越其它数量的金属互连层并且有时还形成在电介质堆叠的更高的金属互连层上。
金属梳织电容器30具有极性A的金属线32和极性B的金属线34。金属线32短接到一起以形成电容器30的第一端子，而金属线34短接到一起以形成电容器30的第二端子。每个金属互连层中的共同极性的金属线可以由以下方式连接：形成梳状结构，其中平行金属线形成梳状结构的“牙齿”部分。连接结构还可以回绕到金属线的一侧(例如形成梳状结构的“手柄”部分)，帮助相邻的金属互连层和其各自梳状金属线结构之间的连接(例如相邻的梳状金属线结构可以由多个通孔互连器连接)。每个极性的梳状结构可以被“编织”使得金属线32和34以交替极性布置，如图2所示。在相邻的金属互连层中金属线的极性可以被偏移使得金属线的极性还在竖直(层间)方向交替，如图2所示。
金属互连层内的交替的金属线贡献水平(层内)电容，而竖直方向上的交替的金属线贡献竖直(层间)电容。作为两个电容贡献的结果，图2所示的类型的常规电容器呈现的电容值可以相当高，特别在具有常规介电常数的电介质的常规电介质堆叠中。然而，电容器30的平行金属线可以使其容易遭受寄生感性耦合效应，其可能导致电容值作为工作频率的函数的不期望的变化。
金属梳织电容器还可以采取图3所示的配置。图3的常规金属梳织电容器40也具有极性A的平行金属线42和极性B的平行金属线44。每个金属互连层的金属线42可以短接到一起以形成极性A的梳状电容器端子并且每个金属互连层的金属线44可以短接到一起以形成极性B的梳状电容器端子。与图3的电容器30相反，电容器40的M3金属互连层中的金属线相对于M2和M4金属互连层中的金属线正交定向。
金属互连层内的交替金属线贡献水平(层内)电容。然而，相比于图2的电容器30，电容器40具有降低的竖直(层间)电容。对电容器40中的竖直层间电容的主要贡献来自于与交叉点相关联的相对小的交叠面积，这里一种极性的金属线与相邻的金属互连层中的相反极性的金属线交叠。水平层内电容因此在电容器40的总电容中起主要角色。相比于电容器30，电容器40不易遭受寄生感性耦合，因为每个金属线具有更少的以相同方向定向的金属线邻居。
图4示出金属梳织电容器40的截面图。示出了金属互连层M3中的极性B的金属线44和极性A的金属线42并且示出了金属互连层M2中的极性B的金属线42，金属线42与M3金属互连层中的金属线交叉定向。多个帽层和刻蚀停止层(总称为帽层46)可以位于每个金属互连层的紧上方。帽层46包括密封金属线42和44内的导电金属并且由此防止导电材料扩散到电介质层52的材料层。帽层46还可以包括在处理期间使用的刻蚀停止层。帽层46在图4中示出为包含三个材料层，但是帽层46通常可以包括任何合适数量的材料层(例如扩散阻挡层、粘附层、刻蚀停止层等)。
电容器40的竖直(层间)电容用箭头54表示，水平(层内)电容值用箭头52表示。对于简单的平板电容器，电容值与板之间的距离成反比，并且与填充板之间的空间的电介质材料的介电常数ε成正比。随着线间距s降低，水平层内电容值可以期望增加，并且随着金属互连层之间的层间距d减小，竖直层间电容值可以期望增加。随着半导体处理技术进步，有可能线间距s和层间距d在尺寸上均减小。随着半导体技术进步，还期望金属线的最小可能线宽度w减小，从而增加每单位面积的金属线的潜在密度，由此增加电介质堆叠电容器的电容值。另一方面，使用具有更低介电常数ε的电介质材料52以降低互连器之间的交叉耦合趋于引起层内和层间电容值降低。
然而，竖直方向的有效介电常数不仅仅与电介质材料52的介电常数ε有关，还与帽层46的固有电介质特性有关，其相比于介电常数ε可能很大。例如，对于32nm技术节点的集成电路，电介质材料52可以具有2.5ε0的介电常数ε，而帽层46可以具有从2.7ε0到4.5ε0的介电常数。随着介电常数ε降低，竖直层间电容值可以因此比水平层内电容值更少急剧地缩减。这可以通过使用如下电容器设计来开发：所述电容器设计采用如帽46的固有电介质特性提供的在竖直层间方向上更大的有效介电常数的优点。还可以产生如下电容器结构，其即使在使用大于最小值的间距来防止电介质击穿的配置中，也呈现低程度的感性耦合并且呈现令人满意程度的电容值。
图5示出根据当前发明的实施例的电容器。作为示例，图5的线-板-线电容器60跨越三个金属互连层M2、M3和M4形成。如果期望，则诸如电容器60的线-板-线电容器可以跨越其它数量的金属互连层形成并且可以位于图1的电介质堆叠8的不同的金属互连层中。
如图5所示，电容器60的M2和M4金属互连层包含极性A的平行金属线62和极性B的平行金属线64。每个金属互连层的金属线62可以短接到一起以形成极性A的梳状电容器端子，并且每个金属互连层的金属线64可以短接到一起以形成极性B的梳状电容器。这些梳状电容器端子在M2和M4金属互连层中交织。M2金属互连层中的金属线可以相对于M4金属互连层中的金属线62和64偏移，使得M4金属互连层中的一种极性的金属线直接位于M2金属互连层中的不同极性的金属线上方。还可以布置金属线，使得M4金属互连层中的金属线62和64直接位于M2金属互连层中的相同极性的金属线上方。包含金属线的金属互连层(例如图5中的M2和M4金属互连层)可以称为金属线层61。
可以在线-板-线电容器60的M3金属互连层中形成金属板68。在跨越超过三个金属互连层形成的电容器60中，金属板(例如图5的板68)可以形成在交替的金属互连层中，每个夹在相应的一对金属线层之间。金属板68示出为极性B，但是如果期望，可以是极性A。另外，在不同的金属互连层中板可以具有不同极性。包含金属板68的金属互连层(例如图5中的M3金属互连层)可以称为金属板层63。
如图6所示，线-板-线电容器60的平行金属线62和64可以在M2金属互连层中在一个方向上定向并且在M4金属互连层中在正交(交叉)方向定向。对于跨越比图6所示的更多个金属互连层形成的线-板-线电容器60，平行金属线62和64对于包含平行金属线的每个金属互连层可以在朝向上交替(如果期望)。
图7示出诸如图5和图6的线-板-线电容器60的M2和M4金属互连层的金属线层61的顶视图。极性A的金属线62可以通过诸如端子67的导电路径短接到一起以形成一个梳状结构并且极性B的金属线64可以通过诸如端子65的导电路径短接到一起以形成第二梳状结构。具有极性A和B的梳状结构可以相互交织，使得平行金属线62和64极性交替。金属线62和64不需要形成为直线。例如，如虚线600所示，金属线62和64可以是L形以降低寄生感性耦合。
金属板层63可以包含如图8A所示的类网格图案布置的多个金属板68。该类型的方法可以用于金属区域的尺寸受到制造参数限制的情形。例如，集成电路上的金属区域可能具有4.5微米×4.5微米的最大允许尺寸以避免不希望的“碟盘”(dishing)效应，该效应将引起金属区域在中心比边缘薄。图8A示出相同极性的金属板68的网格。金属板68可以短接到一起并且到金属线层61中的相同极性的金属线以形成线-板-线电容器60的单个端子。金属板68可以是正方形或者矩形或者可以具有其它合适形状。
图8B示出极性A的金属板68和极性B的金属板70的类网格图案。金属板68可以短接到一起并且到金属线层61中的金属线62以形成极性A的一个端子，并且金属板70可以短接到一起并且到金属线层61的金属线64以形成极性B的另一端子。图8B的金属板68和70示出以棋盘图案交替。具有交替极性的棋盘图案的金属板通过对跨越相反极性的金属板之间的间隙的电容产生水平层内贡献可以帮助增加电容。
图9示出当金属板层63形成为金属板68的网格时可以如何布置金属线层61。图9示出极性A的金属线62可以短接到一起以形成梳状结构，并且极性B的金属线64可以短接到一起以形成梳状结构。梳状结构可以交织并且可以在各自金属板68上聚簇，使得每个梳状簇叠加到相应的金属板68上。该配置可以重复期望数量的板68，如虚线72指示的。
图10示出当金属板层63形成为金属板68的网格时金属线层61的另一布置。图10示出极性A的金属线62可以短接到一起以形成梳状结构，并且极性B的金属线64可以短接到一起以形成梳状结构。梳状结构可以交织。不同于图9的布置，图10的梳状结构占据多于一个的金属板68并且越过金属板68之间的间隙67。如虚线74指示，该配置可以延伸需要数量的金属板68。单个簇的相互交织的梳状结构可以叠加到任何数量的金属板68上。
金属板68的存在通过与来自金属线62的边缘电场相互作用增加电容器60的竖直层间电容。实际上，板68去除M3金属互连层中的金属线层将提供的任何水平层内电容，并且将其用M3金属互连层及其相邻的金属互连层M2和M4之间的额外的竖直层间电容替代。通过强调竖直层间电容，线-板-线电容器60可以利用图4的帽层46的提高的电介质特性的优点，该帽层有时形成在金属互连层上。
金属板68还可以用作电磁屏蔽，降低非期望的寄生感性耦合效应。这可以帮助线-板-线电容器60在更高电压和更高频率下产生稳定电容。稳定的高频工作和高压工作在模拟电路中特别有益。
对于某些半导体技术节点，例如32nm和更小，并且对于图4的线间间距的某些值，线-板-线电容器60的增加的竖直层间电容可以得到比图3和图4的金属梳织电容器40更大的单位面积电容。具体地，对于32nm半导体技术节点，当参数为例如70nm的层间距d、45nm到80nm之间的线宽w、2.43ε0的介电常数ε(ε0是真空介电常数)以及大于65nm的线间距s，线-空间-线电容器60可以具有比金属梳织电容器40更大的单位面积电容。更大的益处期望于更先进的技术节点，使用更小尺寸，例如22nm技术节点。
更大的益处还预期于当使用具有更低介电常数的电介质材料时。例如，在可能使用提高的电压的模拟电路(例如收发机电路)中，可能需要增加线间距s(参看例如图4)以防止当使用低介电常数的电介质材料时金属线之间发生电介质击穿。例如，可以期望形成具有线间距s的电容器，该线间距大于半导体制造设计规则允许的最小间距。随着线间距s的值增加，对于图3和图4的金属线交织电容器40，水平层内电容降低，从而使用强调竖直层间电容的线-板-线电容器60得到额外优点。
在一些集成电路中，特别是那些工作在提高的电压(要求更大的线间距s值)的集成电路，使用更强调竖直层间电容相比于水平层内电容的电容器设计是有利的。图11中的分割板电容器80包含具有极性A的金属板82和具有极性B的金属板84，其可以在金属互连层内和之间交替极性布置。金属板82可以短接到一起以形成分割板电容器80的一个端子，并且金属板84可以短接到一起以形成分割板电容器80的第二端子。尽管分割板电容器80在图11示出为形成在金属互连层M2、M3和M4上，但是分割板电容器80可以由任意数量的金属互连层形成并且位于图1的电介质堆叠8的其它金属互连层中。
金属板82和84的尺寸可能受制造参数的限制。例如，金属板82和84在其最长方向可能需要小于4.5微米以避免“碟盘”效应，其会导致板中间比边缘薄。
使用金属板82和84可以避免使用平行线，由此降低非期望的寄生感性耦合效应。这可以使分割板电容器60在更高电压和更高频率得到稳定的电容。
图12示出分割板电容器80中的金属互连层的例示配置。在图12中，极性A的金属板82和极性B的金属板84以棋盘图案布置。极性A的金属板82可以通过链接路径91短接到一起并且可以通过路径92短接到导电路径，例如极性A的路径96。通孔88可以将极性A的路径96连接到位于相邻的金属互连层中的极性A的类似路径，由此形成极性A的电容器端子。极性B的金属板84可以通过路径89连接到一起并且可以通过路径90连接到导电路径，例如极性B的路径94。通孔86可以将极性B的路径96连接到相邻的金属互连层中的极性B的类似路径，由此形成极性B的电容器端子。金属板82可以具有无端接导电结构，例如无端接路径93，并且金属板84可以具有无端接导电结构，例如无端接路径95。结构93和95通过降低相反极性的金属板之间的间隙的尺寸可以帮助增加电容。虽然图12的例示结构已经形成在M2金属互连层中，但可以用于其它金属互连层。
图13是示出与图12中的金属互连层相邻的金属互连层内可以如何将金属板短接到一起的图。在图13中，极性A的金属板82和极性B的金属板84以与相邻的图12的层的棋盘图案相反的棋盘图案布置。极性A的金属板82可以通过路径91短接到一起并且可以通过路径92短接到导电路径，例如极性A的路径96。通孔88可以将极性A的路径96连接到位于相邻金属互连层中的极性A的类似路径。极性B的金属板84可以通过路径89连接到一起并且可以通过路径90连接到导电路径，例如极性B的路径94。通孔86可以将极性B的路径96连接到相邻的金属互连层中的极性B的类似路径。与图12的无端接路径一样，无端接路径93和95通过降低相反极性的金属板之间的间隙的尺寸可以帮助增加电容。
图13棋盘图案与图12棋盘图案偏移，使得当图12和图13的图案用于相邻的金属互连层时，金属板82和84将在竖直(层间)方向上交替极性。图12的配置可以用于“偶数”金属互连层，并且图14的配置可以用于“奇数”金属互连层，或者反之亦然。可以以此方式堆叠任何合适数量的层以形成更大的电容器。
图12和图13中的金属板82和84不需要是矩形形状。图14示出分割板电容器80的金属互连层的另一可能配置。在图14中，极性A的金属板82和极性B的金属板84以棋盘图案布置。金属板82和84具有切掉的角使得金属板82和84具有带切角的方形形状(即角边与方形的顶边和底边成45度)，得到八个边(八边)几何形状。如果期望，金属板82和84可以均具有八个等边(即金属板82和84可以是八边形)。在金属板82和84是八边形(或者近似八边形)的几何形状中，诸如路径89、91和92的路径可以与相反极性的八边形的相对对角边平行。在电容器中板使用八边形可以有助于最大化单位面积电容，因为相对于图12和图13所示的类型的布置(在其中互连路径具有正交边，其要求相邻板之间包括额外空间)，与形成路径89、91和92相关的开销可以最小化。
其它形状也可以用于板82和84，例如具有三个边、四个边、五个边、六个边、七个边、八个或者更多个边的板等。这些形状中的边可以长度相等(例如等边三角形、方形、八边形等)或者可以长度不相等(例如高度不等于宽度的矩形的情形，具有不同的边长的八边形的情形等)。图14的示例仅仅是说明性的，在其中板82和84具有切角边的方形形状(即大致八边形形状)。
如图14所示，极性A的金属板82可以通过路径91短接到一起并且可以通过路径92短接到导电路径，例如极性A的路径96。通孔88可以将极性A的路径96连接到位于相邻的金属互连层中的极性A的类似路径。极性B的金属板84可以通过路径89连接到一起并且可以通过路径90连接到导电路径，例如极性B的路径94。通孔86可以将极性B的路径96连接到相邻的金属互连层中的极性B的类似路径。图14中的金属板82和84的切角形状使得金属板82和84可以比图12和图13的配置靠得更近，同时容纳对角线短接路径。结果，连接金属板84的路径89和连接金属板82的路径92可以是简单的直对角线段，其相对于金属板长度短。图12和图13中的例示短接路径趋向于长度更长并且具有多个角。如果期望，不同于图12-图14中所示的配置或者这些配置的组合的配置也可以用于分割板电容器80。
图12和图13中所示的金属板配置和图14中所示的金属板配置也可以用于图5和图6的线-板-线电容器60的金属板层63。
分割板电容器80的电容由竖直层间电容的贡献大于图5和图6的线-板-线电容器50。分割板电容器80的水平层内电容来自共同金属互连层中的相反极性的金属板之间的间隙，如图11的箭头11标记。包含由给定间距分隔的分割板的金属互连层的水平层内电容通常小于包含由相同间距分隔的相等面积的金属线的金属互连层的水平层内电容。然而，分割设计中的平行金属板帮助最大化竖直层间电容。分割板电容器80可以因此利用帽层46的固有电介质特性提供的、竖直层间方形上更大有效介电常数的优点。
对于某些半导体技术节点，例如32nm和更小，分割板电容器80的竖直层间电容的增加可以得到比图3和图4的金属梳织电容器40或者图5和图6中的线-板-线电容器60更大的单位面积电容。具体地，对于32nm半导体技术节点，当使用参数例如70nm的层间距d、75nm的线宽度w和75nm的线间距时，分割金属板电容器可以具有比图4的金属梳织电容器40更大的单位面积(体积)电容。具有切角的、板为0.7微米×0.7微米尺寸的分割金属板电容器可以具有每平方微米1.24fF的单位面积电容。
更大的益处预期于更先进的技术节点，利用更小的尺寸，例如22nm技术节点。更大的益处还预期于当需要更大值线间距s(参看例如图4)以避免电介质击穿效应时。更大的线间距趋于降低具有强调水平层内电容的电容器设计的优点。在使用提高的电压的情形下，可能期望更大的线间距值s，例如大于半导体制造设计规则允许的最小值的间距s，以避免金属线之间发生击穿(例如在先前的电介质或者其它低介电常数材料中)。
诸如线-板-线电容器60和分割板电容器80的金属-绝缘体-金属电容器可以用于诸如微处理器、数字信号处理器或者专用集成电路的任何合适类型的集成电路中。集成电路还可以是可编程集成电路。可编程集成电路的示例包括可编程逻辑器件(有时也称为现场可编程门阵列)和具有可编程电路但通常不称为可编程逻辑器件的集成电路，例如包含可编程电路的微处理器、数字信号处理器或者专用集成电路。
图15示出示例可编程逻辑器件10，其可以被提供有金属-绝缘体-金属电容器，例如线-板-线电容器60和分割板电容器80。可编程逻辑器件10具有输入-输出电路12，用于驱动信号离开器件10和经过输入-输出管脚14从其它器件接收信号。互连资源16(例如全局和本地竖直和水平导电线和总线)被使用来路由器件10上的信号。互连资源16包括固定互连器(导电线)和可编程互连器(即各个固定互连器之间的可编程连接)。可编程逻辑18可以包括组合和时序逻辑电路。可编程逻辑器件18可以被配置为执行定制的逻辑功能。与互连资源16关联的可编程互连器可以认为是可编程逻辑器件10的一部分。
可编程逻辑器件10包含可编程元件20(例如随机访问存取存储器单元)和非易失性元件(例如多晶硅熔丝)。可编程元件20(例如，诸如随机访问存取存储器单元的易失性元件)可以使用管脚14和输入-输出电路12加载有配置数据(也称为编程数据)。可编程元件各自提供对应的静态控制输出信号，其控制可编程逻辑器件18中的关联的逻辑部件的状态。可编程元件输出信号通常用于控制金属氧化物半导体(MOS)晶体管的栅极。在诸如复用器、查找表、逻辑阵列、AND、OR、NAND和NOR逻辑门等的可编程部件中，大多数晶体管通常是n沟道金属氧化物半导体(NMOS)传输晶体管。当可编程元件输出为高时，由该可编程元件控制的传输晶体管被打开并且从其输入向其输出传递逻辑信号。当可编程元件输出为低时，传输晶体管被关断并且不传递逻辑信号。
可编程元件可以从任何合适的源被加载。在通常布置中，可编程元件经过管脚14和输入-输出电路12从称为配置器件的外部可擦除可编程只读存储器和控制芯片被加载。非易失性元件可以在制造期间使用编程设备或者片上电路(作为示例)进行电编程。
器件10的电路可以使用任何合适的架构组织。作为示例，可编程逻辑器件10的逻辑可以组织为较大的可编程逻辑区域的一系列行和列，每个区域包含多个较小的逻辑区域。器件10的逻辑资源可以通过互连资源16(例如关联的竖直和水平导体)互连。这些导体可以包括扩展在大致全部器件10上的全局导电线、在器件10的一部分上扩展的分段线(例如半线或者四分之一线)、特定长度的交错线(例如足以互连若干个逻辑区域)、较小的本地线或者任何其它合适的互连资源布置。如果期望，器件10的逻辑可以布置在更多的级或者层上，在其中多个大区域被互连以形成更大部分的逻辑。其它器件布置可以使用不按行和列布置的逻辑。
附加实施例
附加实施例1。在集成电路中的电介质堆叠中形成的电容器，包括：第一组金属板，其具有第一极性并且形成电容器的第一端子；以及第二组金属板，其具有第二极性并且形成电容器的第二端子，其中第一组金属板的至少一些和第二组金属板的至少一些形成在电介质堆叠中的给定金属互连层中。
附加实施例2。根据附加实施例1的电容器，其中电容器跨越电介质堆叠中的多个金属互连层形成，其中给定金属互连层中的金属板以交替极性布置。
附加实施例3。根据附加实施例1的电容器，其中给定金属互连层中的金属板各自具有矩形几何形状并且以棋盘极性图案布置。
附加实施例4。根据附加实施例1的电容器，其中给定金属互连层中的金属板各自具有切除的切角并且以棋盘极性图案布置，并且具有连接共同极性的板的关联对角线短接路径。
附加实施例5。根据附加实施例1的电容器，其中给定金属互连层中的金属板各自具有八边形状并且以棋盘极性图案布置，并且具有连接共同极性的板的关联对角线短接路径。
附加实施例6。根据附加实施例2的电容器，其中至少一个金属互连层包括第一金属互连层，电容器还包括：与第一金属互连层相邻的第二金属互连层，其中第一金属互连层中的第一组金属板中的金属板与第二金属互连层中的第二组金属板中的金属板相邻，以及其中第一金属互连层中的第二组金属板中的金属板与第二金属互连层中的第一组金属板中的金属板相邻。
附加实施例7。根据附加实施例6的电容器，其中第一金属互连层中的第一组金属板短接到第二金属互连层中的第一组金属板并且形成用于电容器的一对端子的第一个，以及其中第一金属互连层中的第二组金属板短接到第二金属互连层中的第二组金属板并且形成用于电容器的该对端子的第二个。
附加实施例8。一种在集成电路的电介质堆叠中形成的电容器，包括：第一组金属线和第二组金属线；电介质堆叠中的第一金属互连层，其中第一组金属线中的至少一些和第二组金属线中的至少一些形成在第一金属互连层中；电介质堆叠中的第二金属互连层，其中第一组金属线中的至少一些和第二组金属线中的至少一些形成在第二金属互连层中；电介质堆叠中插在第一和第二金属互连层之间的第三互连层；以及在第三互连层中形成的至少一个金属板，其中第一组金属线中的金属线电连接到一起并且电连接到金属板以形成电容器的第一端子，以及其中第二组金属线的金属线电连接到一起以形成电容器的第二端子。
附加实施例9。根据附加实施例8的电容器，其中电容器包括：在第三互连层中形成的额外金属板，其中第一和第三互连层中的第一和第二组金属线延伸跨过两个的金属板以及其中第一组金属线中的金属线与第二组金属线中的金属线交替。
附加实施例10。根据附加实施例8的电容器，其中第一和第二组金属线包括包含直角的金属线。
上述仅仅说明了本发明的原理，本领域技术人员在不背离本发明的范围和精神的情况下可以进行各种修改。

Claims (14)

1.一种在集成电路中的电介质堆叠中形成的电容器，包括：
具有第一极性的金属线和具有第二极性的金属线，其中所述金属线以交替极性的顺序布置；以及
至少一个金属板。
2.根据权利要求1所述的电容器，其中所述金属线包括平行金属线，以及其中所述第一极性的金属线短接到一起以形成所述电容器的第一端子并且所述第二极性的金属线短接到一起以形成所述电容器的第二端子。
3.根据权利要求1所述的电容器，其中所述电容器跨越所述电介质堆叠中的多个金属互连层形成，其中所述金属线在第一金属互连层中形成并且所述至少一个金属板在第二金属互连层中形成。
4.根据权利要求3所述的电容器，其中所述第一金属互连层和所述第二金属互连层是在所述电介质堆叠中相邻的金属互连层。
5.根据权利要求3所述的电容器，其中在所述第二金属互连层中形成的所述至少一个金属板包括多个金属板。
6.根据权利要求5所述的电容器，其中所述多个金属板包括具有所述第一极性并且电连接到所述第一极性的金属线的金属板。
7.根据权利要求5所述的电容器，其中所述多个金属板包括：具有所述第一极性的第一组金属板；以及
具有所述第二极性的第二组金属板。
8.根据权利要求7所述的电容器，其中所述第一金属板和所述第二金属板以交替顺序布置在所述第二金属互连层中。
9.根据权利要求5所述的电容器，其中所述多个金属板中的每一个包括具有切除切角的矩形金属板。
10.根据权利要求3所述的电容器，其中在第三金属互连层中形成金属线，其中所述第三金属互连层和所述第二金属互连层是所述电介质堆叠中相邻的金属互连层。
11.根据权利要求10所述的电容器，其中所述第三金属互连层中的金属线与所述第一金属互连层中的金属线平行。
12.根据权利要求11所述的电容器，其中所述第三金属互连层中的金属线与所述第一金属互连层中的金属线正交定向。
13.根据权利要求1所述的电容器，其中所述集成电路包括可编程逻辑器件，所述可编程逻辑器件包含产生静态控制信号的可编程存储器元件。
14.根据权利要求7所述的电容器，其中所述金属板各自具有八边形状，其中所述金属板以棋盘极性图案布置，以及其中所述金属板具有连接共同极性的板的关联对角线短接路径。
CN200980145905.5A 2008-11-17 2009-11-03 金属-绝缘体-金属电容器 Active CN102217068B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/272,671 US8716778B2 (en) 2008-11-17 2008-11-17 Metal-insulator-metal capacitors
US12/272,671 2008-11-17
PCT/US2009/063163 WO2010056573A2 (en) 2008-11-17 2009-11-03 Metal-insulator-metal capacitors

Publications (2)

Publication Number Publication Date
CN102217068A true CN102217068A (zh) 2011-10-12
CN102217068B CN102217068B (zh) 2014-12-24

Family

ID=42170640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980145905.5A Active CN102217068B (zh) 2008-11-17 2009-11-03 金属-绝缘体-金属电容器

Country Status (4)

Country Link
US (1) US8716778B2 (zh)
EP (2) EP2351082A4 (zh)
CN (1) CN102217068B (zh)
WO (1) WO2010056573A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078710A (zh) * 2014-11-07 2017-08-18 高通股份有限公司 可变高压射频衰减器
CN108920730A (zh) * 2017-03-27 2018-11-30 联发科技股份有限公司 一种集成电路及方法
CN113491011A (zh) * 2020-07-31 2021-10-08 深圳市大疆创新科技有限公司 图像传感器及其制作方法、搭载图像传感器的成像装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1403475B1 (it) * 2010-12-20 2013-10-17 St Microelectronics Srl Struttura di connessione per un circuito integrato con funzione capacitiva
DE102011113496A1 (de) * 2011-09-15 2013-03-21 Epcos Ag Vielschichtbauelement und Verfahren zu dessen Herstellung
US9054164B1 (en) 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
CN104934441B (zh) * 2015-04-29 2018-03-30 京东方科技集团股份有限公司 一种goa单元及其制作方法、栅极驱动电路及显示器件
US9607943B2 (en) 2015-06-11 2017-03-28 International Business Machines Corporation Capacitors
US10046162B1 (en) 2015-08-27 2018-08-14 Hrl Laboratories, Llc Transcranial intervention to weaken traumatic memories
US10263067B2 (en) 2017-05-12 2019-04-16 Nxp Usa, Inc. Chip capacitor circuit and structure therefor
DE102017210625A1 (de) * 2017-06-23 2018-12-27 Robert Bosch Gmbh Resistiver Partikelsensor
US10211794B1 (en) * 2017-12-04 2019-02-19 Nxp Usa, Inc. Silicon shielding for baseband termination and RF performance enhancement
US11031457B2 (en) 2017-12-15 2021-06-08 International Business Machines Corporation Low resistance high capacitance density MIM capacitor
US10770539B2 (en) * 2018-09-25 2020-09-08 Nxp B.V. Fingered capacitor with low-K and ultra-low-K dielectric layers
WO2020260747A1 (en) 2019-06-28 2020-12-30 Corehw Semiconductor Oy A capacitor structure and a chip antenna
US12068238B2 (en) 2021-04-19 2024-08-20 Qualcomm Incorporated Back-end-of-line (BEOL) high resistance (Hi-R) conductor layer in a metal oxide metal (MOM) capacitor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831392B2 (ja) * 1990-04-26 1996-03-27 株式会社村田製作所 積層コンデンサ
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US6114862A (en) * 1996-02-14 2000-09-05 Stmicroelectronics, Inc. Capacitive distance sensor
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
JP4446525B2 (ja) 1999-10-27 2010-04-07 株式会社ルネサステクノロジ 半導体装置
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
US6385033B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Fingered capacitor in an integrated circuit
US6524926B1 (en) 2000-11-27 2003-02-25 Lsi Logic Corporation Metal-insulator-metal capacitor formed by damascene processes between metal interconnect layers and method of forming same
US6980414B1 (en) * 2004-06-16 2005-12-27 Marvell International, Ltd. Capacitor structure in a semiconductor device
US6661638B2 (en) * 2001-12-07 2003-12-09 Avaya Technology Corp. Capacitor employing both fringe and plate capacitance and method of manufacture thereof
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
TW548779B (en) * 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
US7161516B2 (en) * 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
US6864704B1 (en) * 2003-09-24 2005-03-08 Altera Corporation Adjustable differential input and output drivers
US7259956B2 (en) * 2003-12-19 2007-08-21 Broadcom Corporation Scalable integrated circuit high density capacitors
US7768044B2 (en) * 2004-07-30 2010-08-03 Agere Systems Inc. Metal capacitor stacked with a MOS capacitor to provide increased capacitance density
JP4343085B2 (ja) 2004-10-26 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2006261455A (ja) 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置およびｍｉｍキャパシタ
US7327011B2 (en) * 2005-11-02 2008-02-05 Lsi Logic Corporation Multi-surfaced plate-to-plate capacitor and method of forming same
US7585722B2 (en) 2006-01-10 2009-09-08 International Business Machines Corporation Integrated circuit comb capacitor
TWI271754B (en) 2006-02-16 2007-01-21 Jmicron Technology Corp Three-dimensional capacitor structure
US7456462B1 (en) * 2006-03-07 2008-11-25 Alvand Technologies, Inc. Fabricated U-shaped capacitor for a digital-to-analog converter
CN100454550C (zh) 2006-03-24 2009-01-21 联华电子股份有限公司 电容结构
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
US20070267733A1 (en) 2006-05-18 2007-11-22 International Business Machines Corporation Symmetrical MIMCAP capacitor design
TWI326495B (en) * 2006-12-29 2010-06-21 Ind Tech Res Inst Common centroid symmetry capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078710A (zh) * 2014-11-07 2017-08-18 高通股份有限公司 可变高压射频衰减器
CN108920730A (zh) * 2017-03-27 2018-11-30 联发科技股份有限公司 一种集成电路及方法
CN108920730B (zh) * 2017-03-27 2023-04-18 联发科技股份有限公司 一种集成电路及方法
CN113491011A (zh) * 2020-07-31 2021-10-08 深圳市大疆创新科技有限公司 图像传感器及其制作方法、搭载图像传感器的成像装置

Also Published As

Publication number Publication date
CN102217068B (zh) 2014-12-24
WO2010056573A2 (en) 2010-05-20
EP2351082A4 (en) 2013-06-26
US8716778B2 (en) 2014-05-06
EP2709153A2 (en) 2014-03-19
WO2010056573A3 (en) 2010-08-12
US20100123213A1 (en) 2010-05-20
EP2351082A2 (en) 2011-08-03
EP2709153A3 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
CN102217068B (zh) 金属-绝缘体-金属电容器
JP4343085B2 (ja) 半導体装置
CN100485933C (zh) 半导体器件
KR101268641B1 (ko) 교번 층의 세그먼트를 구비하는 집적 커패시터
EP1806783B1 (en) Improved interdigitated capacitive structure for an integrated circuit
CN107068687A (zh) 一种3d nand存储器件及其制造方法
EP2347437B1 (en) Integrated capacitor with array of crosses
KR100493059B1 (ko) 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터
CN101308846B (zh) 半导体器件
US9287209B2 (en) Metal finger capacitor for high-K metal gate processes
US11640959B2 (en) Semiconductor device
US6445056B2 (en) Semiconductor capacitor device
TW201401526A (zh) 用於電容器的結構體及其方法
CN109087915A (zh) 半导体器件
CA2550882A1 (en) Capacitor
US9385246B2 (en) Differential MOSCAP device
JP5592074B2 (ja) 半導体装置
JP7286581B2 (ja) 半導体装置
KR101487591B1 (ko) Mom 커패시터
KR20100042462A (ko) 주변회로용 커패시터를 구비하는 반도체 메모리 소자
JP2005032768A (ja) 半導体装置
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置
US10217671B2 (en) Semiconductor device comprising a switch
CN118678878A (zh) Mom电容、电荷泵电路及其制备方法
KR20210102537A (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant