CN102213795B - 光波导的外延制备方法 - Google Patents
光波导的外延制备方法 Download PDFInfo
- Publication number
- CN102213795B CN102213795B CN201110094997.8A CN201110094997A CN102213795B CN 102213795 B CN102213795 B CN 102213795B CN 201110094997 A CN201110094997 A CN 201110094997A CN 102213795 B CN102213795 B CN 102213795B
- Authority
- CN
- China
- Prior art keywords
- silicon
- ridge
- island
- layer
- silicon island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了光波导的外延制备方法,包括在所述脊上沉积硅岛。在一些实施例中,硅岛的制作可以采用选择性外延方法或常规外延方法。在一些实施例中,第二个硅岛在第一硅岛上沉积。在一些实施例中,多个硅岛分别采用不同的方法制作。
Description
背景技术
本发明涉及光波导的外延制备方法。
很多器件中用到了光波导。例如,光波导模式变换器可以在S0I硅片上制作。美国专利No.7539373公开了一种上述模式变换器的例子。
光波导的制作可以用到许多工序,例如化学刻蚀。刻蚀步骤会使得光波导表面粗糙,这种粗糙会导致入射光传输损失,降低变换器的效率。
在现有技术基础上,有必要改进光波导及其制作方法。
所有在本申请中提到的美国专利、专利申请和其他出版物在此都作为参考文献。
关于本发明中要求受保护的实施例的简要说明在下文中陈述,但不作为对本发明范围的限制。已简要概括的本发明的实施例的其他细节,和/或本发明的其他实施例将在下文中“发明细节描述”中得到陈述。
简要说明
根据本发明的至少一个实施例,一个由体硅衬底,埋氧层,顶层硅和光刻胶层的硅片,依次用光刻法和刻蚀法在顶硅层上制作第一硅脊。在所述顶硅层上(包括脊区和非脊区)沉积一层氧化硅。在所述氧化硅层上刻蚀一个窗口。理想地是,所述窗口的宽度大于所述脊的宽度。用选择性外延工艺在所述窗口内沉积硅,从而在第一硅脊上形成一个硅岛。之后,可以用化学机械抛光法(CMP)平坦化所述硅片的表面。如果需要多层脊/硅岛,选择性外延工艺可以重复实施。另一种替代方案是,常规外延(BEG)工艺也可用来形成多层脊/硅岛。
在一些实施例中,制备方法还包括在所述硅片上沉积第二氧化层,其中第二氧化层覆盖了脊和第一硅岛。去除所述第二氧化层的一部分,以形成位于所述第一硅岛上的第二窗口。理想地是,第二窗口宽于所述第一硅岛。用选择性外延方法,在第二窗口内沉积位于第一硅岛上的第二硅层。第二硅层构成了位于所述第一硅岛上的第二硅岛的母体。
在一些实施例中,制备方法包括,提供一个带脊的硅片,在所述硅片上沉积有氧化层,其中,氧化层覆盖了所述硅片上的脊。所述氧化层的一部分被去除而在所述脊上形成一个窗口,例如用刻蚀方法。理想地是,所述窗口宽于所述第所述脊。然后,采用选择性外延工艺在所述脊上沉积出一个硅岛。
在一些实施例中,提供一个带脊硅片的步骤是,在带有顶硅层的硅片,所述硅片上覆有氧化层。去除氧化层的一部分,以形成位于顶硅层上的一个窗口。采用选择性外延方法,在窗口内沉积出一个位于所述顶硅层上的硅岛。
在一些实施例中,制备方法包括,一个覆有顶硅层的硅片,其上有脊,所述脊旁边有保护层。所述硅片表面包括所述脊和保护层。用常规外延工艺在所述硅片上沉积一层硅,其中,所述脊上沉积单晶硅,在所述保护层上沉积多晶硅。沉积在所述脊上的单晶硅构成硅岛。在一些实施例中,多晶硅被去除。如果需要多层脊/硅岛,可以通过多次重复BEG来实现。作为替代方案,也可以采用选择性外延方法新增多个脊/硅岛。
在一些实施例中,还包括在所述第一硅岛旁边沉积第二保护层,其中,硅片表面包括第一硅岛和第二保护层。采用BEG在硅片表面沉积第二硅层。对第二硅层加工成形,即去除第二硅层的一部分。第二硅层的保留部分构成位于第一硅岛上的第二硅岛。
在一些实施例中,提供一个覆有顶硅层且所述顶硅层上有脊和位于脊旁边的保护层的硅片的步骤是,在硅片的顶硅层表面沉积保护层。去除氧化层的一部分,以形成位于顶硅层上的一个窗口。采用选择性外延方法,在窗口内沉积出一个位于所述顶硅层上的硅岛。
根据另一个实施例,一个由体硅衬底,埋氧层,带脊的顶层硅的硅片,在其上沉积氧化层和光刻胶层,所述氧化层的高度大于所述脊的高度,这样所述脊会被氧化层覆盖。采用光刻工艺,在所述氧化层上刻蚀出一个窗口。然后,可以采用选择性外延工艺填充所述窗口,形成位于所述脊上的硅岛。如果需要多层硅脊结构,上述过程可以重复进行。
以上这些和其他的描绘了本发明特征的实施例,在权利要求部分被指出,并构成了本发明的一部分。然而,为了更好地理解本发明及其优势、使用本发明达到的目的,可以参考构成本发明另一部分的附图及其解释,这些图及其解释也揭示和描述了本发明的各种实施例。
附图解释
本发明的详细描述将在下文中结合特定附图在下文中给出。
图1给出了带脊硅片的一个实施例。
图2-4为制备带脊硅片的一种工艺的示意图。
图5-9为制备带脊硅片的另一种工艺示意图。
图10为脊上有一个硅岛的脊波导的示意图。
图11为脊上有第一硅岛和第二硅岛的脊波导的示意图。
图12-15描述了采用选择性外延方法在硅脊上的窗口内沉积出一个硅岛的一种工艺。
图16-18描述了采用常规外延方法在硅脊上沉积硅岛的一种工艺。
发明细节描述
本发明可以由很多不同的方式体现,这里也描述了本发明的一些特定实施例。这种描述只是对本发明原则的举例说明,而非将本发明限制在特定的实施例范围内。
为了本发明之目的,除非另行说明,附图中相同的数字应指向同一特征。
本发明讨论了制造光波导的外延制备方法,比如SOI硅片上的脊波导。一些实施例中,波导脊是由多层脊构成,如图10,11和18所示。另外一些实施例中,波导脊具有三维的立体结构。
本发明讨论了选择性外延(SEG)和常规外延(BEG)在硅脊上生长新硅层(例如硅岛)的方法。
选择性外延的实施条件通常比常规外延更加严格。相对于BEG,SEG工艺配方要求低温、低压,和不同的反应气体环境。SEG工艺配方可以识别不同的衬底材料,即在硅(如单晶硅衬底)上沉积硅(如单晶硅),但是如果衬底材料不是硅,那么在非硅材料上将不会沉积单晶硅。US4579621公开了一个选择性外延的实例。
BEG工艺会在硅(如单晶硅衬底)上沉积硅(如单晶硅),而在非硅材料上也会沉积多晶物质(如多晶硅)。例如,在BEG中,氧化物上会沉积多晶硅。
一些实施例中,多次SEG用于在硅脊上制成多层脊(例如,在第一硅岛上生成第二硅岛)。一些实施例中,多次BEG也用于在硅脊上制成多层脊。一些实施例中,SEG用于在硅脊上制成第一脊,BEG用于在第一脊上制成第二脊;一些实施例中,BEG用于在硅脊上制成第一脊,SEG用于在第一脊上制成第二脊。可以新增任意合适数量的脊,如弟三脊,第四脊。在不同的实施例中,新增脊可以采用SEG和BEG工艺的任意组合来实现。
图1是一个带有硅脊的硅片。在硅脊上可以使用本发明中公开的多种方法来制造其他的硅层(可以是多层)。
这种带有硅脊30的硅片20可以采用多种可行的方法制作而成。图2-图9是制作这种硅脊的实施图例。
图2是适合于制作硅脊30的平面硅片20。该硅片是由体硅衬底18、埋氧层22、顶层硅24以及光刻胶16构成。
一些实施例中,硅脊30可以通过去除顶层硅24部分材料而制成。图3是硅片上去除部分光刻胶后的图形化示意图。例如,通过光刻过程把光刻胶16表面图形转移到刻蚀表面图形,光刻胶的剩余部分将保护顶层硅,刻蚀后也就会成为硅脊30,未被光刻胶保护的部分硅层38在刻蚀时会被去除。通过光刻-刻蚀步骤,光刻胶表面的二维图形就形成了硅脊30的三维结构。例如,一些实施例中,硅脊30沿着其长度方向是锥形。
图4是除去顶层硅部分材料后留下硅脊30的示意图。剩余的光刻胶去除后就形成了一个如图1所示的带有硅脊30的硅片20。
一些实施例中,硅脊30也可以通过在硅片上外延生长的方法制成。
图5是适合于制作硅脊30的平面硅片20a。该硅片是由体硅衬底18、埋氧层22以及顶层硅24构成,类似于图2的结构。图5在顶层硅16上增加了一个氧化层40(例如SiO2)。该氧化层可以通过热氧化或气相沉积而制成,比如低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)等。光刻胶16在氧化物上表面。
光刻-刻蚀过程用来去除部分光刻胶16和部分氧化层40。图6是去除光刻胶后的示意图。图7是采用HF溶液或反应离子刻蚀方法去除硅片上氧化层后的示意图。
图8去除剩余光刻胶16的示意图。部分氧化层留在顶层硅上,窗口42处氧化物被去除,顶层硅表面裸露出来,可以用外延的方法生长新的硅层。光刻胶表面的二维图形转移到窗口42,外延生长后就形成了硅脊30的三维结构。例如,一些实施例中,硅脊30沿着其长度方向是锥形。
图9是在顶层硅24上窗口42处生长硅脊后硅片20的示意图,脊30位于沉积氧化层40之间。作为硅脊材料,所生长的外延层是单晶硅。理想地是,外延工艺沉积的单晶硅作为构成脊30的物质。去除余下的氧化层40后就是如图1所示的带有硅脊30的硅片20。
一旦提供了带有硅脊30的硅片20,新的脊就可以加载硅脊30上,如图10中的硅岛46。
图10是脊硅岛的一个实施例,其中硅岛46已经沉积在脊30上。图11为多脊波导的示意图,其中脊30上沉积有硅岛46,硅岛46上沉积有第二硅岛58。在不同的实施例中,硅岛46和58可以用任何合适的工艺实现(如多次BEG,多次SEG;BEG后SEG;SEG后BEG,等等,)
图12-15讨论了在脊30上用选择性外延(SEG)方法新增硅岛46的过程。在脊30上先制作一个窗口42,然后用选择性外延方法在窗口42内形成硅岛46。
对于图12,在一些实施例中,顶层硅24用氧化层41覆盖,氧化层41的厚度大于脊30的高度,这样顶层硅24上的脊30及非表面都可以被氧化层41覆盖。在一些实施例中,氧化层41的厚度h大于或者等于生长在脊30上的硅岛46(如图15所示)。
在脊形结构上的氧化层41沉积完毕后,对其进行光刻开出一个窗口42,此窗口可以使得脊30的表面裸露出来。理想情况是,窗口42的中心和脊30的中心对齐(横向),且宽度大于脊30。窗口42可以通过任何合适的方法获得,例如光刻和刻蚀。在一些实施例中,在光刻定义窗口之前,可以如化学机械抛光(CMP)的方法对氧化层42进行平坦化处理。图13显示了覆盖在氧化层41上的光刻胶16,其被曝光显影后在需要开窗露出顶层硅的位置被去除,此处光刻胶被去除后氧化层41的一部分被暴露出来,暴露出来的部分不再有光刻胶保护可以去除而形成窗口42,如图14所示。
光刻胶16上表面的成形/刻蚀是在二维平面上操作的,因此,对光刻胶层进行开窗42的位置和尺寸也是在二维平面定义,从而,前述窗口的成形和外延过程共同定义硅岛46的三维立体结构。
用选择性外延工艺可以在窗口42内外延生长位于脊30上的单晶硅。理想情况是,选择性外延在裸露的脊30上沉积硅,如单晶硅,而氧化层41上不沉积任何物质。理想地是,SEG工艺配方可以辨别脊30和氧化层41,而不会再氧化层41上沉积物质。当窗口42的尺寸大于脊30(例如,窗口42宽于脊30),所沉积的硅趋向于有一个平坦的表面。如果窗口42并不比脊30大,沉积的硅更加可能有非平面的表面,例如一个类似圆的形状。
图15为选择性外延后窗口42被单晶硅填满的硅片20,脊30上形成了硅岛46。最后对图15中的硅片20加工成形,得到形成图11中所示的脊结构。在一些实施例中,SEG实施后,硅片20的表面(例如硅岛46的表面)被平坦化,例如用CMP,其中硅岛46的上表面将和氧化层41的上表面等高。因此,在一些实施例中,SEG实施前,窗口42的高度可以定义SEG工艺过程中沉积在脊30上的硅岛46的高度。在一些实施例中,被保留的氧化层41会被去除。这样,包含硅岛46在内的两层脊结构得到实现。
在一些实施例中,第三层,例如第二硅岛,可以新增在硅片20的第一硅岛上。第二硅岛可以用任何合适的方法得到,例如在第一次外延形成的脊上,再继续选择性外延生长第二个脊,或者接下来将要阐述的常规外延方法。如果采用常规外延方法,可以在如图15所示的硅片20(例如平坦化后)上进行。这样,光刻开窗后的氧化层41在第一次选择性外延后可以保留在硅片20上,在此基础上进行常规外延。
用合适的方法可以加工制作出任意个脊,例如,四个脊,五个脊等。每个脊都可以被修正成期望的立体结构,例如,通过在脊生成前修改窗口42的形状
图16和图17讨论了采用常规外延方法在脊30上新增硅岛46的方法。
图16是硅片20上的顶硅层24上有脊30和位于脊30旁边的保护层50的一个实施例。在一些实施例中,保护层50包括氧化层40,如图9所示。因此,在一些实施例中,本发明方法还包括制备如图9所示的硅片20,然后再实施BEG工艺。在一些实施例中,保护层50由氧化硅或氮化硅构成。理想的情况是,保护层50的高度和脊30的高度相同
在一些实施例中,可以提供带有脊30的硅片(如图1),保护层50可以沉积在顶硅层24的非脊部分。
如果带有脊30的硅片20是由图5-9中描述的刻蚀、生长工艺形成的,所得到的硅片20(如图9所示)可以作为图16中的硅片20来加工。
不管采用何种方法制作带有保护层50的硅片20,理想地是,在BEG工艺实施前硅片20的上表面被平坦化,例如用CMP方法。
常规外延(BEG)工艺可能与SEG工艺类似;然而,BEG工艺最好是在硅片20的平坦表面上进行,所述硅片20包括硅脊30和保护层50。BEG工艺在硅片20的表面上沉积了类似一层覆盖层的硅材料。
图17是在BEG工艺实施之后的硅片20。硅层52已经沉积在硅片20上。随着外延层的生长,在硅脊30裸露的硅表面生长出一个硅岛46。硅岛46由单晶硅构成。BEG工艺也会在保护层50上沉积非单晶状态的硅,例如多晶硅48。
在BEG工艺中,单晶硅岛46和多晶物质48之间有一个斜边56。典型地,斜边56使得随着高度的增加硅岛46的宽度减小,这就是硅岛46和脊30之间的自对准过程。
BEG工艺之后,多晶硅48可以用任何适用的方法去除,例如包括光刻/刻蚀等的成形工艺。在一些实施例中,成形步骤也可以修正硅岛46。在一些实施例中,保留的保护层50可以用任何合适的方法去除。
在一些实施例中,第三个脊,例如第二个硅岛,可以新增在硅片20的第一硅岛46上。第二个硅岛可以用任何合适的方法增加,例如前文讨论的BEG或者SEG。如需要,可以增加更多的脊。
以上公开的内容仅在于阐述说明,而非穷尽。本发明提供了在本技术领域中现有技术的变化和替代方案。所有这些替代方案和变化都落在权利要求的范围内,其中“包括”表示“包含”,但不是仅限于。本领域的技术人员可能根据此处描述的具体实施例找到其他等同方案,这些等同方案也落在权利要求范围内。
Claims (3)
1.一种光波导的选择性外延制备方法,所述光波导为脊波导上形成第一硅岛,所述制备方法包括以下步骤:
一个包括顶硅层的起始硅片,通过光刻、刻蚀的方法或者下面描述的选择性外延的方法形成带脊的硅片;
在所述带脊硅片的上表面沉积氧化层,所述氧化层的高度高于或等于所述光波导的第一硅岛高度;
去除所述氧化层的一部分,从而在所述脊上形成立体三维的第一窗口;
用选择性外延方法在所述第一窗口内沉积第一硅层,所述第一窗口的侧壁约束了所述第一硅层的生长,所述第一硅层构成位于所述脊上的第一硅岛的母体;
对所述第一硅层的上表面进行平坦化处理,使得所述第一硅层的高度等于所述第一硅岛的高度,从而得到所述第一硅岛。
2.根据权利要求1所述的一种光波导的选择性外延制备方法,还包括在所述第一硅岛上制作第二硅岛。
3.根据权利要求1或2的一种光波导的选择性外延制备方法,还包括在所述第一硅岛上制作第二硅岛,其中,所述第二硅岛的制备方法是,
在所述硅片上沉积第二氧化层,所述第二氧化层覆盖了所述第一硅岛,所述氧化层的高度高于或等于所述第二硅岛的高度;
去除所述第二氧化层的一部分,以在所述第一硅岛上形成立体三维的第二窗口;
用选择性外延方法,在所述第二窗口内,沉积位于所述第一硅岛上的第二硅层,所述第二窗口的侧壁约束了所述第二硅层的生长,所述第二硅层构成位于所述第一硅岛上的第二硅岛的母体;
对所述第二硅层的上表面进行平坦化处理,使得所述第二硅层的高度等于所述第二硅岛的高度,得到所述第二硅岛。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32466010P | 2010-04-15 | 2010-04-15 | |
US61/324660 | 2010-04-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102213795A CN102213795A (zh) | 2011-10-12 |
CN102213795B true CN102213795B (zh) | 2014-07-30 |
Family
ID=44745181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110094997.8A Active CN102213795B (zh) | 2010-04-15 | 2011-04-15 | 光波导的外延制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102213795B (zh) |
WO (1) | WO2011127840A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103926648A (zh) * | 2013-01-16 | 2014-07-16 | 江苏尚飞光电科技有限公司 | Soi基波导耦合器及其制备方法 |
GB2580092B (en) * | 2018-12-21 | 2022-11-16 | Univ Southampton | Photonic chip and method of manufacture |
FR3105455A1 (fr) * | 2019-12-20 | 2021-06-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication de guides d’onde |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1246928A (zh) * | 1997-02-07 | 2000-03-08 | 布克哈姆技术有限公司 | 楔状肋形波导 |
US6231771B1 (en) * | 1998-12-14 | 2001-05-15 | Bookham Technology Plc | Process for making optical waveguides |
CN1409826A (zh) * | 1999-10-13 | 2003-04-09 | 布克哈姆技术公共有限公司 | 集成光学元件的制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0246406A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 光導波路及びその製造方法 |
JPH02163706A (ja) * | 1988-12-19 | 1990-06-25 | Nippon Telegr & Teleph Corp <Ntt> | シリコン光導波路およびその製造方法 |
JP3109121B2 (ja) * | 1991-03-27 | 2000-11-13 | ソニー株式会社 | 半導体基板の製造方法 |
JP3254466B2 (ja) * | 1991-10-15 | 2002-02-04 | 日本電信電話株式会社 | 半導体光導波路およびその製造方法 |
GB0119917D0 (en) * | 2001-08-15 | 2001-10-10 | Bookham Technology Plc | Production of an integrated optical device |
-
2011
- 2011-04-15 WO PCT/CN2011/072888 patent/WO2011127840A1/en active Application Filing
- 2011-04-15 CN CN201110094997.8A patent/CN102213795B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1246928A (zh) * | 1997-02-07 | 2000-03-08 | 布克哈姆技术有限公司 | 楔状肋形波导 |
US6231771B1 (en) * | 1998-12-14 | 2001-05-15 | Bookham Technology Plc | Process for making optical waveguides |
CN1409826A (zh) * | 1999-10-13 | 2003-04-09 | 布克哈姆技术公共有限公司 | 集成光学元件的制造方法 |
Non-Patent Citations (1)
Title |
---|
JP平2-163706A 1990.06.25 |
Also Published As
Publication number | Publication date |
---|---|
WO2011127840A1 (en) | 2011-10-20 |
CN102213795A (zh) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110459464B (zh) | 一种厚膜氮化硅的区域挖槽制备方法 | |
US8203137B2 (en) | Photonic structure | |
TWI588875B (zh) | 半導體奈米線及其製造方法 | |
JP4564929B2 (ja) | 3次元フォトニック結晶の形成方法 | |
CN103065959B (zh) | 一种减小硅刻蚀负载效应的方法 | |
JP2007201499A (ja) | 半導体基板およびその製造方法 | |
CN102213795B (zh) | 光波导的外延制备方法 | |
CN110168433A (zh) | 电光有源装置 | |
US20080286892A1 (en) | Method for fabricating three-dimensional photonic crystal | |
CN110456451B (zh) | 一种区域厚膜氮化硅的制备方法 | |
CN110456450B (zh) | 一种厚膜氮化硅波导的制备方法 | |
JP2001074954A (ja) | 3次元フォトニック結晶構造体の作製方法 | |
CN110441860B (zh) | 一种厚膜氮化硅波导的挖槽制备方法 | |
JP4794425B2 (ja) | 半導体装置及びその製造方法 | |
CN101724909B (zh) | 一种三维光子晶体制备方法 | |
CN101944538A (zh) | 半导体结构及其制造方法 | |
JP4936530B2 (ja) | 3次元フォトニック結晶の製造方法 | |
CN105633070B (zh) | 一种半导体器件及其制作方法 | |
JP5038218B2 (ja) | 3次元フォトニック結晶の製造方法 | |
CN112680715B (zh) | 氮化硅膜的生长方法及厚膜氮化硅波导器件的制备方法 | |
US20230005745A1 (en) | Forming Method for Semiconductor Layer | |
JP6706414B2 (ja) | Ge単結晶薄膜の製造方法及び光デバイス | |
CN111747377A (zh) | 一种基于绝缘体上硅的低应力硅基厚膜及其制备方法 | |
CN112086348B (zh) | 双重图形氧化硅芯轴制备方法 | |
JPS6047239B2 (ja) | 単結晶シリコン薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |