CN102209692A - 用于分子结合的表面处理 - Google Patents
用于分子结合的表面处理 Download PDFInfo
- Publication number
- CN102209692A CN102209692A CN2009801445160A CN200980144516A CN102209692A CN 102209692 A CN102209692 A CN 102209692A CN 2009801445160 A CN2009801445160 A CN 2009801445160A CN 200980144516 A CN200980144516 A CN 200980144516A CN 102209692 A CN102209692 A CN 102209692A
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulator layer
- described method
- layer
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004381 surface treatment Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000005498 polishing Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 19
- 230000013011 mating Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 239000004568 cement Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 238000005096 rolling process Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003801 milling Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000009832 plasma treatment Methods 0.000 abstract description 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 34
- 238000012546 transfer Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 238000005406 washing Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 239000004567 concrete Substances 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229960001866 silicon dioxide Drugs 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种通过分子结合将第一衬底(210)结合在第二衬底(220)上的方法，所述方法包括下列步骤：在所述第一衬底(210)的结合面(210a)上形成绝缘体层(212)；将所述绝缘体层(212)化学-机械抛光；通过等离子体处理而活化所述第二衬底(220)的结合表面；和通过分子结合将所述两个衬底(210，220)结合在一起，所述方法的特征在于，它还包括：在所述化学-机械抛光步骤之后并且在所述结合步骤之前，蚀刻在所述第一衬底上形成的所述绝缘体层(212)的表面(212a)的步骤。
Description
技术领域和现有技术
本发明涉及通过分子结合将晶片或衬底组装在一起的领域。更准确地，本发明涉及使用分子结合来提供两个衬底之间的粘合，所述两个衬底中的至少一个特别由于整体地或部分地制成的部件、电路、图案化等的存在而表现出结构化即非平面的结合表面。这样的衬底称为“图案化衬底”或称为“结构化晶片”。本发明可以获得与任何衬底表面的粘合，所述表面需要被抛光(例如，在组装体形成嵌入绝缘体以后沉积绝缘体层以后)并且不适于暴露于高固结温度(例如当使用Smart Cut
技术进行转移或当形成异质结构时所应用的)。
图1A至1E显示如何通过利用分子结合致使初始衬底110粘附在最终衬底或支持衬底120上而制成异质结构体。如图1A中所示，初始衬底110包括在其粘合表面110a上的多个电路111a至111d。
在熟知的方式中，通过分子结合的粘合(称为“直接晶片结合”或“熔融结合”)是这样的技术：用于将表现出完美平面(“镜面抛光”)的表面的两个衬底结合在一起，并且不应用任何粘合剂(胶，焊料等)。结合典型通过对已经被紧密接触放置的两个衬底局部施加轻的压力而开始。结合波(bonding wave)然后在若干秒内在衬底的整个延伸部分上传播。
为了使得能够将初始衬底110放置得在支持衬底120上紧密接触，在第一衬底的表面110a上沉积氧化物层112，例如四乙氧基正硅烷(TEOS)的层(图1B)。然而，如图1B中所示，沉积的氧化物层遵循在表面110a上存在的部件111a至111d的凹凸形貌(relief)。然后通过化学-机械抛光(CMP)将氧化物层112抛光(图1C)。然后将以此方式抛光的层112的表面112a清洁，干燥和洗涤(例如，在称为“洗涤器”的设备中)，从而得到与分子结合相容的表面状态。
而且，将支持衬底覆盖在热氧化物层121中，所述热氧化物层121例如通过氧化衬底的表面而形成，从而促进与沉积在初始衬底上的氧化物层112的分子结合(图1B)。在已经形成热氧化物层121以后，将其表面121a加工用于结合。用于加工表面121a的处理取决于期望获得的结合能而变化。如果期望获得标准水平的结合能，即相对弱的水平，则可以通过进行化学-机械抛光，随后通过清洁而对表面121a进行加工。另外，如果期望在两个衬底之间获得强的结合能，则对表面121a的加工包括：RCA型清洁(即，适于移除粒子和烃的SC1(NH4OH，H2O2，H2O)的浴和适于移除金属污染物的SC2(HCl，H2O2，H2O)的浴的组合)，等离子体表面活化，另外的清洁，以及随后的洗涤。
一旦表面112a和121a已经准备好，就将它们紧密接触放置并且对两个衬底中的一个施加压力，以在处于接触的表面之间开始结合波的传播(图1D)。随后通过在近似位于300℃至400℃范围内的温度进行热退火来增强结合。
然后通过使初始衬底110变薄以形成转移层113来继续制备异质结构体。最后，对该结构体进行边缘轧制操作(edge roll-off operation)以移除在转移层113的外围存在的倒棱或滴部(drops)。因而，如在图1E中所示，得到包括支持衬底120和转移层113的异质结构体100。
然而，这样的异质结构体暴露于在转移层和支持衬底之间的结合界面上的剥离问题，特别是在边缘轧制的过程中。更精确地，剥离问题对应于在层的周边附近中的某些区域中的转移层分层。由于倒棱或滴部的存在，结合能在层的结合部附近更弱。从而，在这样的部位可以导致剥离，从而层在其与支持衬底的结合界面处部分分离。
如上所述，通过增强分子结合能，例如通过支持衬底的结合表面的等离子体活化，可以限制此剥离现象。
然而，尽管增强结合能使得能够限制剥离问题，但是在转移层观察到缺陷如边缘空隙。边缘空隙是由结合导致的缺陷并且典型地在最终结构体(通常，处于圆形晶片的形式)的周边观察到的缺陷。这样的边缘空隙是在转移层中或在结合界面处的孔或气泡(例如，具有约10微米(μm)至250μm的直径)并且对应于没有转移到支持衬底的初始衬底的区域。边缘空隙通常出现在支持衬底(圆形晶片)上的薄层结构的边缘(周边区域)处。它们位于距离晶片的边缘典型在1毫米(mm)至6mm的范围内的距离处。
因而边缘空隙是与在晶片边缘的弱的结合相关的宏观缺陷。它们构成破坏性的缺陷，因为在存在这种空隙的尺寸的情况下，位于至少一个边缘空隙处的电子部件毫无疑问是有缺陷的。图2非常概略性显示了在结合并热处理以增强结合以后的结构体10，其中已经对组装在一起的衬底的结合表面中的至少一个进行了化学-机械抛光。在本发明的上下文中，如在图2中所示，观察到边缘空隙型缺陷与“标准”边缘空隙11相比包含缺陷12，缺陷12存在于晶片的周边并且似乎在由抛光步骤导致的缺陷(例如，微-擦痕)上排列。然而，这些缺陷在结合以后不可直接观察到并且它们还可能在用于增强结合界面的热处理步骤以后变得明显。
已经提出了用于减少在两个衬底的分子结合过程中出现的边缘空隙型缺陷的方法。文献US 2007/0119812提出了一种这样的方法，所述方法包括：通过加热或通过粗糙化，以控制(并且具体地，减慢)结合波的传播速度的方式改变用于组装的两个衬底中的至少一个的表面状态。
发明概述
本发明的目的之一是通过提出能够在两个衬底之间获得良好的分子结合的方案来抵消上述缺点，所述两个衬底中的至少一个已经进行化学-机械抛光，以及在限制缺陷出现并且具体地限制边缘空隙型缺陷出现的同时进行所述方案。
为此目的，本发明提出一种通过分子结合将第一衬底结合在第二衬底上的方法，所述方法包括下列步骤：在所述第一衬底的结合面上形成绝缘体(例如，氧化物)的层；将所述绝缘体层化学-机械抛光；通过等离子体处理活化所述第二衬底的结合表面；和通过分子结合将所述两个衬底结合在一起，在所述方法中，在所述化学-机械抛光步骤之后并且在所述结合步骤之前，根据本发明进行蚀刻在所述第一衬底上形成的所述绝缘体层的表面的步骤。
通过消除大部分缺陷或通过将由化学-机械抛光导致的缺陷(擦痕，粒子等)的影响最小化，和/或通过改变它们的形貌，这种蚀刻步骤起到了减少或消除在分子结合工艺过程中可能位于结合波的传播路径上的障碍的作用，从而非常显著地减少乃至消除了边缘空隙型缺陷的出现。从而，在此传播的最后，在已经进入接触的衬底的整个表面上得到了连续的结合界面。这避免了使用现有技术进行结合或增强所述结合以后通常观察到的边缘空隙型缺陷的出现。
在蚀刻过程中移除的绝缘层的厚度为至少20埃
并且优选至少
例如位于
至
的范围内。
在本发明的一个方面中，所述方法还包括使用等离子体处理活化在所述第一衬底上形成的所述绝缘体层的表面，所述活化在蚀刻绝缘体层的所述表面的步骤之后进行。
在本发明的另一个方面中，所述方法还包括：在所述蚀刻在所述第一衬底上形成的绝缘体层的表面的步骤以后，在经蚀刻的绝缘体层的所述表面上沉积薄的氧化物层，可以随后通过等离子体处理进行所述薄的氧化物层的表面的活化。
蚀刻可以具体地使用SC1溶液(含有1体积的氢氧化铵(NH4OH)，5至22体积的过氧化氢(H2O2)和5体积的去离子水(H2O)的混合物)在70℃的温度进行至少5分钟的持续时间，或代替地，使用氢氟酸的溶液(1％的HF)在“室”温(通常，采取约25℃)进行少于1分钟，即若干秒，例如10秒的持续时间。
在本发明的另一个方面中，还在第二衬底上形成绝缘体例如氧化物的层。在结合之前，可以通过等离子体处理活化所述氧化物层的表面以增强结合能。
通过本发明的能够在CMP以后加工氧化物层的结合表面的方法，与现有技术方法不同，显著限制乃至消除了一种或多种活化对边缘空隙型缺陷出现的影响。
在本发明的另一个方面中，第一衬底包括在其结合表面上的至少一部分上的部件。在这样的情况下，可以在结合以后并且在低于500℃的温度进行用于增强所述结合的退火步骤。
由于本发明的方法使得可以同时地在衬底之间获得相对大的结合能，特别是通过活化结合表面，并且防止边缘空隙型缺陷出现，因此可以对通过将两个衬底结合在一起而得到的结构体进行边缘轧制(roll-off)，同时将从结合界面剥离的任何风险最小化。
附图简述
在阅读经由非限制性显示并且参考附图给出的下列描述，本发明的其它特征和优点是显然的，在所述附图中：
●图1A至1E是显示制备异质结构体的现有技术方法的图解视图；
●图2是通过将两个衬底组装在一起而形成的现有技术结构的很好的图解视图；
●图3A至3G是显示可以如何通过执行本发明的结合方法制备异质结构体的图解视图；和
●图4是在制备图3A至3G中所示的3维结构体的同时所执行的步骤的流程图。
具体实施方式
本发明的方法总体上应用于使用分子结合使得两个衬底或晶片彼此粘附，并且所述两个衬底中的至少一个在其结合表面上包括绝缘体层，例如氧化物层，所述绝缘体层已经通过化学-机械抛光而平面化。
本发明的方法发现了一种特别的，但是不排他的使用分子结合在初始或供体衬底上获得粘合的应用，所述初始或供体衬底还称为“顶”衬底，其在其结合面上表现出凹凸形貌，从而需要沉积氧化物层并且进行平面化以使得分子结合成为可能。
本发明还更具体地适用于将衬底结合在一起，所述衬底在它们的结合表面或面上包括由形成部件导致的凹凸形貌。在本文中使用的术语“部件”是指使用与晶片材料不同并且对通常用于增强结合界面的高温敏感的材料制成的任何类型的元件。这样的部件特别对应于形成一个电子部件或多个电子部件的全部或一部分的元件，例如电路或触头或实际活化层(indeed active layers)，其如果暴露于高温可能被损坏乃至破坏。结合衬底可以包括这样的材料：具有彼此不同的膨胀系数并且在高温容易产生可以使组装体变形和/或损坏的不同膨胀的材料。
换言之，衬底不适于在结合以后进行高温退火，如例如当使用Smart Cut
技术转移层时对植入衬底(implanted substrate)所进行的高温退火。从而，衬底之间的结合能受到限制，因而需要活化用于组装体的两个衬底(即，支持衬底和/或“供体”衬底)的结合表面中的至少一个，以增强结合能。此活化通过等离子体处理进行，所述等离子体处理如以上所解释的，是导致在结合波传播过程中和之后出现边缘空隙型缺陷的来源。
如众所周知的，也称为直接结合的分子结合的原理是基于两个表面之间的直接接触，即没有使用任何特定的结合材料(粘合剂，蜡，焊料等)。这样的操作要求用于结合的表面充分平滑，没有粒子或污染物，并且充分彼此接近以能够开始接触，典型地处于小于若干纳米的距离。在这样的情况下，两个表面之间的吸引力高得足以导致分子结合(由要结合在一起的两个表面的原子或分子之间的电子相互作用的所有吸引力(范德华力)诱导的结合)。
化学-机械抛光是抛光或平面化技术，其是熟知的并且使用与抛光溶液结合的织物，所述抛光溶液同时含有适于化学进攻层的表面的试剂(例如NH4OH)以及适于机械攻击所述表面的研磨剂粒子(例如，二氧化硅的粒子)。
然而，CMP导致缺陷如粒子，擦痕等，这些缺陷均在经抛光的氧化物层的表面上并且在经抛光的氧化物层之下(在限制的深度内)。如上所述，这些缺陷在结合波的传播路径上形成导致边缘空隙型缺陷出现的障碍。已经观察到某些空隙可以存在晶片的边缘处并且在作为抛光的结果的“微-擦痕”缺陷上排列。这些缺陷因而似乎有助于边缘空隙型缺陷的形成和/或成核。
如在下列详细描述的，本发明提供一种分子结合方法，在所述方法中，在对沉积在衬底的结合表面上的氧化物层进行化学-机械抛光以后，在氧化物层的表面上进行化学蚀刻，从而防止在随后的分子结合过程中形成边缘空隙型缺陷。
本发明的方法适用于特别使用半导体材料如硅，锗，玻璃，石英，蓝宝石等制成的衬底或晶片。组装在一起的衬底或晶片可以特别具有100mm，150mm，200mm或300mm的直径。晶片在它们的大部分表面上，或仅在有限区域上可以包括微部件。
在以下参考图3A至3G和4描述从初始衬底210(顶)和最终衬底或支持衬底220(底)制成异质结构体的方法。
如在图3A中所示，初始衬底210在其结合面210a上包括多个电路211a至211d以及在其上的凹凸形貌形式的形成部分。初始衬底可以通过硅晶片构成，或通过多层结构体如硅绝缘体(silicon-on-insulation(SOI))型的结构体制成。最终衬底220由硅晶片构成。
为了使得初始衬底210能够在支持衬底220上进入紧密接触，沉积绝缘层，在此实例中，在第一衬底的面210a沉积氧化物层212，例如四乙氧基正硅烷(TEOS)氧化物(步骤S1和图3B)。例如，可以相等地良好地使用其它氧化物如包含硼的硅烷或氧化物，如硼磷硅酸盐玻璃(BPSG)。氧化物层212例如通过等离子体增强化学气相沉积(PECVD)，或通过低压化学气相沉积(LPCVD)如金属有机化学气相沉积(MOCVD)制成。层212的平均厚度在约0.1μm至10μm的范围内。
如在图3B中所示，沉积的氧化物层212遵循在面210a上存在的部件211a至211d的凹凸形貌中的形状。然后对氧化物层212进行CMP(步骤S2和图3C)。
根据本发明，对氧化物层212进行化学蚀刻，以防止在分子结合过程形成边缘空隙型缺陷(步骤S3和图3D)。
在化学蚀刻过程中，氧化物层被移除至少
的厚度e(图3C)，从而消除或至少限制缺陷(粒子，擦痕等)的影响，所述缺陷(粒子，擦痕等)由CMP导致并且是在结合以后出现边缘空隙型缺陷的原因。
此化学蚀刻可以通过下列方法进行：在70℃的温度，将层212浸渍在含有SC1溶液的浴中并且历时至少5分钟的持续时间。
在一种变化中，化学蚀刻通过下列方法进行：在“室”温(通常，采取约25℃)，将层212浸渍在含有1％氢氟酸(HF)溶液的浴中，历时少于1分钟，即若干秒，如10秒的持续时间。
蚀刻时间作为所使用的蚀刻溶液的属性和/或浓度和/或温度的函数而确定(这些参数限定蚀刻的速率)。
在层212的表面212a以此方式蚀刻优选在
至
范围内的厚度的情况下，然后将所述表面清洁，干燥和洗涤，从而得到与分子结合相容的表面状态并且因而形成初始衬底210的结合表面(步骤S4)。以已知的方式并且如具体地在US 7 235 461中所述，可以经由典型具有圆筒形状的旋转刷洗涤表面212a。该刷可以在其周边表面上安置有用于与层212的表面212a轻微接触的绒面材料如聚合物。在洗涤过程中，可以使得携带层212的初始衬底210旋转。该洗涤还可以在可能地与氨(稀氨)结合的水流下进行。
此外，将支持衬底覆盖在例如通过氧化衬底的表面而形成的热氧化物的层221中，从而促进与在初始衬底上沉积的氧化物层212的分子结合(步骤S5和图3B)。在已经形成热氧化物层221以后，将其表面221a加工用于结合(步骤S6和图3C)。
为了在两个衬底之间得到高结合能，可以通过等离子体处理活化表面221a。当限制用于增强结合而进行的退火所处的温度时，此活化是特别有利的。
对应于初始衬底210的结合表面的层212的表面212a还可以通过等离子体处理而活化。然而，此活化在蚀刻步骤以后进行。将这些步骤的顺序颠倒将导致蚀刻步骤消除由等离子体处理产生的活化效果。
因而，可以将一个或多个表面暴露于基于氧，氮，氩或其它材料的等离子体。
用于此目的的设备可以特别最初设计用于进行通过电容耦合或通过诱导耦合等离子体(ICP)的反应性离子蚀刻(RIE)。关于进一步的细节，可以例如参考Sanz-Velasco等的题为“在具有或没有诱导耦合等离子体的反应性离子蚀刻机中使用氧等离子体的室温晶片结合( Room temperature wafer bonding using oxygen plasma treatment in reactive ion etchers with and withou
通过使用磁增强反应性离子蚀刻(magnetically-enhanced reactive ion etching)(MERIE)类型的设备，还可以将这些等离子体浸渍在磁场中，以特别避免带电物种朝反应器的壁扩散。
可以将等离子体的密度选择成低、中或高，如在高密度等离子体(HDP)中的一样。
在实际中，经由等离子体的结合活化通常包括现有的化学清洁步骤，例如RCA清洁(即，使用适于移除粒子和烃的SC1浴(NH4OH，H2O2，H2O)和适于移除金属污染物的SC2浴(HCl，H2O2，H2O)的组合)，随后将所述表面暴露于等离子体若干秒至若干分钟。
在暴露于等离子体以后可以进行一个或多个清洁操作，特别用于移除在暴露过程中引入的污染物，例如在水中漂洗和/或在SC1中清洁，任选随后通过离心进行干燥。然而，这样的清洁可以通过能够移除大部分污染物的洗涤来代替。
一旦已经准备好表面212a和221a，就将它们紧密接触并且对两个衬底中的一个施加压力，以开始在处于接触的两个表面之间的结合波的传播(步骤S7和图3E)。
然后通过进行热退火来增强结合(步骤S8)。当例如在本实施例中，初始衬底包括部件时，用于增强结合的退火在优选低于500℃的温度进行，某些金属如铝或铜在所述温度开始蠕变。
通过使初始衬底210变薄以形成转移层213，从而继续异质结构体的制备(步骤S9和图3F)。最后，对结构体进行边缘轧制以移除在转移层213的周边存在的倒棱和滴部(步骤S10)。如在图3G中所示的，这产生包括支持衬底220(具有其热氧化物层221)和转移层213的异质结构体300。
在本发明的一个变化中，即通过将一个或多个另外的层转移到顶层上，形成作为层的堆叠体的3维结构。在每次的其它层的转移之前，可以在暴露的层上沉积氧化物层，例如TEOS氧化物的层，以促进组装并且保护边缘轧制区域(其中暴露了在晶片下的材料)免受随后的化学攻击。然后对于每一次层转移，可以应用根据本发明的表面加工步骤。
在一个具体的实施方式中，微部件层之一可以包含图像传感器。
在另一个实施方式中，在将第二支持晶片与构成转移层的第一晶片组装之前，预先在第二支持晶片中形成部件。在这样的情况下，代替由于部件的存在而不可能的将支持晶片热氧化的是，可以通过沉积形成绝缘体。
在一个变化的实施方式中，代替通过蚀刻消除CMP缺陷的是，或除所述蚀刻之外，可以设想的是在CMP和/或蚀刻以后沉积薄的氧化物层，以避免这样的缺陷对结合质量的有害影响。该薄的氧化物层例如可以具有例如在若干埃至300纳米(nm)范围内，例如在
至范围内的厚度，所述层例如在使用基于氧和硅烷的等离子体的高密度等离子体室中沉积。在抛光和蚀刻以后的此沉积步骤可以通过采用等离子体处理活化沉积的薄氧化物层的表面的步骤而完成。
Claims (14)
1.一种通过分子结合将第一衬底(210)结合在第二衬底(220)上的方法，所述方法包括下列步骤：
·在所述第一衬底(210)的结合面(210a)上形成绝缘体层(212)；
·将所述绝缘体层(212)化学-机械抛光；
·通过等离子体处理而活化所述第二衬底(220)的结合表面；和
·通过分子结合将所述两个衬底(210，220)结合在一起，
所述方法的特征在于，它还包括：在所述化学-机械抛光步骤之后并且在所述结合步骤之前，蚀刻在所述第一衬底上形成的所述绝缘体层(212)的表面(212a)的步骤。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：使用等离子体处理活化在所述第一衬底上形成的所述绝缘体层(212)的表面(212a)，所述活化在所述的蚀刻所述绝缘体层(212)的所述表面的步骤之后进行。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述的蚀刻在所述第一衬底上形成的所述绝缘体层(212)的表面(212a)的步骤以后，在经蚀刻的绝缘体层的所述表面上沉积薄的氧化物层。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：使用等离子体处理活化所述薄的氧化物层的表面。
5.根据权利要求1至4中任一项所述的方法，其特征在于，在所述化学蚀刻过程中，移除所述绝缘体层(212)的至少
的厚度。
6.根据权利要求5所述的方法，其特征在于，在所述化学蚀刻过程中，移除所述绝缘体层(212)的在
至
的范围内的厚度。
7.根据权利要求5或权利要求6所述的方法，其特征在于，所述蚀刻用SC1的溶液在70℃的温度进行至少5分钟的持续时间。
8.根据权利要求5或权利要求6所述的方法，其特征在于，所述化学蚀刻使用1％的氢氟酸溶液在室温进行少于1分钟的持续时间。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述方法还包括：在将所述两个衬底结合在一起之前，在所述第二衬底(220)上形成氧化物层(221)的步骤。
10.根据权利要求1至9中任一项所述的方法，其特征在于，所述第一衬底(210)包括在其结合表面(210a)的至少一部分上的部件(211a-211d)，并且在于，所述绝缘体层(212)通过沉积形成。
11.根据权利要求10所述的方法，其特征在于，所述第一衬底包含图像传感器。
12.根据权利要求10或权利要求11所述的方法，其特征在于，所述方法还包括：在将所述两个衬底(210，220)结合在一起以后，在低于500℃的温度进行的用于增强所述结合的退火步骤。
13.根据权利要求1至12中任一项所述的方法，其特征在于，所述第一衬底是SOI型的结构。
14.根据权利要求1至13中任一项所述的方法，其特征在于，所述方法还包括：在将所述两个衬底(210，220)结合在一起以后，在所形成的结构体上进行边缘轧制步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0857586 | 2008-11-07 | ||
| FR0857586A FR2938202B1 (fr) | 2008-11-07 | 2008-11-07 | Traitement de surface pour adhesion moleculaire |
| PCT/EP2009/064121 WO2010052151A1 (en) | 2008-11-07 | 2009-10-27 | Surface treatment for molecular bonding |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102209692A true CN102209692A (zh) | 2011-10-05 |
Family
ID=40941355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801445160A Pending CN102209692A (zh) | 2008-11-07 | 2009-10-27 | 用于分子结合的表面处理 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8202785B2 (zh) |
| EP (1) | EP2362860A1 (zh) |
| KR (1) | KR20110085990A (zh) |
| CN (1) | CN102209692A (zh) |
| FR (1) | FR2938202B1 (zh) |
| TW (1) | TW201023253A (zh) |
| WO (1) | WO2010052151A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409650A (zh) * | 2015-08-03 | 2017-02-15 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
| CN110790520A (zh) * | 2018-08-02 | 2020-02-14 | 比亚迪股份有限公司 | 玻璃复合体、壳体、显示装置以及终端设备 |
| CN113410133A (zh) * | 2018-02-15 | 2021-09-17 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2965974B1 (fr) * | 2010-10-12 | 2013-11-29 | Soitec Silicon On Insulator | Procédé de collage moléculaire de substrats en silicium et en verre |
| US9540545B2 (en) | 2011-09-02 | 2017-01-10 | Schlumberger Technology Corporation | Plasma treatment in fabricating directional drilling assemblies |
| FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| FR3002078B1 (fr) * | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes |
| FR3002080B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
| FR3002079B1 (fr) | 2013-02-11 | 2016-09-09 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
| FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
| US9786633B2 (en) | 2014-04-23 | 2017-10-10 | Massachusetts Institute Of Technology | Interconnect structures for fine pitch assembly of semiconductor structures and related techniques |
| WO2016025478A1 (en) | 2014-08-11 | 2016-02-18 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure |
| US9812429B2 (en) | 2014-11-05 | 2017-11-07 | Massachusetts Institute Of Technology | Interconnect structures for assembly of multi-layer semiconductor devices |
| FR3028664B1 (fr) * | 2014-11-14 | 2016-11-25 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
| WO2017015432A1 (en) | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
| US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
| US10396269B2 (en) | 2015-11-05 | 2019-08-27 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits |
| US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
| WO2018056965A1 (en) * | 2016-09-21 | 2018-03-29 | Massachusetts Institute Of Technology | Multi-layer semiconductor structure and methods for fabricating multi-layer semiconductor structures |
| US10586909B2 (en) | 2016-10-11 | 2020-03-10 | Massachusetts Institute Of Technology | Cryogenic electronic packages and assemblies |
| US10978508B2 (en) | 2018-10-16 | 2021-04-13 | L3 Cincinnati Electronics Corporation | Infrared detector having a directly bonded silicon substrate present on top thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004108617A2 (en) * | 2003-05-30 | 2004-12-16 | Lam Research Corporation | Methods of finishing quartz glass surfaces and components made by the methods |
| EP1566830A1 (en) * | 2002-11-29 | 2005-08-24 | Shin-Etsu Handotai Co., Ltd | Method for manufacturing soi wafer |
| WO2006082751A2 (en) * | 2005-02-02 | 2006-08-10 | Asahi Glass Company, Limited | Process for polishing glass substrate |
| WO2007060145A1 (en) * | 2005-11-28 | 2007-05-31 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| TW473942B (en) * | 2000-07-14 | 2002-01-21 | Slight Opto Eletronics Co Ltd | Structural integration of image sensor |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
| WO2006035864A1 (ja) * | 2004-09-30 | 2006-04-06 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの洗浄方法 |
| US7232759B2 (en) * | 2004-10-04 | 2007-06-19 | Applied Materials, Inc. | Ammonium hydroxide treatments for semiconductor substrates |
| EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
-
2008
- 2008-11-07 FR FR0857586A patent/FR2938202B1/fr not_active Expired - Fee Related
-
2009
- 2009-10-27 CN CN2009801445160A patent/CN102209692A/zh active Pending
- 2009-10-27 EP EP09740335A patent/EP2362860A1/en not_active Withdrawn
- 2009-10-27 KR KR1020117008780A patent/KR20110085990A/ko not_active Application Discontinuation
- 2009-10-27 WO PCT/EP2009/064121 patent/WO2010052151A1/en active Application Filing
- 2009-10-27 US US13/122,717 patent/US8202785B2/en not_active Expired - Fee Related
- 2009-11-06 TW TW098137770A patent/TW201023253A/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566830A1 (en) * | 2002-11-29 | 2005-08-24 | Shin-Etsu Handotai Co., Ltd | Method for manufacturing soi wafer |
| WO2004108617A2 (en) * | 2003-05-30 | 2004-12-16 | Lam Research Corporation | Methods of finishing quartz glass surfaces and components made by the methods |
| WO2006082751A2 (en) * | 2005-02-02 | 2006-08-10 | Asahi Glass Company, Limited | Process for polishing glass substrate |
| WO2007060145A1 (en) * | 2005-11-28 | 2007-05-31 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| US20070119812A1 (en) * | 2005-11-28 | 2007-05-31 | Sebastien Kerdiles | Process and equipment for bonding by molecular adhesion |
Non-Patent Citations (1)
| Title |
|---|
| 古美良等: "SOI技术及其发展和应用", 《压电与声光》 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409650A (zh) * | 2015-08-03 | 2017-02-15 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
| CN106409650B (zh) * | 2015-08-03 | 2019-01-29 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
| CN113410133A (zh) * | 2018-02-15 | 2021-09-17 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
| CN110790520A (zh) * | 2018-08-02 | 2020-02-14 | 比亚迪股份有限公司 | 玻璃复合体、壳体、显示装置以及终端设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201023253A (en) | 2010-06-16 |
| WO2010052151A1 (en) | 2010-05-14 |
| FR2938202A1 (fr) | 2010-05-14 |
| EP2362860A1 (en) | 2011-09-07 |
| US8202785B2 (en) | 2012-06-19 |
| FR2938202B1 (fr) | 2010-12-31 |
| US20110189834A1 (en) | 2011-08-04 |
| KR20110085990A (ko) | 2011-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102209692A (zh) | 用于分子结合的表面处理 | |
| US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| TWI261867B (en) | SOI substrate and method for manufacturing the same | |
| KR100769327B1 (ko) | 두 웨이퍼 결합에 선행되는 열처리 | |
| KR100893182B1 (ko) | 웨이퍼 세정방법 | |
| TWI402170B (zh) | 鍵結兩底材之方法 | |
| US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
| CN101996922B (zh) | Soi晶片及其形成方法 | |
| TWI489566B (zh) | 以暫時性連結製造半導體結構之製程 | |
| EP2406818A1 (en) | A method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| KR100882380B1 (ko) | 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체 | |
| KR100733112B1 (ko) | 접합웨이퍼의 제조방법 | |
| US20080057678A1 (en) | Semiconductor on glass insulator made using improved hydrogen reduction process | |
| CN108242393A (zh) | 一种半导体器件的制造方法 | |
| JP2010263097A (ja) | 貼り合わせウェーハの製造方法 | |
| US20020011255A1 (en) | Method for post chemical-mechanical planarization cleaning of semiconductor wafers | |
| JP3945130B2 (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
| EP3029730B1 (en) | Bonded wafer manufacturing method | |
| CN117133646A (zh) | 一种晶圆键合结构的气泡缺陷修复方法 | |
| SG183298A1 (en) | Method of eliminating fragments of material present on the surface of a multilayer structure | |
| KR20000043576A (ko) | 실리콘 온 인슐레이터 웨이퍼의 제조방법 | |
| KR20040036754A (ko) | 화학적기계연마 공정에서의 세정 단계 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111005 |