KR20110085990A - 분자 결합을 위한 표면 처리 - Google Patents
분자 결합을 위한 표면 처리 Download PDFInfo
- Publication number
- KR20110085990A KR20110085990A KR1020117008780A KR20117008780A KR20110085990A KR 20110085990 A KR20110085990 A KR 20110085990A KR 1020117008780 A KR1020117008780 A KR 1020117008780A KR 20117008780 A KR20117008780 A KR 20117008780A KR 20110085990 A KR20110085990 A KR 20110085990A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- bonding
- insulating layer
- substrates
- molecular
- Prior art date
Links
- 238000004381 surface treatment Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000009832 plasma treatment Methods 0.000 claims abstract description 12
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 230000003213 activating effect Effects 0.000 claims abstract description 4
- 230000004913 activation Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 7
- 238000005304 joining Methods 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000012634 fragment Substances 0.000 claims description 2
- 238000005728 strengthening Methods 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 description 30
- 235000012431 wafers Nutrition 0.000 description 21
- 239000011800 void material Substances 0.000 description 14
- 238000012546 transfer Methods 0.000 description 13
- 210000002381 plasma Anatomy 0.000 description 12
- 230000027455 binding Effects 0.000 description 11
- 238000001994 activation Methods 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005201 scrubbing Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000003814 drug Substances 0.000 description 2
- 229940079593 drug Drugs 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 230000009149 molecular binding Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Abstract
분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합시키는 방법에 있어서, 방법이: ㆍ제 1 기판(210)의 결합 면(210a) 상에 절연층(212)을 형성하는 단계; ㆍ상기 절연층을 CMP(chemical-mechanical polishing)하는 단계; ㆍ플라즈마 처리에 의해 제 2 기판(220)의 결합 표면을 활성화시키는 단계; 및 ㆍ분자 결합에 의해 두 기판들(210, 220)을 서로 결합시키는 단계;를 갖추어 이루어지고; 방법은 CMP 단계 이후 및 결합 단계 이전에, 제 1 기판 상에 형성된 절연층(212)의 표면(212a)을 에칭하는 단계를 더 갖추어 이루어진 것을 특징으로 한다.
Description
본 발명은 분자 결합에 의해 웨이퍼들 또는 기판들을 서로 조립하는 분야에 관한 것이다. 보다 상세하게는, 본 발명은 특히, 전부로 또는 부분으로 만들어진 소자들, 회로들, 패터닝(patterning) 등의 존재 때문에, 적어도 하나가, 조직화된 결합 표면을 나타내는, 즉 비-평면(non-plane)을 나타내는 두 개의 기판들 사이에 접착력을 제공하기 위해 분자 결합을 사용하는 것에 관한 것이다. 이러한 기판들은 "패터닝된 기판들" 또는 "조직화된 웨이퍼들"로 알려져 있다. 본 발명은 (예컨대, 조립 후 매립 절연을 형성하는, 절연층을 증착한 후와 같이) 연마되어질 필요가 있고, (예컨대, 스마트 컷(Smart Cut®) 기술을 사용하여 전사(transfer)를 수행할 때 또는 헤테로구조체(heterostructure)를 형성하는 때 적용되는 것과 같이) 높은 경화 온도(consolidation temperature)까지 노출되기 적합하지 않은 표면의 어떤 기판과의 강한 접착력을 얻을 수 있다.
도 1a 내지 도 1e는 초기 기판(110)을 최종 기판 또는 지지 기판(120) 상에 접착하도록 야기하기 위해 분자 결합을 사용함으로써 헤테로구조체가 어떻게 만들어지는지를 보여준다. 도 1a에 도시된 바와 같이, 초기 기판(110)은 그것의 접착 표면(110a) 상에 복수의 회로들(111a~111d)을 포함한다.
종래 방식에 있어서, ("직접 웨이퍼 결합" 또는 "퓨젼 결합"으로 알려진) 분자 결합에 의한 접착은 완전하게 평면인("미러 연마(mirror polish)") 표면들을 나타내는 두 개의 기판들을, 어떠한 접착제(풀, 납땜, 등)도 적용하지 않고 결합하기 위한 기술이다. 결합은 전형적으로 밀접하게 접촉되어진 두 개의 기판들 상에 가벼운 압력의 로컬 어플리케이션에 의해 초기화된다. 그리고는 결합파는 수 초 내에 기판들의 전체 넓이 너머로 전파된다.
초기 기판(110)이 지지 기판(120) 상에서 밀접하게 접촉되어질 수 있게 하기 위해, 산화층(112: oxide layer)은 예컨대, 사에톡시 실란(TEOS: tetraethoxy silan)의 층과 같은 제 1 기판의 표면(110a) 상에 증착된다(도 1b 참조). 그럼에도 불구하고, 도 1b에 도시된 바와 같이, 증착된 산화층은 표면(110a) 상에 나타나는 소자들(111a~111d)의 양각(relief)의 다음에 따라온다. 그리고는 산화층(112)은 CMP(chemical-mechanical polishing)에 의해 연마된다(도 1c 참조). 그리고는 이러한 방법으로 연마된 층(112)의 표면(112a)은 분자 결합에 적합한 표면 상태를 획득하기 위해 세정되고, 건조되며, 스크러빙된다(scrubbed)(예컨대, "스크러버"로 공지된 장치에서).
더욱이, 초기 기판 상에 증착된 산화층(112)과의 분자 결합을 촉진시키기 위해 지지 기판은 예컨대, 기판의 표면을 산화시킴으로써 형성되는 것과 같이 열산화층(121)으로 커버된다(도 1b 참조). 열산화층(121)이 형성된 후에, 그것의 표면(121a)은 결합을 위해 준비된다. 표면(121a)을 준비하기 위해 적용되는 처리들은 획득하는 것이 바람직한 결합 에너지에 의존하여 변화한다. 결합 에너지의 표준 레벨, 즉 상대적으로 약한 레벨을 획득하는 것이 바람직하다면, 표면(121a)은 세정 다음에 따라오는 CMP를 수행함으로써 준비될 수 있다. 그렇지 않고, 두 기판들 사이에 강한 결합 에너지를 획득하는 것이 바람직하다면, 표면(121a)의 준비는 RCA 타입 세정(즉, 분자들 및 탄화수소를 제거하는데 채택된 SC1(NH4OH, H2O2, H2O)의 용액 및 금속 오염물들을 제거하는데 채택된 SC2(HCL, H2O2, H2O)의 용액의 조합), 플라스마 표면 활성화, 추가적인 세정, 및 그리고는 스크러빙을 갖추어 이루어진다.
표면들(112a 및 121a)이 준비되면, 그것들은 밀접하게 접촉되고 압력이 컨택트(contact) 내의 표면들 사이에서 결합파의 전파를 초기화하기 위해 두 기판들 중 하나 상에 인가된다(도 1d). 결합은 실질적으로 약 300℃ 내지 400℃의 범위 내의 온도에서 열적 어닐링(annealing)을 수행함으로써 보강된다.
그리고는 헤테로구조체의 제조는 전사층(113)을 형성하기 위해 초기 기판(110)을 씨닝(thinning)함으로써 계속된다. 마지막으로, 구조체는 전사층(113)의 둘레에서 나타나는 챔퍼들(chamfers) 또는 드롭들(drops)을 제거하기 위해 에지 롤-오프(roll-off) 작업을 받아야 한다. 따라서, 도 1e에 도시된 바와 같이, 지지 기판(120) 및 전사층(113)을 갖추어 이루어진 헤테로구조체(100)가 획득된다.
그럼에도 불구하고, 이러한 헤테로구조체는 특히, 에지 롤-오프 동안 전사층 및 지지 기판 사이의 결합 인터페이스에서 필-오프(peel-off) 문제에 노출된다. 보다 상세하게는, 필-오프 문제는 층의 둘레 부근의 어떤 영역들 내에 적층시키는 전사층에 대응한다. 결합 에너지는 챔퍼들 또는 드롭들의 존재로 인해 층의 커플링(coupling) 부근에서 더 약하다. 결론적으로, 필-오프는 이러한 위치에서 지지 기판을 갖는 그것의 결합 인터페이스에서 층의 부분적인 분리에 이를 수 있다.
이러한 필-오프 현상은 상기한 바와 같이, 예컨대, 지지 기판의 결합 표면의 플라스마 활성화에 의해 분자 결합 에너지를 강화시킴으로써 제한될 수 있다.
그럼에도 불구하고, 결합 에너지가, 필-오프 문제가 제한되어질 수 있게 할 수 있더라도, 에지 보이드(edge void)와 같은 결점들이 전사층에서 관찰된다. 에지 보이드는 결합의 결과로 일어나고, 최종 구조체의 둘레에서 전형적으로 관찰되는 결함들이다(일반적으로 원형 웨이퍼의 형태로). 이러한 에지 보이드는 지지 기판으로 전사되지 않는 초기 기판의 영역에 대응하는, 그리고 결합 인터페이스에서의 또는 전사층 내에서의 (예컨대, 약 10 ㎛ 내지 250 ㎛의 직경을 갖는) 홀들 또는 버블들이다. 에지 보이드는 보통 지지 기판(원형 웨이퍼) 상의 박막 구조체의 에지(둘레 영역)에서 나타난다. 그것들은 전형적으로 웨이퍼의 에지로부터 1 mm 내지 6 mm의 범위 내의 거리에 놓여있다.
따라서, 에지 보이드는 웨이퍼의 에지에서 좋지 않은 결합과 연관된 육안으로 보이는 결함이다. 그것들은, 이러한 보이드들의 크기가 주어질 때, 적어도 하나의 에지 보이드에 위치한 전자소자가 반드시 결함이 있기 때문에 파괴적인 결함을 구성한다. 도 2는 서로 조립된 기판의 결합 표면의 적어도 하나가 CMP를 받는, 결합을 강화시키기 위한 열처리 및 결합 후의 구조체(10)를 도식적으로 나타낸다. 본 발명의 내용에 있어서, 도 2에 도시된 바와 같이, 에지 보이드 타입 결함들은 웨이퍼들의 둘레에서 나타나고 "표준" 에지 보이드(11)와 대조하여, 연마 단계(예컨대, 마이크로-스크랫치)의 결과로 일어나는 결함들과 정렬되어져 나타나는 결함들(12)을 포함하여 관찰된다. 그러나, 이러한 결함들은 결합 후에 전부 직접 관찰할 수 있는 것은 아니고 그것들은 또한 결합 인터페이스를 강화시키기 위한 열처리 단계 후에 명확하게 될 수 있다.
방법들은 두 기판들의 분자 결합 동안 나타나는 에지 보이드 타입 결함들을 줄이기 위해 이미 제안되었다. 문서 US 2007/0119812는 가열 또는 조면화에 의해 결합파의 전파 속도를 제어(및 특히 느리게 함)하는 방식으로 조립을 위한 두 기판들 중 적어도 하나의 표면 상태를 변형시키는 것으로 구성된 방법을 제안한다.
본 발명의 목적들 중 하나는 좋은 분자 결합이 두 기판들 사이에서 획득될 수 있도록 하는 해결책을 제안함으로써 앞서 설명한 결점들을 개선하는 것이고, 두 기판들 중 적어도 하나는 CMP를 받고 결함들 특히, 에지 보이드 타입의 결함들이 나타나는 것을 제한하는 동안 그렇게 해야 한다.
이로 인하여, 본 발명은 분자 결합에 의해 제 2 기판 상에 제 1 기판을 결합하는 방법을 제안하고, 방법은 다음의 단계를 갖추어 이루어진다: 제 1 기판(예컨대, 산화물(oxide))의 결합면 상에 절연층을 형성하는 단계; 상기 절연층을 CMP하는 단계; 플라즈마 처리에 의해 제 2 기판의 결합 표면을 활성화하는 단계; 및 분자 결합에 의해 두 기판들을 함께 결합하는 단계, 방법에 있어서, CMP 단계 및 결합 단계 전에, 본 발명에 따르면, 제 1 기판 상에 형성되는 절연층의 표면을 에칭하는 단계가 수행된다.
결함들의 대부분을 제거하거나 또는 CMP의 결과로 일어나는 결함들(스크랫치, 파티클 등)의 영향을 최소화함으로써, 그리고/또는 그것들의 조직을 변형시킴으로써, 이러한 에칭 단계는 분자 결합 프로세스 동안 결합파의 전파 경로 상에 놓여질 수 있는 방해물을 감소 또는 제거하는 기능을 하고, 그에 따라 에지 보이드 타입 결함들이 나타나는 것을 매우 현저하게 감소 또는 제거한다. 결론적으로, 이러한 전파의 끝에는, 연속적인 결합 인터페이스가 접촉되었던 기판들의 전체 표면들 너머로 획득된다. 이는 종래 기술들을 사용하는 상기 결합을 강화 또는 결합시킨 후, 보통 관찰되는 에지 보이드 타입의 결함이 나타나는 것을 방지한다.
에칭 동안 제거되는 절연층의 두께는 적어도 20 Å이고, 바람직하게는 적어도 50 Å이며, 예컨대 100 Å 내지 300 Å의 범위에 있다.
본 발명의 양상에 있어서, 방법은 제 1 기판 상에 형성된 절연층의 표면을 활성화시키기 위해 플라즈마 처리를 이용하는 단계를 포함하고, 상기 활성화는 절연층의 상기 표면을 에칭하는 단계 후에 수행된다.
방법의 다른 양상에 있어서, 방법은 제 1 기판 상에 형성된 절연층의 표면을 에칭하는 단계 이후에, 에칭된 절연층의 상기 표면 상에 얇은 산화층을 증착하는 단계를 포함하고, 차례로 플라즈마 처리에 의해 상기 얇은 산화층의 표면의 활성화를 수행하는 것이 가능하다.
에칭은 특히 SC1 용액(수산화 암모늄(NH4OH)의 1 부피, 과산화수소(H202)의 5 내지 22 부피, 및 증류수(H20)의 5 부피를 포함하는 혼합물)을 사용하여 적어도 5 분의 시간 동안 70℃의 온도에서 수행될 수 있고 또는 실제로 1분 이하, 즉 수초, 예컨대 10초의 시간 동안 상온(일반적으로 25℃로 취해지는)에서 플루오르화 수소산(1% HF)의 용액을 가지고 수행될 수 있다.
본 발명의 또 다른 양상에 있어서, 절연층, 즉, 산화물은 또한 제 2 기판 상에 형성된다. 결합 이전에, 산화층의 표면은 결합 에너지를 증가시키기 위해 플라즈마 처리에 의해 활성화될 수 있다.
산화층의 결합 표면이 CMP 이후에 준비될 수 있게 하는 본 발명의 방법에 의해, 에지 보이드 타입 결함이 나타나는 것에 의한 그것들의 활성화, 그것의 영향이 종래 방법과는 다르게, 상당히 제한되거나 심지어 제거된다.
본 발명의 다른 양상에 있어서, 제 1 기판은 그것의 결합 표면의 적어도 한 파편 상에 소자들을 포함한다. 이러한 환경 아래서, 결합을 강화하기 위한 어닐링 단계는 500℃ 미만의 온도에서 결합 후에 수행된다.
본 발명의 방법이 동시에 상대적으로 큰 기판들 사이의 결합 에너지를 얻는 것을 가능하게 하고 특히 결합 표면을 활성화함으로써, 에지 보이드 타입 결함들이 나타나는 것을 방지하는 것을 가능하게 하기 때문에, 두 기판들을 서로 결합시킴으로써 얻어지는 구조체는 결합 인터페이스로부터 필-오프의 어떠한 위험을 최소화하는 동안 에지 롤-오프를 받을 수 있다.
본 발명의 다른 특징 및 이점들은 첨부된 도면을 참조하여 그리고 비제한적인 표시의 방법에 의해 주어진 다음의 설명을 읽는 동안 나타난다.
ㆍ 도 1a 내지 도 1e는 헤테로구조체를 만드는 종래 방법을 보여주는 도식적인 도면이고;
ㆍ 도 2는 두 기판들을 서로 조립함으로써 형성된 종래 구조체의 매우 도식적인 도면이고;
ㆍ 도 3a 내지 도 3g는 본 발명의 결합 방법을 실행함으로써 어떻게 헤테로구조체가 만들어질 수 있는지 보여주는 도식적인 도면이고; 그리고
ㆍ 도 4는 도 3a 내지 도 3g에 도시된 3차원 구조체를 만드는 동안 실행되는 단계의 플로우 차트이다.
ㆍ 도 1a 내지 도 1e는 헤테로구조체를 만드는 종래 방법을 보여주는 도식적인 도면이고;
ㆍ 도 2는 두 기판들을 서로 조립함으로써 형성된 종래 구조체의 매우 도식적인 도면이고;
ㆍ 도 3a 내지 도 3g는 본 발명의 결합 방법을 실행함으로써 어떻게 헤테로구조체가 만들어질 수 있는지 보여주는 도식적인 도면이고; 그리고
ㆍ 도 4는 도 3a 내지 도 3g에 도시된 3차원 구조체를 만드는 동안 실행되는 단계의 플로우 차트이다.
본 발명의 방법은 일반적으로 두 개의 기판들 또는 웨이퍼들이 서로 접착하도록 야기하기 위해 분자 결합을 이용하는데 적용되고, 두 기판들 중 적어도 하나는 CMP에 의해 평면화되어진, 예컨대 산화층과 같은 그것의 결합 표면 상에 절연층을 포함한다.
본 발명의 방법은, 산화층으로 하여금 분자 결합이 가능하게 만들기 위해 평면화되고 증착되어지도록 요구하기 위해 그것의 결합면 상에 양각을 나타내는, 또한 "상부" 기판으로 불리는, 초기 또는 도너(donor) 기판 상에 접착력을 획득하기 위해 분자 결합을 사용하면서 특별하나, 배타적이지 않은, 어플리케이션을 발견한다.
본 발명은, 훨씬 더 특별하게, 소자들을 형성한 결과로서 일어나는, 그것들의 결합 표면 또는 면들 상의 양각을 포함하는 기판들을 서로 결합하는데 적용된다. 단어 "소자"는 여기서 결합 인터페이스를 강화시키는데 통상 사용되는, 높은 온도에 민감하고 웨이퍼의 재료와는 다른 재료들을 사용하여 만들어진, 어떤 타입의 구성요소를 의미하는데 사용된다. 이러한 소자들은, 특히, 높은 온도에 노출되어 심지어 파괴될 수 있거나 또는 데미지를 입을 수 있는, 회로 또는 컨택트들 또는 실제 활성층과 같은 복수의 전자 소자들 또는 전자 소자의 일부 또는 전부를 형성하는 구성요소들에 대응한다. 결합된 기판들은, 높은 온도에서, 조립체를 변형시킬 수 있고 그리고/또는 데미지 입힐 수 있는, 차등 확장을 일으키기 쉽고 서로 다른 확장 계수를 갖는, 재료를 포함할 수 있다.
다른 말로 하면, 기판은 스마트 컷(Smart Cut®) 기술을 사용하여 층을 전사하는 때 예컨대 끼워진 기판을 가지고 행해지듯이, 결합 후에, 고온 어닐링을 받는 데 적합하지 않다. 결론적으로, 기판들 사이의 결합 에너지는 제한되고, 따라서 결합 에너지를 증가시키기 위해 조립을 위한 두 기판들(즉, 지지 기판 및/또는 "도너" 기판)의 결합 표면 중 적어도 하나가 활성화되도록 요구한다. 이러한 활성화는, 앞서 설명한 바와 같이, 결합파의 전파 이후 및 전파 동안 에지 보이드 타입 결함들이 나타나게 하는 원인인 플라즈마 처리에 의해 수행된다.
공지된 바와 같이, 또한 직접 결합으로도 알려진, 분자 결합의 원리는 즉, 어떤 특정 결합 물질(접착제, 왁스, 납땜 등) 없이 두 기판들 사이의 직접 접촉에 기초한다. 이러한 동작은 전형적으로 수 나노미터 미만의 거리에서 컨택트들이 초기화되어질 수 있도록 서로 충분히 가까워지고, 결합을 위해 표면이, 파티클 또는 오염물로부터 면역되고, 충분히 매끄러워지도록 요구한다. 이러한 환경 아래서, 두 기판들 사이의 인력은 분자 결합(서로 결합되어진 두 기판들의 원자들 또는 분자들 사이의 전자(electron) 상호작용의 인력(반 데르 발스 힘(Van Der Waals forces)의 전부에 의해 유도된 결합)을 일으키기에 충분히 높다.
CMP는 (예컨대, 실리카의 파티클과 같은) 상기 표면을 기계적으로 공격하는데 적합한 연마 파티클 및 (예컨대, NH4OH와 같은) 층의 표면을 화학적으로 공격하는데 적합한 약품 양쪽 모두를 포함하는 연마 용액과 연관된 섬유의 사용을 만드는 연마 또는 평탄화 기술이고, 공지된 연마 또는 평탄화 기술이다.
그럼에도 불구하고, CMP는 연마된 산화층의 표면 상에 및 (제한된 깊이 위에)그것 아래 양쪽 모두의, 파티클, 스크랫치 등과 같은 결함을 초래한다. 이러한 결함들은, 앞서 설명한 바와 같이, 에지 보이드 타입의 결함이 나타나는 것을 일으키는 결합파의 전파 경로 상에 장애물을 형성한다. 어떤 보이드들은 연마의 결과인 "마이크로-스크랫치(micro-scratch)" 결함 상에 정렬되고 웨이퍼의 에지에 나타날 수 있다는 것이 관찰되었다. 따라서 이러한 결함들은 형성/핵형성 에지 보이드 타입 결함들에 도전성(conductive)이 되어지는 것으로 나타난다.
이하 상세히 설명되어지는 바와 같이, 기판의 결합 표면 상에 증착된 산화층의 CMP 이후에, 에지 보이드 타입의 결함이 차후의 분자 결합 동안 형성되는 것을 방지하기 위해, 본 발명은 산화층의 표면 상에 화학적 에칭이 수행되는 분자 결합 방법을 제공한다.
본 발명의 방법은 특히 실리콘, 게르마늄, 유리, 석영, 사파이어 등과 같은 반도체 재료들을 사용하여 만들어진 기판들 또는 웨이퍼들에 적용가능하다. 서로 조립되어지는 기판들 또는 웨이퍼들은 특히 100 mm, 150 mm, 200 mm, 또는 300 mm의 직경을 가질 수 있다. 웨이퍼들은 또한 그것들의 표면의 대부분 상에, 또는 단지 제한된 영역 상에 마이크로소자들을 포함할 수 있다.
초기 기판(210: 상부) 및 최종 기판 또는 지지 기판(220: 베이스)으로부터 헤테로구조체를 만드는 방법은 도 3a 내지 도 3g, 및 도 4를 참조하여 이하 설명된다.
도 3a에 도시된 바와 같이, 초기 기판(210)은 그것의 결합면(210a) 상에 복수의 회로들(211a~211d) 및 상부에 양각 형성 부분들을 포함한다. 초기 기판은 SOI(silicon-on-insulation) 타입의 구조체와 같은 다층 구조체에 의해 또는 실리콘 웨이퍼에 의해 구성될 수 있다. 최종 기판(220)은 실리콘 웨이퍼에 의해 구성된다.
초기 기판(210)이 지지 기판(220) 상에서 밀접하게 접촉될 수 있도록 하기 위해, 절연층이 증착되는데, 이러한 예에 있어서, 예컨대, 제 1 기판의 면(210a) 상에, TEOS(tetraethoxy ortho silane) 산화물과 같은 산화층(212)이 증착된다(단계(S1) 및 도 3b 참조). 예컨대, BPSG(borophophosilicate glass)와 같은 붕소를 포함하는 산화물 또는 실란과 같은 다른 산화물들이 동일하게 사용될 것이다. 산화층(212)은 예컨대, PECVD(plasma-enhanced chemical vapor deposition), 또는 MOCVD(metal organic chemical vapor deposition)과 같은 LPCVD(low pressure chemical vapor deposition)에 의해 만들어진다. 층(212)은 약 0.1 ㎛ 내지 10 ㎛의 범위에 있는 평균 두께를 갖는다.
도 3b에 도시된 바와 같이, 증착된 산화층(212)은 면(210a) 상에 나타나는 소자들(211a~211d)의 양각 형상을 따른다. 그리고는 산화층(212)은 CMP를 받는다(단계(S2) 및 도 3c 참조).
본 발명에 따르면, 산화층(212)은 분자 결합 동안 에지 보이드 타입 결함을 형성하는 것(단계(S3) 및 도 3d 참조)을 방지하기 위해 화학적 에칭을 받아야 한다.
화학적 에칭 동안, 결합 후에 에지 보이드 타입 결함들이 나타나는 것을 원인이자 CMP의 결과로서 일어나는, 결함들(파티클, 스크랫치 등)의 영향을 제거하거나 또는 적어도 제한하도록, 산화층의 적어도 20 Å의 두께(e)(도 3c 참조)는 제거된다.
이러한 화학적 에칭은 적어도 5분의 시간 동안 및 70℃의 온도에서 SC1의 용액을 포함하는 약품 내의 층(212)을 디핑(dipping)함으로써 수행될 수 있다.
변형에 있어서, 화학적 에칭은 1분 이하의 시간 동안, 즉 수 초, 예컨대 10초 동안 상온(일반적으로 약 25℃를 취하는)에서 플루오르화 수소산의 1% 용액을 포함하는 약품 내에 층(212)을 디핑함으로써 수행된다.
에칭 시간은 에칭 용액이 사용되는 온도 및/또는 농도 및/또는 본성의 함수로써 정의된다(이러한 파라미터들은 에칭율을 정의한다).
바람직하게는 100 Å 내지 300 Å의 범위 내에 있는 두께를 넘는, 이러한 방법에 의해 에칭된 층(212)의 표면(212a)에 있어서, 표면은 분자 결합과 양립되는 표면 상태를 얻고 초기 기판(210)의 결합 표면을 형성하기 위해 세정, 건조, 및 스크러빙된다(단계(S4)). 공지된 방식에 있어서, 특히 US 7 235 461에 설명된 바와 같이, 표면(212a)은 전형적으로 원통형 형상을 갖는 회전식 브러시(brush)에 의해 스크러빙될 수 있다. 브러시로는 층(212)의 표면(212a)과 약간 접촉되도록 하기 위한 그것의 주변의 표면에, 폴리머(polymer)와 같은, 직물 재료가 제공될 수 있다. 스크러빙하는 동안, 층(212)을 운송하는 초기 기판(210)은 회전이 실행될 수 있다. 스크러빙은 또한 암모니아(희석된 암모니아)와 가능하게 연관된 물의 흐름 아래서 수행될 수 있다.
더욱이, 초기 기판 상에 증착된 산화층(212)과 분자 결합을 촉진시키기 위해, 지지 기판은 예컨대 기판의 표면을 산화시킴으로써 형성된 열산화층(221)으로 커버된다(단계(S5) 및 도 3b). 열산화층(221)이 형성된 후에, 그것의 표면(221a)은 결합을 위해 준비된다(단계(S6) 및 도 3c).
두 기판들 사이에서 높은 결합 에너지를 획득하기 위해, 표면(221a)은 플라즈마 처리에 의해 활성화될 수 있다. 이러한 활성화는 어닐링이 결합을 강화시키기 위해 수행될 수 있는 온도가 제한되는 때 특히 유리하다.
초기 기판(210)의 결합 표면에 대응하는 층(212)의 표면(212a)은 또한 플라즈마 처리에 의해 활성화될 수 있다. 그럼에도 불구하고, 이러한 활성화는 에칭 단계 후에 수행된다. 이러한 단계들의 순서를 뒤집는 것은, 에칭 단계가 플라즈마 처리에 의해 만들어진 활성화 효과를 제거하게 하는 결과를 초래할 것이다.
따라서, 표면(들)은 산소, 질소, 아르곤, 또는 다른 재료에 기초한 플라즈마에 노출될 수 있다.
다른 것들 중 이러한 목적을 위해 사용되는 장비는 용량성 커플링, 또는 ICP(inductively coupled plasma)를 갖는 RIE(reactive ion etching)를 수행하도록 최초에 디자인될 수 있다. 보다 상세하게는, 참조문헌은 예컨대, Sanz-Velasco et al. "Room temperature wafer bonding using oxygen plasma treatment in reactive ion etchers with and without inductively coupled plasma"(Journal of Electrochemical Society 150, G155, 2003)에 의한 문서일 수 있다.
이러한 플라즈마들은, 또한 MERIE(magnetically-enhanced reactive ion etching) 타입 장비를 사용함으로써, 특히 전기적으로 충전되는 핵종이 반응로의 벽을 향해 확산되는 것을 방지하기 위해 자계 내에서 이머젼될 수 있다(immersed).
플라즈마의 밀도는 HDP(high-density plasma)에서만큼 낮아지도록, 중간이 되도록, 또는 높도록 선택될 수 있다.
실제로 플라즈마에 의한 결합 활성화는 일반적으로 수 초에서 수 분 동안 플라즈마에 표면이 노출된 다음에 따라오는 (금속 오염 물질을 제거하는데 채택되는 SC2 약품(HCL, H2O2, H2O) 및, 파티클 및 탄화수소를 제거하는데 채택되는 SC1 약품(NH4OH, H2O2, H2O)의 조합을 사용하는) RCA 세정과 같은 사전 화학적 세정 단계를 포함한다.
특히 선택적으로 원심작용을 받음으로써 건조되는 것과 함께 따라오는 SC1 내에서의 세정 및/또는 물에서의 린스와 같은 노출 동안에 발생되는 오염물질을 제거하는 목적으로, 하나 이상의 세정 작업들은 플라즈마에 노출된 후에 수행될 수 있다. 그럼에도 불구하고, 이러한 세정은 오염물질의 대부분이 제거되어지도록 할 수 있는 스크러빙에 의해 대체될 수 있다.
표면들(212a 및 221a)이 준비되면, 그것들은 밀접하게 접촉되고 압력은 접촉한 두 표면들 사이의 결합파의 전파를 초기화시키기 위해 두 기판들 중 하나에 적용된다(단계(S7) 및 도 3e).
그리고는 결합은 열적 어닐링을 수행함으로써 강화된다(단계(S8)). 초기 기판이 나타난 예들과 같은 소자들을 포함하는 때, 결합을 강화시키기 위한 어닐링은 알루미늄 또는 구리같은 어떤 금속들이 크리프(creep)를 시작하는 온도, 바람직하게는 500℃ 이하인 온도에서 수행된다.
헤테로구조체의 제조는 전사층(213)을 형성하기 위해 초기 기판(210)을 씨닝함으로써 계속된다(단계(S9) 및 도 3f 참조). 마지막으로, 구조체는 전사층(213)의 둘레에서 나타나는 챔퍼들 및 드롭들을 제거하기 위해 에지 롤-오프를 받아야 한다(단계(S10)). 도 3g에 도시된 바와 같이, 이것이 (그것의 열산화층(221)을 갖는) 지지 기판(220) 및 전사층(213)을 갖추어 이루어진 헤테로구조체(200)를 생산한다.
본 발명의 변형에 있어서, 3차원 구조체는 상부층 상에 하나 이상의 추가적인 층들을 전사함으로써 층의 스택(stack)으로 형성된다. 추가적인 층의 각각의 전사 전에, 차후의 화학적 공격으로부터 (하부 웨이퍼의 물질이 노출되는) 에지 롤-오프 지역들을 조립하고 보호하는 것을 용이하게 하기 위해, 예컨대 TEOS 산화층과 같은 노출된 층 상에 산화층을 증착시키는 것이 가능하다. 그리고는 각 층 전사를 위한 본 발명에 따른 표면 준비 단계들을 적용하는 것이 가능하다.
특정한 실행에 있어서, 마이크로소자 층 중 하나는 이미지 센서들을 갖추어 이루어질 수 있다.
다른 실행에 있어서, 소자들은 전사층을 구성하는 제 1 웨이퍼와 조립되기 전에 제 2 지지 웨이퍼 내에 사전에 형성된다. 이러한 환경 아래서, 소자들의 존재로 인해 가능하지 않는, 지지 웨이퍼를 열적으로 산화시키는 것 대신, 증착에 의한 절연을 형성하는 것이 가능하다.
변형 실행에 있어서, 에칭에 의해, 또는 상기 에칭에 추가하여 CMP 결함들을 제거하는 대신, 결합 퀄리티(quality) 상에 이러한 결함들의 해로운 영향을 방지하기 위해 CMP 및/또는 에칭 이후 얇은 산화층을 증착시키는 것을 고안하는 것이 가능하다. 얇은 산화층은 예컨대, 층이 산소 및 실란에 기초한 플라즈마를 사용하는 고밀도 플라즈마 챔버 내에서 증착되고, 수 Å 내지 300 nm의 범위에 있는, 예컨대 500 Å 내지 1000 Å의 범위에 있는, 두께를 가질 수 있다. 연마 및 에칭 이후의 이러한 증착 단계는 증착된 얇은 산화층의 표면의 플라즈마 처리에 의한 활성화 단계에 의해 완료될 수 있다.
Claims (14)
- 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합시키는 방법에 있어서, 상기 방법이:
ㆍ제 1 기판(210)의 결합 면(210a) 상에 절연층(212)을 형성하는 단계;
ㆍ상기 절연층을 CMP(chemical-mechanical polishing)하는 단계;
ㆍ플라즈마 처리에 의해 제 2 기판(220)의 결합 표면을 활성화시키는 단계; 및
ㆍ분자 결합에 의해 두 기판들(210, 220)을 서로 결합시키는 단계;를 갖추어 이루어지고,
상기 방법이, CMP 단계 이후 및 결합 단계 이전에, 제 1 기판 상에 형성된 절연층(212)의 표면(212a)을 에칭하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항에 있어서,
제 1 기판 상에 형성된 절연층(212)의 표면(212a)을 활성화시키기 위해 플라즈마 처리를 사용하는 단계를 더 포함하고, 상기 활성화는 상기 절연층(212)의 표면을 에칭하는 단계 이후에 수행되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항에 있어서,
제 1 기판 상에 형성된 절연층(212)의 표면(212a)을 에칭하는 단계 이후에, 에칭된 절연층의 상기 표면 상에 얇은 산화층을 증착시키는 단계를 더 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 3 항에 있어서,
상기 얇은 산화층의 표면을 활성화시키기 위해 플라즈마 처리를 사용하는 단계를 더 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
화학적 에칭 동안, 절연층(212)의 적어도 20 Å의 두께가 제거되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 5 항에 있어서,
화학적 에칭 동안, 절연층(212)의 100 Å 내지 300 Å의 범위에 있는 두께가 제거되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 5 항 또는 제 6 항에 있어서,
에칭이 적어도 5 분의 시간 동안 70℃의 온도에서 SC1의 용액을 가지고 수행되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 5 항 또는 제 6 항에 있어서,
화학적 에칭이 1 분 미만의 시간 동안 상온에서 플루오르화 수소산의 1% 용액을 가지고 수행되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
두 기판들을 서로 결합시키는 단계 이전에, 제 2 기판(220) 상에 산화층(221)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
제 1 기판(210)이 적어도 결합 표면(210a)의 파편 상에 소자들(211a~211d)을 포함하고, 절연층(212)이 증착에 의해 형성되는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 10 항에 있어서,
제 1 기판이 이미지 센서들을 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 10 항 또는 제 11 항에 있어서,
두 기판들(210, 220)이 서로 결합된 후에, 500℃보다 낮은 온도에서 수행되는 결합을 강화시키기 위한 어닐링 단계를 더 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
제 1 기판이 SOI 타입의 구조체인 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
- 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
두 기판들(210, 220)이 서로 결합되어진 이후에, 형성된 구조체 상에 에지 롤-오프(roll-off)를 수행하는 단계를 포함하는 것을 특징으로 하는 분자 결합에 의해 제 2 기판(220) 상에 제 1 기판(210)을 결합하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0857586 | 2008-11-07 | ||
| FR0857586A FR2938202B1 (fr) | 2008-11-07 | 2008-11-07 | Traitement de surface pour adhesion moleculaire |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110085990A true KR20110085990A (ko) | 2011-07-27 |
Family
ID=40941355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117008780A KR20110085990A (ko) | 2008-11-07 | 2009-10-27 | 분자 결합을 위한 표면 처리 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8202785B2 (ko) |
| EP (1) | EP2362860A1 (ko) |
| KR (1) | KR20110085990A (ko) |
| CN (1) | CN102209692A (ko) |
| FR (1) | FR2938202B1 (ko) |
| TW (1) | TW201023253A (ko) |
| WO (1) | WO2010052151A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2965974B1 (fr) * | 2010-10-12 | 2013-11-29 | Soitec Silicon On Insulator | Procédé de collage moléculaire de substrats en silicium et en verre |
| US9540545B2 (en) * | 2011-09-02 | 2017-01-10 | Schlumberger Technology Corporation | Plasma treatment in fabricating directional drilling assemblies |
| FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| FR3002078B1 (fr) * | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes |
| FR3002080B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
| FR3002079B1 (fr) | 2013-02-11 | 2016-09-09 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
| FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
| US9786633B2 (en) | 2014-04-23 | 2017-10-10 | Massachusetts Institute Of Technology | Interconnect structures for fine pitch assembly of semiconductor structures and related techniques |
| WO2016073049A1 (en) | 2014-08-11 | 2016-05-12 | Massachusetts Institute Of Technology | Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure |
| WO2016118210A2 (en) | 2014-11-05 | 2016-07-28 | Massachusetts Institute Of Technology | Interconnect structures for assembly of multi-layer semiconductor devices |
| FR3028664B1 (fr) * | 2014-11-14 | 2016-11-25 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
| US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
| WO2017015432A1 (en) | 2015-07-23 | 2017-01-26 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
| CN106409650B (zh) * | 2015-08-03 | 2019-01-29 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
| WO2017131831A2 (en) | 2015-11-05 | 2017-08-03 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
| US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
| WO2018056965A1 (en) * | 2016-09-21 | 2018-03-29 | Massachusetts Institute Of Technology | Multi-layer semiconductor structure and methods for fabricating multi-layer semiconductor structures |
| US10586909B2 (en) | 2016-10-11 | 2020-03-10 | Massachusetts Institute Of Technology | Cryogenic electronic packages and assemblies |
| US10727219B2 (en) * | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| JP7351900B2 (ja) * | 2018-08-02 | 2023-09-27 | ビーワイディー カンパニー リミテッド | ガラス複合体の製造方法、筐体の製造方法、表示装置の製造方法 |
| US10978508B2 (en) | 2018-10-16 | 2021-04-13 | L3 Cincinnati Electronics Corporation | Infrared detector having a directly bonded silicon substrate present on top thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6500694B1 (en) * | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| TW473942B (en) * | 2000-07-14 | 2002-01-21 | Slight Opto Eletronics Co Ltd | Structural integration of image sensor |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| US7250114B2 (en) * | 2003-05-30 | 2007-07-31 | Lam Research Corporation | Methods of finishing quartz glass surfaces and components made by the methods |
| DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
| EP1801859A4 (en) * | 2004-09-30 | 2009-02-11 | Shinetsu Handotai Kk | SOI WAFER CLEANING METHOD |
| US7232759B2 (en) * | 2004-10-04 | 2007-06-19 | Applied Materials, Inc. | Ammonium hydroxide treatments for semiconductor substrates |
| EP1843985B1 (en) * | 2005-02-02 | 2012-06-06 | Asahi Glass Company, Limited | Process for polishing glass substrate |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
-
2008
- 2008-11-07 FR FR0857586A patent/FR2938202B1/fr not_active Expired - Fee Related
-
2009
- 2009-10-27 EP EP09740335A patent/EP2362860A1/en not_active Withdrawn
- 2009-10-27 WO PCT/EP2009/064121 patent/WO2010052151A1/en active Application Filing
- 2009-10-27 CN CN2009801445160A patent/CN102209692A/zh active Pending
- 2009-10-27 KR KR1020117008780A patent/KR20110085990A/ko not_active Application Discontinuation
- 2009-10-27 US US13/122,717 patent/US8202785B2/en not_active Expired - Fee Related
- 2009-11-06 TW TW098137770A patent/TW201023253A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN102209692A (zh) | 2011-10-05 |
| WO2010052151A1 (en) | 2010-05-14 |
| FR2938202A1 (fr) | 2010-05-14 |
| US20110189834A1 (en) | 2011-08-04 |
| US8202785B2 (en) | 2012-06-19 |
| FR2938202B1 (fr) | 2010-12-31 |
| TW201023253A (en) | 2010-06-16 |
| EP2362860A1 (en) | 2011-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20110085990A (ko) | 분자 결합을 위한 표면 처리 | |
| JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
| TWI261867B (en) | SOI substrate and method for manufacturing the same | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| KR100855083B1 (ko) | 타겟 기판에 결합된 박막을 구비하는 적층 구조의 제조 방법 | |
| US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
| KR20110086038A (ko) | 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비 | |
| KR101292111B1 (ko) | 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법 | |
| CN101601123A (zh) | 键合两个衬底的方法 | |
| CA2399282A1 (en) | Method for low temperature bonding and bonded structure | |
| JP2008021971A (ja) | 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法 | |
| KR100882380B1 (ko) | 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체 | |
| CN102034687A (zh) | 键合和转移层的工艺 | |
| KR100840428B1 (ko) | 에피탁시된 도너 웨이퍼 재활용 방법 | |
| JP2007513512A (ja) | ポリマー膜上にエレクトロニクス構成部品を分子架橋する方法 | |
| TW202414562A (zh) | 基板接合方法及接合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |